JPS643069B2 - - Google Patents
Info
- Publication number
- JPS643069B2 JPS643069B2 JP54036079A JP3607979A JPS643069B2 JP S643069 B2 JPS643069 B2 JP S643069B2 JP 54036079 A JP54036079 A JP 54036079A JP 3607979 A JP3607979 A JP 3607979A JP S643069 B2 JPS643069 B2 JP S643069B2
- Authority
- JP
- Japan
- Prior art keywords
- induction thyristor
- electrostatic induction
- semiconductor device
- device including
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for DC voltages or currents
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/211—Gated diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/211—Gated diodes
- H10D12/212—Gated diodes having PN junction gates, e.g. field controlled diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
- H10D18/65—Gate-turn-off devices with turn-off by field effect
- H10D18/655—Gate-turn-off devices with turn-off by field effect produced by insulated gate structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/343—Gate regions of field-effect devices having PN junction gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/26—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having three or more potential barriers, e.g. photothyristors
- H10F30/263—Photothyristors
- H10F30/2635—Static induction photothyristors
Landscapes
- Junction Field-Effect Transistors (AREA)
- Thyristors (AREA)
- Light Receiving Elements (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
本発明は、光照射により導通状態に遷移し、か
つ光照射により遮断状態に遷移する静電誘導サイ
リスタを用いた半導体装置に関する。
つ光照射により遮断状態に遷移する静電誘導サイ
リスタを用いた半導体装置に関する。
基本的にはpnpn四層構造で構成される従来の
サイリスタは、ゲート電極によるスイツチオフが
難しく、しかもたとえゲートによる遮断ができて
もその速度がきわめて遅いという欠点を有してい
た。これに対し、ゲートを有するダイオード構造
に構成された静電誘導サイリスタ（以下SIサイリ
スタと称す。）は、ゲートによる遮断がきわめて
容易で、しかもその遮断時間が速いという特長を
備えている。SIサイリスタの代表的構造例の断面
図を第１図に示す。
サイリスタは、ゲート電極によるスイツチオフが
難しく、しかもたとえゲートによる遮断ができて
もその速度がきわめて遅いという欠点を有してい
た。これに対し、ゲートを有するダイオード構造
に構成された静電誘導サイリスタ（以下SIサイリ
スタと称す。）は、ゲートによる遮断がきわめて
容易で、しかもその遮断時間が速いという特長を
備えている。SIサイリスタの代表的構造例の断面
図を第１図に示す。
第１図ａ乃至ｄは、後述する本発明の回路構成
におけるSIサイリスタの構造例の断面図である。
におけるSIサイリスタの構造例の断面図である。
第１図ａ，ｂはSIサイリスタの表面ゲート構造
の代表例の断面図である。第１図ｃは、埋め込み
ゲート構造の例、第１図ｄは、絶縁ゲート型SIサ
イリスタの断面横造例である。
の代表例の断面図である。第１図ｃは、埋め込み
ゲート構造の例、第１図ｄは、絶縁ゲート型SIサ
イリスタの断面横造例である。
第１図ａ，ｂ，ｃでp+領域１１及び１４はア
ノード領域、ゲート領域であり、n+領域１３は
カソード領域、n-領域もしくはｉ領域１２はチ
ヤンネルを構成する。通常半導体材料はシリコン
である。n+領域１３はカソード領域である。１
１′，１３′，１４′はAl，Mo，Ｗ，Au等あるい
はその他の金属、もしくは低抵抗ポリシリコンあ
るいはこれらの複層構造からなるアノード電極、
カソード電極、ゲート電極である。１５は、
SiO2，Si3N4，Al2O3，AlNなどあるいはその他
の絶縁層、もしくはこれらの複合絶縁層もしくは
複層絶縁層である。ｎ領域１６は、比較的不純物
密度が高く、薄い層に形成され、アノードからの
ホール注入を抑えるための層である。
ノード領域、ゲート領域であり、n+領域１３は
カソード領域、n-領域もしくはｉ領域１２はチ
ヤンネルを構成する。通常半導体材料はシリコン
である。n+領域１３はカソード領域である。１
１′，１３′，１４′はAl，Mo，Ｗ，Au等あるい
はその他の金属、もしくは低抵抗ポリシリコンあ
るいはこれらの複層構造からなるアノード電極、
カソード電極、ゲート電極である。１５は、
SiO2，Si3N4，Al2O3，AlNなどあるいはその他
の絶縁層、もしくはこれらの複合絶縁層もしくは
複層絶縁層である。ｎ領域１６は、比較的不純物
密度が高く、薄い層に形成され、アノードからの
ホール注入を抑えるための層である。
第１図ｄで、p+領域２１はアノード領域、ｉ
領域２２はチヤンネルを構成する領域であり、
n+領域２３はカソード領域、ｎ領域２７はアノ
ードからのホール注入を抑えるための領域であ
る。ｐ領域２８は、図中垂直方向所定の個所で表
面に到達する構造となつており、通常カソード領
域と電極により直結されることが多い。２５は、
前述した絶縁層である。２１′，２３′，２４は前
述したアノード電極、カソード電極、絶縁ゲート
電極である。こうしたSIサイリスタの動作や、各
領域の寸法、不純物密度については、本発明者等
による特公昭62−21275号「静電誘導サイリスタ」
の明細書に詳述されている。
領域２２はチヤンネルを構成する領域であり、
n+領域２３はカソード領域、ｎ領域２７はアノ
ードからのホール注入を抑えるための領域であ
る。ｐ領域２８は、図中垂直方向所定の個所で表
面に到達する構造となつており、通常カソード領
域と電極により直結されることが多い。２５は、
前述した絶縁層である。２１′，２３′，２４は前
述したアノード電極、カソード電極、絶縁ゲート
電極である。こうしたSIサイリスタの動作や、各
領域の寸法、不純物密度については、本発明者等
による特公昭62−21275号「静電誘導サイリスタ」
の明細書に詳述されている。
SIサイリスタは、カソード近傍の電位分布をゲ
ート電圧で制御して、導通、遮断を制御すること
から、容易に直流電流の遮断が行なえ、しかもそ
の速度が速いという特長を有している。第１図ａ
の構造では、順方向阻止電圧及び逆方向耐圧が
略々同程度のものが作れるが、第１図ｂ，ｃ，ｄ
の構造では第１図ａの構造にくらべて、同じ順方
向阻止電圧をほぼ半分の厚さの素子で実現でき
て、動作速度の速さ、順方向降下電圧が小さいこ
となどきわめて優れているが、逆方向耐圧が小さ
くなるという欠点を有している。したがつて、第
１図ｂ，ｃ，ｄのSIサイリスタで、逆方向耐圧を
要求されるところに使うには、直列にシヨツトキ
ダイオードなどを接続して使うことになる。
ート電圧で制御して、導通、遮断を制御すること
から、容易に直流電流の遮断が行なえ、しかもそ
の速度が速いという特長を有している。第１図ａ
の構造では、順方向阻止電圧及び逆方向耐圧が
略々同程度のものが作れるが、第１図ｂ，ｃ，ｄ
の構造では第１図ａの構造にくらべて、同じ順方
向阻止電圧をほぼ半分の厚さの素子で実現でき
て、動作速度の速さ、順方向降下電圧が小さいこ
となどきわめて優れているが、逆方向耐圧が小さ
くなるという欠点を有している。したがつて、第
１図ｂ，ｃ，ｄのSIサイリスタで、逆方向耐圧を
要求されるところに使うには、直列にシヨツトキ
ダイオードなどを接続して使うことになる。
第２図ａ，ｂに接合型及び絶縁ゲート型SIサイ
リスタのシンボルマークを示す。静電誘導トラン
ジスタ（以下SITと称す。）のドレイン側にダイ
オードが形成された形になつている。
リスタのシンボルマークを示す。静電誘導トラン
ジスタ（以下SITと称す。）のドレイン側にダイ
オードが形成された形になつている。
第３図に、従来良く知られている光感応半導体
素子の代表的な構造例を示す。第３図ａ乃至ｄ
は、後述する本発明の回路構成におけるSIサイリ
スタのゲートに集積化もしくは接続される光感応
素子の構造例を示している。ａは光導電素子であ
る。n+領域３１の上に殆んど絶縁体と見なせる
程度のｉ領域３２が設けられている。３１′，３
２′はオーミツク電極であり、この例では、３
２′はIn2O3，SnO2等の透明電極になつている。
３２′がオーミツク電極となりにくい時は、ｉ領
域３２の表面にごく薄く、n+領域を設けてから
透明電極３２′を設けてもよい。光が照射されて、
ｉ領域３２に電子・ホール対が生成されると、電
流が流れるようになる。このａ図で、電極３２′
がシヨツトキ電極となつているときは、シヨツト
キ電極側を３１′にくらべて電位が低くなるよう
に電圧を印加すれば、光に感応するシヨツトキダ
イオードとしても動作する。Ｌは入射させる光を
表している。ｂ図は、光トランジスタである。
n+領域４４、ｐ領域４３、n-領域４２、n+領域
４１はそれぞれエミツタ領域、ベース領域、高抵
抗層、コレクタ領域である。４１′はコレクタ電
極、４４′はエミツタの透明電極である。n+領域
４４、ｐ領域４３は、通常のパイポーラトランジ
スタ同様薄くなされている。光は殆んど、n-領
域４２に吸収される。４１′に正電圧が加わつて
いると、光励起された電子は、n+コレクタ領域
に流れて吸収され、ホールは浮遊領域となつてい
るｐベース領域に流れ込み、蓄積される。ホール
が過剰に蓄積されると、ベース領域の電子に対す
る電位障壁は低下し、エミツタ領域からベース領
域に電子が流れ込み、コレクタ領域に流れるよう
になる。ｃ図は光で励起されるサイリスタであ
る。n+領域５５、p+領域５１がカソード領域、
アノード領域である。５５′は透明電極、５１′は
アノード電極である。５１′に正電圧が印加され
ている状態で、光照射されると、ｉ領域で光励起
された電子及びホールは、それぞれｎ領域５２及
びｐ領域５４にながれ込む。それぞれ障壁電位が
下がつて、カソード領域から電子が、アノード領
域からホールが注入されていることになつて導通
する。ｃ図の光サイリスタが、両側にキヤリア注
入の増幅機構をもつているので、もつとも光に対
する感度が高い。ｄ図はp+in+光ダイオードの例
である。６３′は透明電極、６１′は電極である。
６１′が正電圧に印加される。ａ，ｂ，ｃ，ｄの
いずれの場合も照射される光の大部分は、ｉ領域
もしくはn-領域で吸収され、電子、ホール対を
生成する。したがつて、この領域の電界強度をな
だれ電界よりやや低い程度にしておけば、なだれ
増倍機構によりキヤリアが多量に発生するから、
感度は一層良くなる。第３図は、ごく代表的なし
かももつとも簡単な例を示したものであるから、
他に多数の変形があることはもちろんである。光
ボルタイツク効果を示す光感応形の半導体素子で
もちろんよい。
素子の代表的な構造例を示す。第３図ａ乃至ｄ
は、後述する本発明の回路構成におけるSIサイリ
スタのゲートに集積化もしくは接続される光感応
素子の構造例を示している。ａは光導電素子であ
る。n+領域３１の上に殆んど絶縁体と見なせる
程度のｉ領域３２が設けられている。３１′，３
２′はオーミツク電極であり、この例では、３
２′はIn2O3，SnO2等の透明電極になつている。
３２′がオーミツク電極となりにくい時は、ｉ領
域３２の表面にごく薄く、n+領域を設けてから
透明電極３２′を設けてもよい。光が照射されて、
ｉ領域３２に電子・ホール対が生成されると、電
流が流れるようになる。このａ図で、電極３２′
がシヨツトキ電極となつているときは、シヨツト
キ電極側を３１′にくらべて電位が低くなるよう
に電圧を印加すれば、光に感応するシヨツトキダ
イオードとしても動作する。Ｌは入射させる光を
表している。ｂ図は、光トランジスタである。
n+領域４４、ｐ領域４３、n-領域４２、n+領域
４１はそれぞれエミツタ領域、ベース領域、高抵
抗層、コレクタ領域である。４１′はコレクタ電
極、４４′はエミツタの透明電極である。n+領域
４４、ｐ領域４３は、通常のパイポーラトランジ
スタ同様薄くなされている。光は殆んど、n-領
域４２に吸収される。４１′に正電圧が加わつて
いると、光励起された電子は、n+コレクタ領域
に流れて吸収され、ホールは浮遊領域となつてい
るｐベース領域に流れ込み、蓄積される。ホール
が過剰に蓄積されると、ベース領域の電子に対す
る電位障壁は低下し、エミツタ領域からベース領
域に電子が流れ込み、コレクタ領域に流れるよう
になる。ｃ図は光で励起されるサイリスタであ
る。n+領域５５、p+領域５１がカソード領域、
アノード領域である。５５′は透明電極、５１′は
アノード電極である。５１′に正電圧が印加され
ている状態で、光照射されると、ｉ領域で光励起
された電子及びホールは、それぞれｎ領域５２及
びｐ領域５４にながれ込む。それぞれ障壁電位が
下がつて、カソード領域から電子が、アノード領
域からホールが注入されていることになつて導通
する。ｃ図の光サイリスタが、両側にキヤリア注
入の増幅機構をもつているので、もつとも光に対
する感度が高い。ｄ図はp+in+光ダイオードの例
である。６３′は透明電極、６１′は電極である。
６１′が正電圧に印加される。ａ，ｂ，ｃ，ｄの
いずれの場合も照射される光の大部分は、ｉ領域
もしくはn-領域で吸収され、電子、ホール対を
生成する。したがつて、この領域の電界強度をな
だれ電界よりやや低い程度にしておけば、なだれ
増倍機構によりキヤリアが多量に発生するから、
感度は一層良くなる。第３図は、ごく代表的なし
かももつとも簡単な例を示したものであるから、
他に多数の変形があることはもちろんである。光
ボルタイツク効果を示す光感応形の半導体素子で
もちろんよい。
これまでに、SIサイリスタと光感応形半導体素
子を説明した。SIサイリスタは動作電圧・電流を
ともに大きくして、しかも高速度のスイツチング
が行なえるということできわめて特長的である。
しかし、直流送電のような大電力の応用を考える
と、１個のSIサイリスタで、この大電力を全部取
り扱うことはほとんど困難である。したがつて、
たとえば、順方向阻止電圧5000ボルトとかあるい
は10000ボルト、導通時の電流1000Aといつたよ
うなSIサイリスタを複数個直列に接続して、耐圧
をかせぎ、これらを並列にさらに接続することに
よつて電流をかせぐというように、SIサイリスタ
の直並列接続が必要になる。こうした時には、SI
サイリスタの導通・遮断の制御を電気信号で行う
よりは、光で制御する方が容易になつてくる。一
方、光で制御するSIサイリスタに関しては、すで
に本願発明者等によつて、特公昭61−1908号「静
電誘導形光サイリスタ」出願明細書に記載されて
いる。しかるに上記特公昭61−1908号記載の発明
は、光で制御する際の方式は、ノーマリ−オフ型
静電誘導サイリスタのターンオン動作即ち光トリ
ガ動作に関しており、ターンオフ動作に関して
は、ゲート回路による電気的なターンオフによる
方式を取つている。即ち、光で導通は行なつてい
るが、遮断に関しては、電気的なゲートターンオ
フを行なつている。また、特開昭52−96341号に
は、光で遮断状態となるノーマリーオン型静電誘
導サイリスタが示されているが、この場合は導通
状態への遷移は光照射を用いていない。
子を説明した。SIサイリスタは動作電圧・電流を
ともに大きくして、しかも高速度のスイツチング
が行なえるということできわめて特長的である。
しかし、直流送電のような大電力の応用を考える
と、１個のSIサイリスタで、この大電力を全部取
り扱うことはほとんど困難である。したがつて、
たとえば、順方向阻止電圧5000ボルトとかあるい
は10000ボルト、導通時の電流1000Aといつたよ
うなSIサイリスタを複数個直列に接続して、耐圧
をかせぎ、これらを並列にさらに接続することに
よつて電流をかせぐというように、SIサイリスタ
の直並列接続が必要になる。こうした時には、SI
サイリスタの導通・遮断の制御を電気信号で行う
よりは、光で制御する方が容易になつてくる。一
方、光で制御するSIサイリスタに関しては、すで
に本願発明者等によつて、特公昭61−1908号「静
電誘導形光サイリスタ」出願明細書に記載されて
いる。しかるに上記特公昭61−1908号記載の発明
は、光で制御する際の方式は、ノーマリ−オフ型
静電誘導サイリスタのターンオン動作即ち光トリ
ガ動作に関しており、ターンオフ動作に関して
は、ゲート回路による電気的なターンオフによる
方式を取つている。即ち、光で導通は行なつてい
るが、遮断に関しては、電気的なゲートターンオ
フを行なつている。また、特開昭52−96341号に
は、光で遮断状態となるノーマリーオン型静電誘
導サイリスタが示されているが、この場合は導通
状態への遷移は光照射を用いていない。
本発明の目的は、光で導通・遮断の両方が制御
できる静電誘導サイリスタ及び静電誘導サイリス
タを含む装置を提供することである。
できる静電誘導サイリスタ及び静電誘導サイリス
タを含む装置を提供することである。
以下図面を参照しながら本発明を詳細に説明す
る。
る。
第４図は、SIサイリスタのゲートに、前述した
光感応形半導体素子が接続されている。本発明の
光により動作が制御されるSIサイリスタの回路例
である。第４図で、ＱはSIサイリスタ、Ｄは光感
応形半導体素子である。Vgはバイアス電源であ
る。SIサイリスタには各種のものがあるから、そ
れらに合せて、Vgの値は選べばよい。たとえば、
順方向電圧5000ボルトをゲートに逆ゲートバイア
ス−30ボルト加えることで阻止できるものであれ
ば、Vgは−30ボルト程度の値に選べばよい。第
４図ａは、SIサイリスタのゲートに直列に光感応
半導体素子と電源Vgはが接続されている。光Ｌ
が照射されることにより、Ｄは導通し、SIサイリ
スタのゲートに−Vgの電圧が加わつてSIサイリ
スタは遮断状態に遷移する。SIサイリスタの動作
では、本来がラツチングアツプ型のデバイスであ
るから、一度光照射が切れても遮断状態が維持さ
れている。
光感応形半導体素子が接続されている。本発明の
光により動作が制御されるSIサイリスタの回路例
である。第４図で、ＱはSIサイリスタ、Ｄは光感
応形半導体素子である。Vgはバイアス電源であ
る。SIサイリスタには各種のものがあるから、そ
れらに合せて、Vgの値は選べばよい。たとえば、
順方向電圧5000ボルトをゲートに逆ゲートバイア
ス−30ボルト加えることで阻止できるものであれ
ば、Vgは−30ボルト程度の値に選べばよい。第
４図ａは、SIサイリスタのゲートに直列に光感応
半導体素子と電源Vgはが接続されている。光Ｌ
が照射されることにより、Ｄは導通し、SIサイリ
スタのゲートに−Vgの電圧が加わつてSIサイリ
スタは遮断状態に遷移する。SIサイリスタの動作
では、本来がラツチングアツプ型のデバイスであ
るから、一度光照射が切れても遮断状態が維持さ
れている。
SIサイリスタが、第１図ｂ，ｃ，ｄの例のよう
にあまり逆方向耐圧が高くない場合で、しかも動
作時に逆方向耐圧を要求される場合には、第４図
ｂのように、シヨツトキダイオードなどをSIサイ
リスタと直列に接続しておけばよい。
にあまり逆方向耐圧が高くない場合で、しかも動
作時に逆方向耐圧を要求される場合には、第４図
ｂのように、シヨツトキダイオードなどをSIサイ
リスタと直列に接続しておけばよい。
たとえば、最大順方向阻止電圧5000ボルトのSI
サイリスタで、100万ボルトの直流送電の交流・
直流変換装置を構成するときには、少なくとも
200個のSIサイリスタを直列に接続しなければな
らない。こうしたときには、第５図に示すよう
に、SIサイリスタを直列に必要個数だけ接続すれ
ばよい。ゲートの制御が光で行なわれるから、た
とえ多数個直列に接続されていても、全部のSIサ
イリスタを同時に、同期させて動作させることは
容易である。光照射は、光感応素子の所定の個所
に均一に照射されるように光フアイバ等で、光を
導けばよい。いずれにしても、それほど速い動作
ではないので、クラツド型フアイバで十分であ
る。また、クラツド型の方が、フアイバ断面内の
光強度が均一になり易い。もちろん、用途によつ
ては、集束性フアイバを使うことも有利である。
第５図ｂは、直列に接続されたSIサイリスタに並
列に抵抗Rnが接続された例である。これはSIサ
イリスタが遮断状態にあるとき、各SIサイリスタ
に加わる電圧が均一になるように等しい値の抵抗
を並列に接続しているのである。抵抗値は、遮断
状態にあるSIサイリスタの抵抗値より小さいと見
なせる限りは大きい程よい。たとえば1MΩとか
いうような値に選ばれる。もちろん用途によつて
は、これより大きくても、小さくてもよい。
サイリスタで、100万ボルトの直流送電の交流・
直流変換装置を構成するときには、少なくとも
200個のSIサイリスタを直列に接続しなければな
らない。こうしたときには、第５図に示すよう
に、SIサイリスタを直列に必要個数だけ接続すれ
ばよい。ゲートの制御が光で行なわれるから、た
とえ多数個直列に接続されていても、全部のSIサ
イリスタを同時に、同期させて動作させることは
容易である。光照射は、光感応素子の所定の個所
に均一に照射されるように光フアイバ等で、光を
導けばよい。いずれにしても、それほど速い動作
ではないので、クラツド型フアイバで十分であ
る。また、クラツド型の方が、フアイバ断面内の
光強度が均一になり易い。もちろん、用途によつ
ては、集束性フアイバを使うことも有利である。
第５図ｂは、直列に接続されたSIサイリスタに並
列に抵抗Rnが接続された例である。これはSIサ
イリスタが遮断状態にあるとき、各SIサイリスタ
に加わる電圧が均一になるように等しい値の抵抗
を並列に接続しているのである。抵抗値は、遮断
状態にあるSIサイリスタの抵抗値より小さいと見
なせる限りは大きい程よい。たとえば1MΩとか
いうような値に選ばれる。もちろん用途によつて
は、これより大きくても、小さくてもよい。
さらに、大きな電流を取り扱うときは、第５図
のように構成したものを必要な数だけ並列に接続
すればよい。第４図、第５図はすべて接合型SIサ
イリスタで書れているが、MOSSIサイリスタで
もよい。
のように構成したものを必要な数だけ並列に接続
すればよい。第４図、第５図はすべて接合型SIサ
イリスタで書れているが、MOSSIサイリスタで
もよい。
これまでSIサイリスタのゲートに光感応形半導
体素子を接続することによつて、光で制御される
SIサイリスタの回路を構成する例を述べた。次に
本発明の第２の特徴であるSIサイリスタ自身を、
光で制御される素子にしている点を説明する。第
４図、第５図の動作において、サイリスタを光照
射により導通状態に遷移させるにはサイリスタに
光を導入する手段が設けられている。
体素子を接続することによつて、光で制御される
SIサイリスタの回路を構成する例を述べた。次に
本発明の第２の特徴であるSIサイリスタ自身を、
光で制御される素子にしている点を説明する。第
４図、第５図の動作において、サイリスタを光照
射により導通状態に遷移させるにはサイリスタに
光を導入する手段が設けられている。
第１図ａ，ｂ，ｃ，ｄに示した構造で、どちら
の側でも透明電極で構成して、光が高抵抗領域に
到達するようにしてやればただちに、光で制御さ
れるSIサイリスタとなる。光を照射する側は、カ
ソード側でもアノード側でもよい。どちらかの側
を透明電極にすればよいわけである。半導体材料
がSiであれば、所定の光の入射深さは20〜30μm
程度である。したがつて、第１図の構造で、アノ
ード側から光照射させる場合には、p+領域１１
の厚さもしくは、p+領域１１とｎ領域１６（p+
領域２１とｎ領域２７）の厚さの和はできるだけ
薄いことが望ましく、少なくとも光の入射深さよ
り十分薄くなければならない。たとえば、ｐ領域
厚さ1μm程度以下、不純物密度１×1019cm-3程度
以上、ｎ領域１６の厚さ1μm程度以下、不純物密
度１×1016cm-3程度以上といつたように選択す
る。ゲート領域の深さは、ゲート間隔やその領域
の不純物密度にもよることであるが、通常数μm
程度である。したがつて電極を透明にすれば、光
で制御できるようになる。In2O3やSnO2の透明電
極だけでは抵抗が高くなるような時には、要
所々々にAl等の金属電極を配置すればよい。第
１図ｂの例で説明する。光照射によりｉ領域１２
に電子・ホール対が生成される。アノードに正電
圧が印加されていれば、生成された電子はｎ領域
１６に流れ込み、ｎ領域１６を負に帯電する。あ
る程度、帯電量が多くなるとアノード領域からホ
ール注入が起るようになる。光励起されたホール
とアノードから注入されたホールがカソード側に
向つて流れる。一部はp+ゲート領域に流れ、一
部はカソード領域に流れる。このときカソード全
面にできていた電子に対する障壁が低下する。カ
ソードから電子注入が起り始め、導通状態にな
る。導通時の順方向降下電圧をより小さくするに
は、ゲート・カソード間に所定の大きさの抵抗を
挿入しておけばよい。挿入抵抗の大きさRgiは、
ゲートに流れる電流Igとしたとき、RgiIgがゲー
トに印加されている逆バイアスに略々等しいよう
にしておけばよい。このゲート・カソード間抵抗
はポリシリコンで作れば容易に作ることができ
る。第１図ａ，ｃ，ｄも同様に設計すればよい。
第１図ｃでは、ｐ領域１４とカソード領域の間に
抵抗を挿入する。
の側でも透明電極で構成して、光が高抵抗領域に
到達するようにしてやればただちに、光で制御さ
れるSIサイリスタとなる。光を照射する側は、カ
ソード側でもアノード側でもよい。どちらかの側
を透明電極にすればよいわけである。半導体材料
がSiであれば、所定の光の入射深さは20〜30μm
程度である。したがつて、第１図の構造で、アノ
ード側から光照射させる場合には、p+領域１１
の厚さもしくは、p+領域１１とｎ領域１６（p+
領域２１とｎ領域２７）の厚さの和はできるだけ
薄いことが望ましく、少なくとも光の入射深さよ
り十分薄くなければならない。たとえば、ｐ領域
厚さ1μm程度以下、不純物密度１×1019cm-3程度
以上、ｎ領域１６の厚さ1μm程度以下、不純物密
度１×1016cm-3程度以上といつたように選択す
る。ゲート領域の深さは、ゲート間隔やその領域
の不純物密度にもよることであるが、通常数μm
程度である。したがつて電極を透明にすれば、光
で制御できるようになる。In2O3やSnO2の透明電
極だけでは抵抗が高くなるような時には、要
所々々にAl等の金属電極を配置すればよい。第
１図ｂの例で説明する。光照射によりｉ領域１２
に電子・ホール対が生成される。アノードに正電
圧が印加されていれば、生成された電子はｎ領域
１６に流れ込み、ｎ領域１６を負に帯電する。あ
る程度、帯電量が多くなるとアノード領域からホ
ール注入が起るようになる。光励起されたホール
とアノードから注入されたホールがカソード側に
向つて流れる。一部はp+ゲート領域に流れ、一
部はカソード領域に流れる。このときカソード全
面にできていた電子に対する障壁が低下する。カ
ソードから電子注入が起り始め、導通状態にな
る。導通時の順方向降下電圧をより小さくするに
は、ゲート・カソード間に所定の大きさの抵抗を
挿入しておけばよい。挿入抵抗の大きさRgiは、
ゲートに流れる電流Igとしたとき、RgiIgがゲー
トに印加されている逆バイアスに略々等しいよう
にしておけばよい。このゲート・カソード間抵抗
はポリシリコンで作れば容易に作ることができ
る。第１図ａ，ｃ，ｄも同様に設計すればよい。
第１図ｃでは、ｐ領域１４とカソード領域の間に
抵抗を挿入する。
第６図乃至第８図は、第１図ａ乃至ｄと同様、
本発明におけるSIサイリスタの構造例を示してい
る。
本発明におけるSIサイリスタの構造例を示してい
る。
第１図の構造にくらべて、ゲートに流れる電流
を減少させて主電流を大きくする構造を第６図に
示す。p+ゲート領域１４の下面にSiO2等の絶縁
層１７が設けられた構造になつている。ゲート・
カソード間には、ポリシリコン抵抗が挿入される
構造になつている。図中垂直方向の所定の個所に
ポリシリコン抵抗が設けられている。等価回路は
第６図ｂのようになつている。もちろん、ゲー
ト・カソード間抵抗Rgiは、外部に接続して使つ
てもよいわけである。
を減少させて主電流を大きくする構造を第６図に
示す。p+ゲート領域１４の下面にSiO2等の絶縁
層１７が設けられた構造になつている。ゲート・
カソード間には、ポリシリコン抵抗が挿入される
構造になつている。図中垂直方向の所定の個所に
ポリシリコン抵抗が設けられている。等価回路は
第６図ｂのようになつている。もちろん、ゲー
ト・カソード間抵抗Rgiは、外部に接続して使つ
てもよいわけである。
ゲート・カソード間に抵抗を接続するのではな
く、カソード側の電位障壁もキヤリアの蓄積で消
滅させる例を第７図に示す。ゲート電極１４′に
たとえば負電圧が加わつているわけであるがこの
電圧は、ゲート近傍に流れ込むホールによつて完
全にマスクされ、カソード全面の電位障壁は消滅
し、カソードからの電子注入が激しく起る。アノ
ードからのホール注入の機構はこれまでの例と同
じである。
く、カソード側の電位障壁もキヤリアの蓄積で消
滅させる例を第７図に示す。ゲート電極１４′に
たとえば負電圧が加わつているわけであるがこの
電圧は、ゲート近傍に流れ込むホールによつて完
全にマスクされ、カソード全面の電位障壁は消滅
し、カソードからの電子注入が激しく起る。アノ
ードからのホール注入の機構はこれまでの例と同
じである。
第６図及び第７図では、カソード側からの光入
射が行えるように、電極１３′，１４′は、低抵抗
ポリシリコンやIn2O3，SnO2等の透明電極で作ら
れている。アノード側からのヒートシンクが行え
るようにとのことから、このようにしている。も
し、ヒートシンクについて、あまりこだわる必要
がない場合には、アノード電極を透明電極にし
て、アノード側から光照射すればよい。もちろん
両面から光照射できるようにしてもよいことはい
うまでもない。
射が行えるように、電極１３′，１４′は、低抵抗
ポリシリコンやIn2O3，SnO2等の透明電極で作ら
れている。アノード側からのヒートシンクが行え
るようにとのことから、このようにしている。も
し、ヒートシンクについて、あまりこだわる必要
がない場合には、アノード電極を透明電極にし
て、アノード側から光照射すればよい。もちろん
両面から光照射できるようにしてもよいことはい
うまでもない。
第６図及び第７図では、カソード側にだけゲー
トを設けた構造を示したが、アノード側にもゲー
ト構造を設けてもよい。ｎ領域１６に蓄積された
電子はこのままでは再結合等による消滅をまたな
ければならない。アノード側もゲート構造を導入
すればこうしたことがなくなる。その例を第８図
に示す。第８図はダブルゲート構造となつており
アノード側にも、p+アノード領域１１に隣接し
て、n+ゲート領域１８が設けられている。絶縁
領域１９が設けられている。カソード側同様にア
ノード側にもアノード領域１１とn+領域１８周
に逆バイアスを加えるのであれば、領域１２は
n-でなくて非常に抵抗の高いｉ領域でもよい。
第８図の構造では、p+領域１１とn+領域１８の
間にポリシリコン抵抗を作り込んでおけばよい。
領域１２や１６の不純物密度や厚さは、特公昭62
−21275号「静電誘導サイリスタ」出願明細書や
特公昭62−21276号「静電誘導サイリスタ」出願
明細書に記述したように選択すればよい。本願発
明の主旨は、光でクエンチ（光でオフ）できるよ
うにSIサイリスタのゲートに光感応素子を集積化
もしくは接続し、サイリスタがオン状態のときサ
イリスタのゲートにたまつているキヤリアをこの
サイリスタのゲートに接続された光感応素子に光
を照射して導通させて、放電させることによつて
サイリスタをオフしている点にある。即ち、実施
例第４図ａ乃至ｂ及び第５図ａ及びｂに示されて
いる回路構成が本発明の主要成分である。結局に
おいて本発明では、光によつてターンオンする
点、しかも光によつてゲートターンオフという点
が重要な部分になつているわけである。
トを設けた構造を示したが、アノード側にもゲー
ト構造を設けてもよい。ｎ領域１６に蓄積された
電子はこのままでは再結合等による消滅をまたな
ければならない。アノード側もゲート構造を導入
すればこうしたことがなくなる。その例を第８図
に示す。第８図はダブルゲート構造となつており
アノード側にも、p+アノード領域１１に隣接し
て、n+ゲート領域１８が設けられている。絶縁
領域１９が設けられている。カソード側同様にア
ノード側にもアノード領域１１とn+領域１８周
に逆バイアスを加えるのであれば、領域１２は
n-でなくて非常に抵抗の高いｉ領域でもよい。
第８図の構造では、p+領域１１とn+領域１８の
間にポリシリコン抵抗を作り込んでおけばよい。
領域１２や１６の不純物密度や厚さは、特公昭62
−21275号「静電誘導サイリスタ」出願明細書や
特公昭62−21276号「静電誘導サイリスタ」出願
明細書に記述したように選択すればよい。本願発
明の主旨は、光でクエンチ（光でオフ）できるよ
うにSIサイリスタのゲートに光感応素子を集積化
もしくは接続し、サイリスタがオン状態のときサ
イリスタのゲートにたまつているキヤリアをこの
サイリスタのゲートに接続された光感応素子に光
を照射して導通させて、放電させることによつて
サイリスタをオフしている点にある。即ち、実施
例第４図ａ乃至ｂ及び第５図ａ及びｂに示されて
いる回路構成が本発明の主要成分である。結局に
おいて本発明では、光によつてターンオンする
点、しかも光によつてゲートターンオフという点
が重要な部分になつているわけである。
本発明の光により制御されるSIサイリスタの構
成が、ここで記載した例に限らないことはもちろ
んである。第４図及び第５図に示す光感応半導体
素子に、光制御SIサイリスタを用いてもよいこと
はもちろんである。また、導電型をまつたく反転
したものでもよいことはいうまでもない。電圧の
極性を反転すればよいわけである。接合型の場
合、カソード・ゲート間にSiO2などの絶縁層を
はさむことは、容量が減少し、同時に耐圧が高く
なることなどから好ましい。また接合ゲート型で
も切り込み領域にゲートを設けることも有効であ
る。アノード側にゲートを設ける構造でも、絶縁
層をはさむことは有効な場合が多い。接合ゲート
の場合、pn接合でなく、シヨツトキゲートでも
よい。
成が、ここで記載した例に限らないことはもちろ
んである。第４図及び第５図に示す光感応半導体
素子に、光制御SIサイリスタを用いてもよいこと
はもちろんである。また、導電型をまつたく反転
したものでもよいことはいうまでもない。電圧の
極性を反転すればよいわけである。接合型の場
合、カソード・ゲート間にSiO2などの絶縁層を
はさむことは、容量が減少し、同時に耐圧が高く
なることなどから好ましい。また接合ゲート型で
も切り込み領域にゲートを設けることも有効であ
る。アノード側にゲートを設ける構造でも、絶縁
層をはさむことは有効な場合が多い。接合ゲート
の場合、pn接合でなく、シヨツトキゲートでも
よい。
SIサイリスタを制御する光源は、半導体中に電
子ホール対を生成できて、しかも高速でスイツチ
ングできるものであればよい。半導体レーザでも
発光ダイオードでもよい。たとえばGaAlAs系の
ヘテロ接合レーザでも、あるいは発光ダイオード
でもよい。もちろん、その他材料による半導体レ
ーザでも発光ダイオードでもよい。もちろん、他
のレーザでもよい。要するに必要な強度が得られ
ている光源で高速変調のできるものならよいわけ
である。ものによつては、固体、気体のレーザで
もよい。これらの光を直接照射してもよいが、フ
アイバによつて所定の個所まで導いてもよい。
子ホール対を生成できて、しかも高速でスイツチ
ングできるものであればよい。半導体レーザでも
発光ダイオードでもよい。たとえばGaAlAs系の
ヘテロ接合レーザでも、あるいは発光ダイオード
でもよい。もちろん、その他材料による半導体レ
ーザでも発光ダイオードでもよい。もちろん、他
のレーザでもよい。要するに必要な強度が得られ
ている光源で高速変調のできるものならよいわけ
である。ものによつては、固体、気体のレーザで
もよい。これらの光を直接照射してもよいが、フ
アイバによつて所定の個所まで導いてもよい。
本発明の光制御SIサイリスタは、従来公知のリ
ソグラフイ技術、拡散・イオン注入技術、結晶技
術、エビ成長技術、エツチング技術、酸化技術、
CVD技術、配線技術などで容易に製造できる。
ソグラフイ技術、拡散・イオン注入技術、結晶技
術、エビ成長技術、エツチング技術、酸化技術、
CVD技術、配線技術などで容易に製造できる。
大電圧、大電流の高速のスイツチングが行なえ
るSIサイリスタを光で制御できるようにした本発
明の半導体装置は、SIサイリスタを複数個直列も
しくは並列、あるいは直並列に接続するときにき
わめて有効な技術であり、その工業的価値は高
い。本発明においては光照射は導通状態から遮断
状態への遷移時および遮断状態から導通状態への
遷移時の短い時間のみ行えば良く、導通状態時の
全時間あるいは遮断状態の全時間に光照射する必
要はなく、より小さな光エネルギーで制御出来、
きわめて効率のよいものである。
るSIサイリスタを光で制御できるようにした本発
明の半導体装置は、SIサイリスタを複数個直列も
しくは並列、あるいは直並列に接続するときにき
わめて有効な技術であり、その工業的価値は高
い。本発明においては光照射は導通状態から遮断
状態への遷移時および遮断状態から導通状態への
遷移時の短い時間のみ行えば良く、導通状態時の
全時間あるいは遮断状態の全時間に光照射する必
要はなく、より小さな光エネルギーで制御出来、
きわめて効率のよいものである。
第１図ａ乃至ｄは静電誘導サイリスタの断面構
造例、第２図ａ，ｂは静電誘導サイリスタのシン
ボールマーク、第３図は各種光制御半導体素子で
ａは光導電素子、ｂは光トランジスタ、ｃは光サ
イリスタ、ｄは光ダイオード、第４図ａ及びｂは
本発明の回路構成、第５図ａ，ｂは本発明の実施
例であつてゲートに光感応半導体素子を含むSIサ
イリスタ回路を直列接続した例、第６図ａ及び第
７図、第８図は本発明の主要部である回路構成中
の静電誘導サイリスタ部分の構造例を示す図、第
６図ｂは順方向電圧降下を低くする回路説明図で
ある。
造例、第２図ａ，ｂは静電誘導サイリスタのシン
ボールマーク、第３図は各種光制御半導体素子で
ａは光導電素子、ｂは光トランジスタ、ｃは光サ
イリスタ、ｄは光ダイオード、第４図ａ及びｂは
本発明の回路構成、第５図ａ，ｂは本発明の実施
例であつてゲートに光感応半導体素子を含むSIサ
イリスタ回路を直列接続した例、第６図ａ及び第
７図、第８図は本発明の主要部である回路構成中
の静電誘導サイリスタ部分の構造例を示す図、第
６図ｂは順方向電圧降下を低くする回路説明図で
ある。
Claims (1)
- 【特許請求の範囲】 １ １つの光感応半導体素子Ｄとそれに直列に接
続された逆ゲートバイアス電源からなるゲート回
路を静電誘導サイリスタのゲート・カソード間に
並列に接続し、前記光感応半導体素子及び静電誘
導サイリスタに光を照射する第１及び第２の手段
を備え、前記第１の光照射手段からの光パルスＬ
が前記光感応半導体素子に照射されることで前記
静電誘導サイリスタを遮断し、光照射が切れても
遮断状態が維持され、前記第２の光照射手段から
の光パルスが前記静電誘導サイリスタに直接照射
されることで前記静電誘導サイリスタを導通状態
に遷移し、光照射が切れても導通状態が維持され
ることを特徴とする静電誘導サイリスタを含む半
導体装置。 ２ 前記静電誘導サイリスタに直列に所定の逆耐
圧を持つシヨツトキーダイオードもしくはpinダ
イオードを接続したことを特徴とする前記特許請
求の範囲第１項記載の静電誘導サイリスタを含む
半導体装置。 ３ 前記第１項又は第２項記載の静電誘導サイリ
スタを含む半導体装置が複数個直列に接続された
ことを特徴とする静電誘導サイリスタを含む半導
体装置。 ４ 前記複数個の静電誘導サイリスタがすべて遮
断状態にあるとき各静電誘導サイリスタに加わる
電圧が均一になるべく、等しい値の抵抗Roを
各々の静電誘導サイリスタのアノード・カソード
間に並列に接続したことを特徴とする前記特許請
求の範囲第３項記載の静電誘導サイリスタを含む
半導体装置。 ５ 前記特許請求の範囲第４項記載の静電誘導サ
イリスタを含む半導体装置がさらに並列に接続さ
れたことを特徴とする静電誘導サイリスタを含む
半導体装置。 ６ 前記光感応素子及び静電誘導サイリスタへの
光照射が、光フアイバによつて導かれていること
を特徴とする前記特許請求の範囲第１項乃至第５
項のいずれか一項に記載の静電誘導サイリスタを
含む半導体装置。 ７ 前記光感応半導体素子に光制御静電誘導サイ
リスタを用いたことを特徴とする前記特許請求の
範囲第１項乃至第６項のいずれか一項に記載の静
電誘導サイリスタを含む半導体装置。 ８ 前記静電誘導サイリスタが、表面接合ゲート
構造を有することを特徴とする前記特許請求の範
囲第１項乃至第７項のいずれか一項に記載の静電
誘導サイリスタを含む半導体装置。 ９ 前記静電誘導サイリスタが埋め込みゲート構
造を有することを特徴とする前記特許請求の範囲
第１項乃至第７項のいずれか一項に記載の静電誘
導サイリスタを含む半導体装置。 １０ 前記静電誘導サイリスタが絶縁ゲート構造
を有することを特徴とする前記特許請求の範囲第
１項乃至第７項のいずれか一項に記載の静電誘導
サイリスタを含む半導体装置。 １１ 前記静電誘導サイリスタがダブルゲート構
造を有することを特徴とする前記特許請求の範囲
第１項乃至第７項のいずれか一項に記載の静電誘
導サイリスタを含む半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3607979A JPS55128870A (en) | 1979-03-26 | 1979-03-26 | Electrostatic induction thyristor and semiconductor device |
| DE3011484A DE3011484C2 (de) | 1979-03-26 | 1980-03-25 | Optisch steuerbare Halbleitervorrichtung |
| CA000348523A CA1148275A (en) | 1979-03-26 | 1980-03-26 | Optically controllable static induction thyristor device |
| CA000408751A CA1161572A (en) | 1979-03-26 | 1982-08-04 | Optically controllable static induction thyristor device |
| US07/008,059 US4816891A (en) | 1979-03-26 | 1987-01-09 | Optically controllable static induction thyristor device |
| US07/247,832 US4975755A (en) | 1979-03-26 | 1988-09-22 | Optically controllable static induction thyristor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3607979A JPS55128870A (en) | 1979-03-26 | 1979-03-26 | Electrostatic induction thyristor and semiconductor device |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62022904A Division JPS62188272A (ja) | 1987-02-03 | 1987-02-03 | 静電誘導サイリスタを含む半導体装置 |
| JP62022903A Division JPS62188271A (ja) | 1987-02-03 | 1987-02-03 | 静電誘導サイリスタを含む半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55128870A JPS55128870A (en) | 1980-10-06 |
| JPS643069B2 true JPS643069B2 (ja) | 1989-01-19 |
Family
ID=12459726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3607979A Granted JPS55128870A (en) | 1979-03-26 | 1979-03-26 | Electrostatic induction thyristor and semiconductor device |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US4816891A (ja) |
| JP (1) | JPS55128870A (ja) |
| CA (1) | CA1148275A (ja) |
| DE (1) | DE3011484C2 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128870A (en) * | 1979-03-26 | 1980-10-06 | Semiconductor Res Found | Electrostatic induction thyristor and semiconductor device |
| US4782379A (en) * | 1981-11-23 | 1988-11-01 | General Electric Company | Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device |
| JPS5895866A (ja) * | 1981-12-02 | 1983-06-07 | Hitachi Ltd | 光トリガ・スイツチング素子 |
| JPS5940576A (ja) * | 1982-08-30 | 1984-03-06 | Junichi Nishizawa | フオトサイリスタ |
| JPS5941877A (ja) * | 1982-08-31 | 1984-03-08 | Junichi Nishizawa | フオトトランジスタ |
| JPS60152063A (ja) * | 1984-01-20 | 1985-08-10 | Toyo Electric Mfg Co Ltd | 静電誘導サイリスタ |
| JPH0779159B2 (ja) * | 1984-03-22 | 1995-08-23 | 潤一 西澤 | 光トリガ・光クエンチ可能なサイリスタ装置 |
| JP2920832B2 (ja) * | 1984-08-22 | 1999-07-19 | 財団法人 半導体研究振興会 | 光トリガ・光クエンチ静電誘導サイリスタ |
| JPS61136270A (ja) * | 1984-12-06 | 1986-06-24 | Semiconductor Res Found | 双方向光スイツチ |
| JPS61137365A (ja) * | 1984-12-08 | 1986-06-25 | Semiconductor Res Found | 光トリガ・光クエンチ静電誘導サイリスタ |
| JPH0752768B2 (ja) * | 1984-12-21 | 1995-06-05 | 財団法人半導体研究振興会 | 光トリガ・光クエンチ・ゲ−ト・タ−ン・オフ・サイリスタ |
| JPS61198779A (ja) * | 1985-02-28 | 1986-09-03 | Res Dev Corp Of Japan | 両面ゲ−ト静電誘導サイリスタ及びその製造方法 |
| JPS624368A (ja) * | 1985-06-28 | 1987-01-10 | シ−メンス、アクチエンゲゼルシヤフト | サイリスタ |
| JP2659931B2 (ja) * | 1985-06-29 | 1997-09-30 | 財団法人 半導体研究振興会 | 光制御電力変換装置 |
| FR2590750B1 (fr) * | 1985-11-22 | 1991-05-10 | Telemecanique Electrique | Dispositif de commutation de puissance a semi-conducteurs et son utilisation a la realisation d'un relais statique en courant alternatif |
| CA1252225A (en) * | 1985-11-27 | 1989-04-04 | Sel Colak | Lateral insulated gate transistors with coupled anode and gate regions |
| CH670528A5 (ja) * | 1986-03-20 | 1989-06-15 | Bbc Brown Boveri & Cie | |
| JPS6384066A (ja) * | 1986-09-26 | 1988-04-14 | Semiconductor Res Found | 集積化光トリガ・光クエンチ静電誘導サイリスタ及びその製造方法 |
| GB2213988B (en) * | 1987-12-18 | 1992-02-05 | Matsushita Electric Works Ltd | Semiconductor device |
| FR2646033A1 (fr) * | 1989-04-18 | 1990-10-19 | Labo Electronique Physique | Circuit de veille et dispositif de transmission de donnees muni d'un tel circuit |
| JP3321185B2 (ja) * | 1990-09-28 | 2002-09-03 | 株式会社東芝 | 高耐圧半導体装置 |
| JP3023858B2 (ja) * | 1991-03-29 | 2000-03-21 | 矢崎総業株式会社 | 光静電誘導サイリスタの駆動回路 |
| JP2536703Y2 (ja) * | 1993-12-03 | 1997-05-28 | 潤一 西澤 | フォトサイリスタ |
| US6154477A (en) * | 1997-05-13 | 2000-11-28 | Berkeley Research Associates, Inc. | On-board laser-triggered multi-layer semiconductor power switch |
| WO1999007019A1 (de) * | 1997-08-01 | 1999-02-11 | Siemens Aktiengesellschaft | Dreipol-hochvolt-schalter |
| JP4478012B2 (ja) * | 2002-05-10 | 2010-06-09 | 浜松ホトニクス株式会社 | 裏面照射型ホトダイオードアレイ及びその製造方法 |
| US6933489B2 (en) * | 2002-05-10 | 2005-08-23 | Hamamatsu Photonics K.K. | Back illuminated photodiode array and method of manufacturing the same |
| US7602157B2 (en) | 2005-12-28 | 2009-10-13 | Flyback Energy, Inc. | Supply architecture for inductive loads |
| US7750426B2 (en) | 2007-05-30 | 2010-07-06 | Intersil Americas, Inc. | Junction barrier Schottky diode with dual silicides |
| US8368166B2 (en) * | 2007-05-30 | 2013-02-05 | Intersil Americas Inc. | Junction barrier Schottky diode |
| US7957160B2 (en) * | 2007-09-18 | 2011-06-07 | Flyback Energy, Inc. | Current waveform construction to generate AC power with low harmonic distortion from localized energy sources |
| JP2011023527A (ja) * | 2009-07-15 | 2011-02-03 | Toshiba Corp | 半導体装置 |
| JP2013516156A (ja) * | 2009-12-28 | 2013-05-09 | フライバック エネルギー，インク． | 無効電力を管理する制御可能な汎用電源 |
| US8860273B2 (en) * | 2009-12-28 | 2014-10-14 | Flyback Energy, Inc. | External field interaction motor |
| US8536617B2 (en) * | 2011-12-16 | 2013-09-17 | General Electric Company | Optically triggered semiconductor device and method for making the same |
| JP6414159B2 (ja) * | 2016-07-29 | 2018-10-31 | トヨタ自動車株式会社 | 半導体装置およびその製造方法 |
| WO2019157222A1 (en) * | 2018-02-07 | 2019-08-15 | Ipower Semiconductor | Igbt devices with 3d backside structures for field stop and reverse conduction |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3356862A (en) * | 1964-12-02 | 1967-12-05 | Int Rectifier Corp | High speed controlled rectifier |
| US3355600A (en) * | 1965-03-16 | 1967-11-28 | Gen Electric | Triggering means for controlled rectifiers |
| CH462948A (de) * | 1967-09-20 | 1968-09-30 | Bbc Brown Boveri & Cie | Schaltungsanordnung mit einem Leistungsthyristor, der mit Hilfe von lichtempfindlichen Elementen gesteuert ist |
| FR2077002A5 (ja) * | 1970-01-26 | 1971-10-15 | Petrov Jury | |
| DE2018636A1 (de) * | 1970-04-18 | 1971-11-11 | Bosch Hausgeraete Gmbh | Steuerung für einen Schaltkreis mit einem Halbleiterschalter |
| US3633046A (en) * | 1970-04-28 | 1972-01-04 | Gen Electric | Parallel thyristors switching matrices |
| DE2163495A1 (de) * | 1971-12-21 | 1973-07-05 | Gehap Gmbh & Co Kg | Opto-gekoppeltes elektronisches relais mit galvanischer trennung von steuerkreis und schaltkreis |
| US3896477A (en) * | 1973-11-07 | 1975-07-22 | Jearld L Hutson | Multilayer semiconductor switching devices |
| AT330303B (de) * | 1974-03-25 | 1976-06-25 | Siemens Ag Oesterreich | Zundeinrichtung fur eine anzahl von elektrischen ventilen, insbesondere von thyristoren |
| SE392783B (sv) * | 1975-06-19 | 1977-04-18 | Asea Ab | Halvledaranordning innefattande en tyristor och en felteffekttransistordel |
| JPS5947549B2 (ja) * | 1976-02-09 | 1984-11-20 | 三菱電機株式会社 | 電流制御装置 |
| US4119845A (en) * | 1977-03-21 | 1978-10-10 | Cutler-Hammer, Inc. | Thermally-sensitive, photo-controlled semiconductor switching systems |
| JPS542077A (en) * | 1977-06-08 | 1979-01-09 | Hitachi Ltd | Semiconductor switching element |
| JPS5940303B2 (ja) * | 1977-07-20 | 1984-09-29 | 株式会社日立製作所 | 半導体スイツチング素子 |
| US4170019A (en) * | 1977-08-05 | 1979-10-02 | General Electric Company | Semiconductor device with variable grid openings for controlling turn-off pattern |
| JPS5574168A (en) * | 1978-11-28 | 1980-06-04 | Oki Electric Ind Co Ltd | Pnpn switch |
| JPS5599774A (en) * | 1979-01-26 | 1980-07-30 | Semiconductor Res Found | Electrostatic induction type thyristor |
| JPS55128870A (en) * | 1979-03-26 | 1980-10-06 | Semiconductor Res Found | Electrostatic induction thyristor and semiconductor device |
| US4295058A (en) * | 1979-06-07 | 1981-10-13 | Eaton Corporation | Radiant energy activated semiconductor switch |
-
1979
- 1979-03-26 JP JP3607979A patent/JPS55128870A/ja active Granted
-
1980
- 1980-03-25 DE DE3011484A patent/DE3011484C2/de not_active Expired
- 1980-03-26 CA CA000348523A patent/CA1148275A/en not_active Expired
-
1987
- 1987-01-09 US US07/008,059 patent/US4816891A/en not_active Expired - Lifetime
-
1988
- 1988-09-22 US US07/247,832 patent/US4975755A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3011484A1 (de) | 1980-10-09 |
| US4975755A (en) | 1990-12-04 |
| JPS55128870A (en) | 1980-10-06 |
| DE3011484C2 (de) | 1986-09-04 |
| US4816891A (en) | 1989-03-28 |
| CA1148275A (en) | 1983-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975755A (en) | Optically controllable static induction thyristor device | |
| US3893153A (en) | Light activated thyristor with high di/dt capability | |
| US4866500A (en) | Integrated light-triggered and light-quenched static induction thyristor and making method thereof | |
| EP0158186B1 (en) | Light quenchable thyristor device | |
| US4916323A (en) | Optical control circuit and a semiconductor device for realizing same | |
| EP0116651B1 (en) | Photothyristor | |
| JPH0117268B2 (ja) | ||
| JPS6226193B2 (ja) | ||
| US4755861A (en) | Light-firable thyristor | |
| CA1063250A (en) | Integrated gate assisted turn-off, amplifying gate thyristor, and a method for making the same | |
| JPH0113233B2 (ja) | ||
| JPH0230590B2 (ja) | ||
| US20170187376A1 (en) | Construction and Optical Control of Bipolar Junction Transistors and Thyristors | |
| JPS6124832B2 (ja) | ||
| JPH0136270B2 (ja) | ||
| JPH0230591B2 (ja) | ||
| JPS623987B2 (ja) | ||
| JP2784458B2 (ja) | サージ防護素子 | |
| US5021694A (en) | Circuit for driving a gated p-n-p-n device | |
| JPS639386B2 (ja) | ||
| JPS5931869B2 (ja) | 静電誘導形サイリスタ | |
| JPS6132828B2 (ja) | ||
| JPS5940577A (ja) | 光点弧形双方向性サイリスタ | |
| JPS59159567A (ja) | 光駆動型半導体制御整流装置 | |
| JP3523644B2 (ja) | 発光素子アレイ |