JPS6226193B2 - - Google Patents

Info

Publication number
JPS6226193B2
JPS6226193B2 JP12878777A JP12878777A JPS6226193B2 JP S6226193 B2 JPS6226193 B2 JP S6226193B2 JP 12878777 A JP12878777 A JP 12878777A JP 12878777 A JP12878777 A JP 12878777A JP S6226193 B2 JPS6226193 B2 JP S6226193B2
Authority
JP
Japan
Prior art keywords
region
semiconductor region
semiconductor
thin film
opposing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12878777A
Other languages
English (en)
Other versions
JPS5462787A (en
Inventor
Yutaka Hayashi
Hidekazu Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP12878777A priority Critical patent/JPS5462787A/ja
Publication of JPS5462787A publication Critical patent/JPS5462787A/ja
Publication of JPS6226193B2 publication Critical patent/JPS6226193B2/ja
Priority to US07/060,866 priority patent/US4975750A/en
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/801—FETs having heterojunction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/231—Tunnel BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/70—Tunnel-effect diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/28—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices being characterised by field-effect operation, e.g. junction field-effect phototransistors
    • H10F30/2823—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices being characterised by field-effect operation, e.g. junction field-effect phototransistors the devices being conductor-insulator-semiconductor devices, e.g. diodes or charge-coupled devices [CCD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/197—Bipolar transistor image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/052—Light-emitting semiconductor devices having Schottky type light-emitting regions; Light emitting semiconductor devices having Metal-Insulator-Semiconductor type light-emitting regions

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Led Devices (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 本発明は直接トンネル、フアウラー・ノルドハ
イムトンネル、トラツプ準位を介した伝導、等キ
ヤリアが禁制帯内を少なくとも一部通り抜ける
（以後総合的にトンネルという言葉で代表させ
る。）程薄い膜厚を有し、かつ広い禁制帯幅を有
する半導体薄膜又は絶縁性薄膜を介して、導電性
の対向領域から上記薄膜よりは禁制帯幅の小さい
半導体へキヤリアの注入を行い、そのキヤリア注
入が対向領域下の半導体表面に形成された空乏層
ないし反転層の幅の入射光による変調によつて変
化することを特徴とする受光素子に関するもので
ある。本発明による素子及びその集積回路によ
り、受光の機能のみならず、あわせてスイツチ、
増幅、電圧又は電流の発生などの機能を行うこと
ができる。
従来のpn接合において、一方の領域にキヤリ
アの注入が効率よく行なわれる条件は、接合を形
成するpn両方の領域について欠陥及びトラツプ
準位が少ない等の結晶性が良好であること、しか
も不純物濃度関係が限定され注入を受ける方の領
域の不純物濃度は他方の領域に比べて一桁以上低
いこと等の制限があり、必ずしもデバイス設計に
おいて各部分の抵抗、容量まで含めて考えた場合
の最適な設計が行なわれてはいなかつた。また、
半導体表面に直接注入を行なつたり、効率よく光
を電気に変換したり、少ない領域の数で有用な機
能を実現したり、新しい動作を行なうデバイスを
実現することは困難であつた。
本発明はこれら従来の欠点を除去し、新しいデ
バイスの提供を目的とする。このために、本発明
では対向領域下の半導体表面に形成された空乏な
いし反転層の幅を入射光により変調することによ
り薄膜を介した半導体領域へのキヤリアの注入を
変化させることをデバイスの動作原理として用い
る。この薄膜がキヤリアの直接トンネルまたは間
接トンネル等バルク材料から予測される量より厚
さが薄いために大きな量のキヤリア輸送が可能な
程薄く、しかもキヤリア注入を受ける半導体より
も禁制帯幅が大きければ、注入を受ける半導体の
不純物濃度又は対向領域からの電界によつて誘起
されれたキヤリア濃度が大きくても薄膜を介した
対向領域―半導体領域間で主として輸送されるキ
ヤリア（以後主キヤリアと称する）の導電形を半
導体のキヤリア濃度に関係なく設定できる。すな
わち、半導体からみた薄膜のバリアが主キヤリア
と逆極性のキヤリアに対してバリアが高く、主キ
ヤリアに対して対向領域からみた薄膜のバリアが
より低い材料関係を選ぶことによつて、対向領域
から半導体領域への注入を効率よく行なうことが
できる。また、このような材料関係を用いなくて
も、この薄膜を輸送されるキヤリアが主として単
一のキヤリアであるような薄膜を選択するか又は
対向領域を薄膜中を輸送したいキヤリアの極性を
有する導電形の半導体領域で形成すれば、本発明
の目的を達することができる。このような構成に
よれば、薄膜および対向領域は必ずしも結晶性の
良好な単結晶である必要はなく、多結晶でもアモ
ルフアスでもよい。勿論、対向領域は金属電極で
もよく、薄膜はSiO2等の絶縁膜でもよい。
以下、具体例を通して本発明の詳細なる説明を
行なう。
第１図は本発明の実施例契機となつた仮想素子
の構造を示し、１００は注入を受ける半導体領
域、１は禁制帯幅の大きい材料の薄膜、１０は対
向領域である。第１図ｂはａに断面図を示したデ
バイスのバンドダイアグラム例を示し、対向領域
１０と半導体領域の間で主として電子が輸送され
る場合を示す。以下の実施例においても薄膜を輸
送される主キヤリアを電子と仮定して説明を行な
うが、主キヤリアが正孔の場合は注入を受ける半
導体および対向領域が半導体である場合は対向領
域の導電形を含めてpn関係を逆にすればよい。
半導体領域１００がｎ形で輸送される主キヤリ
アが電子であるような材料で薄膜１を構成した場
合の具体例について述べる。対向領域１０の電位
を負側に増加して行くと半導体領域１００の表面
が空乏状態になり、更に対向領域の電位を負側に
増加して行くと半導体領域表面に正孔が誘起され
るようになるが、これは半導体領域１００の少数
キヤリアであり供給量は少ないので、薄膜１の主
キヤリアが電子の場合でも充分に薄膜１を通して
対向領域１０側に輸送されてしまうか、又は薄膜
１と半導体領域１００の界面で再結合してしま
い、半導体領域表面での正孔の蓄積は起らず対向
領域１０の電位増加に伴なつて空乏層は広がつて
行く。この場合に半導体領域１００に光を照射す
ると光の量に応じて電子・正孔対が発生し、正孔
が多量に供給されるようになると、半導体領域１
００の表面に正孔が蓄積され、空乏層が変調され
て縮み薄膜１に印加される電界が大きくなり、対
向領域１０から電子が薄膜１をトンネル現象等に
より通過して半導体領域１００に注入される。通
常、薄膜１の電界・電流特性は指数関数的なもの
が多いからこの動作領域では空乏層幅の入射光に
よる変調によつて生じる薄膜１の微少な電界変化
が大きな電流変化をもたらし等価量子効率が１以
上の増幅特性を持つた第２図に示すような特性の
電流変化が得られる。なお、第１図ｂのバンドダ
イアグラムで点線Ｄは暗時の空乏層の広がつた状
態を示し、実線Ｌは光が照射されて空乏層の縮ま
つた状態を示す。上記の受光デバイスの場合に対
向領域１０側から効率よく照射したりするために
は対向領域１０は少なくとも半導体領域１００よ
りも禁制帯幅の大きい半導体か又は金属の場合で
あれば100Å以下の薄い膜厚で構成されている
か、または入射光に対して不透明な材質でも多数
のスリツト等が設けられた構成かの光透過性の構
造であることが望ましい。しかし、受光デバイス
の場合は不透明対向領域周辺からの入射光でも充
分動作することが確められている。
光を照射することによつて薄膜１の電界が強く
なるとやがて薄膜１を通して電子が半導体領域１
００に輸送されるようになる。このとき半導体領
域１００に輸送された電子のエネルギが高いと、
電子・正孔対の発生が起り、後述するように更に
新しいデバイスを得ることができる。第３図は、
第１図に示した構造に加えて対向領域下にある半
導体領域表面のキヤリアが拡散又はドリフトによ
つて到達可能な位置に、半導体領域と整流接合を
有する第２の領域を設けて、空乏ないし反転層の
電位を制御するための本発明実施例を示す。この
素子をホトトランジスタとみなした場合、ベース
は半導体領域１０２（ｎ形と仮定する）表面に誘
起された空乏ないし反転層であり、その空乏ない
し反転層の電位を制御する為に空乏ないし反転層
と連続する位置のｎ形半導体領域１０２の表面に
ｐ形半導体領域１０１Ｃが設けられる。１０１Ｃ
はちようどベース接続領域として用いられる。図
において１０Ｅ，１０１Ｅ，１０２Ｅはそれぞれ
対向領域１０、ベース接続領域１０１Ｃ、ｎ形半
導体領域１０２へ電極等を介してオーム接続され
たエミツタ端子、ベース端子、コレクタ端子とし
て作用する。このデバイスの特徴は前述の受光素
子の特徴の他にベース領域が誘起空乏ないし反転
層であるので容易にMOSトランジスタやCCD等
との直結が可能である。
本発明の他の実施例を第４図に示す。
第４図において領域１０１がｐ形で領域１０２
がｎ形である場合に対向領域１０を正バイアスし
ていくと空乏層が半導体領域１０１中に広がるの
で、薄膜１に印加される電圧は弱まり、空乏層で
発生する電子電流しか流れないので微小な電流が
流れるのみである。ところが、光照射を行えば、
半導体内部で電子・正孔対が発生し第５図のバン
ドダイアグラム中の矢印ｉに示されるように領域
１０２から領域１０１へ電子の注入が起こり空乏
層の幅を狭くし、ｄで示すバンドダイヤグラムか
らｃで示すバンドダイヤグラムの状態へ変化する
ので、スイツチオンの状態が生ずる。一担電子が
領域１０２から領域１０１へ注入されると薄膜１
内の輸送される電子は正孔より桁違いに大きい値
が可能であるので、低電圧でも大きな電流が対向
領域１０と領域１０２の間に流れる。ちなみに、
更に正バイアスを深くしていくと、薄膜１の主キ
ヤリアとは反対の極性の正孔は薄膜１の電界が強
くなると電子の遷移確率より小さいが対向領域１
０からｐ形領域へトンネル遷移またはトラツプを
介した遷移を行なうことができるので、第５図の
矢印ｉに示される電子注入が光照射なしでもおこ
り、同様のスイツチングが行なえる。
この具体例についての１実験例を以下に述べ
る。対向領域１０を0.5mmφの金の薄膜、薄膜１
をSn化合物を含んだ酸化性雰囲気でSi基板上に
成長させたSiO2（約20Å前後の厚さ）半導体領
域１０１として３〜４Ω―cm、４μｍの厚さのｐ
形Si、半導体領域１０２として１Ω―cm、250μ
ｍのｎ形Siで構成した場合、第６図に示すような
電流制御形の負性抵抗デバイスが得られた。この
デバイスのブレークオーバ電圧ＶBは半導体領域
１０１の抵抗率又は不純物濃度と厚さ、薄膜１の
厚さと主キヤリアと逆極性キヤリアの輸送効率な
どのパラメータで設計される。第６図の特性ａは
領域１０１への端子１０１Ｅを開放した状態で測
定されたが、領域１０１と１０２間を順バイアス
すると、第６図は特性ｂのようにブレークオーバ
電圧を減少させることができ、この場合はスイツ
チ素子として用いることができる。更に、対向領
域の周辺から光入射した場合も高抵抗状態から低
抵抗状態にスイツチされることが観測された。
第８図ａに示す断面構造において、薄膜１がト
ンネル電流を流すけれども対向領域１０の電位を
半導体領域１００に対して半導体領域１００の禁
制帯幅ＥGの電圧換算値よりも大きい値（トンネ
ルするキヤリアが電子である場合は負側に）とし
ても破壊の生じない程度の妥当な電流を流す程度
の厚さである場合は、第８図ｂのバンドダイアグ
ラムに示すように対向領域１０を半導体領域１０
０の伝導帯よりも禁制帯幅の電圧換算値分以上に
バイアスした状態で光照射を行い、空乏層で発生
した電子・正孔対のうち、正孔は半導体表面に集
められ、空乏層が減少し、薄膜１の電界は強めら
れ、対向領域１０から電子がトンネル注入される
ようになる。トンネル注入された電子は高エネル
ギー状態（ｅ*）にあり半導体領域１００表面近
くで光照射を取り去つた後でも電子・正孔対を生
成しつづけることができる。生成した正孔は半導
体領域１００の表面に集められ、半導体領域１０
０がｎ形である場合は表面空乏層幅が小さくなる
のでますます対向領域１０からの電子の注入が促
され、オン状態となる。この結果、第７図に示す
ような電流制御形の負性抵抗が得られる。第８図
ｂにおいてバンドダイアグラムａは電子・正孔対
発生以前の状態を示し、バンドダイアグラムｂは
発生した正孔が表面に蓄積されて同一電流を流す
ために必要な電圧が少なくてもよいことを示す。
ちなみに、対向領域１０から適当な量の電子が注
入されるほど深く負バイアスすると、光照射なし
でも同様のスイツチングが行える。
第８図の具体例の実験結果の一例を次に述べ
る。対向領域１０として金属薄膜―たとえばアル
ミニウム、薄膜１として絶縁膜―たとえば30Å前
後の清浄なSiO2膜、半導体領域として1017個／cm3
の燐原子を含むSi単結晶を用いたとき、第７図に
示された負性抵抗特性のブレークオーバー電圧Ｖ
Bは−4V〜−5V保持電圧ＶHは−3.1〜−3.2V、保
持電流密度（＝保持電流ＩH／デバイス面積）は
約２μＡ／cm2であつた。又この実験サンプルの対
向領域を半導体領域に対して−3.2Vから−4Vの
間にバイアスし、発光ダイオード又は約500mW
タングステンランプの光をパルス状にした光トリ
ガを入射するとオフ状態からオン状態に遷移す
る。この状態はバイアス電圧を保持電圧ＶHより
０ボルト側に変化させなければ光を取去つた後も
持続した。この実験例は本発明によれば、簡単な
構造で受光スイツチを実現可能であることを実証
している。Siのような非発光性の物質でも高エネ
ルギーキヤリアによる電子・正孔対の発生は種々
のデバイスの動作原理として用いることができ
る。
第９図はその具体例の１つで、光トリガにより
対向領域１０から注入されるようになつた高エネ
ルギーキヤリアによつて発生した正孔を、ｎ形半
導体領域１００に接して正孔の拡散又はドリフト
による到達距離以内に設けられた整流接合を形成
する領域、例えばｐ形半導体領域１０１Ｂで集め
ると、対向領域１０に負バイアスを印加したにも
拘らず領域１０１Ｂからは正電位を取り出すこと
ができる。要するに第１０図に示すような特性を
有する極性反転をした電源としても用いることが
できる。これは集積回路等において極性の異なる
バイアスを得るのに好都合である。第１１図はこ
の応用の具体例を示す。図に示すように高不純物
濃度ｎ形領域１００ｂ上に1014〜1016のオーダー
のｎ形領域１００ａを形成した基板表面中にｐチ
ヤネル絶縁ゲートトランジスタとｐ形ベースを持
つマルチコレクタのnpnバイポーラトランジスタ
を同時に作り込むことができるがこの２つの素子
を同一基板内で同時に動作させるためには負電源
と正電源が必要となる。ところが第９図に示した
本発明の具体例を更に応用すれば、必要な外部電
源は一種類ですますことができる。断面図ａにお
いて、領域１１０，１１１はそれぞれ絶縁ゲート
トランジスタのソースおよびドレイン領域を示
し、１１２は絶縁ゲートを示し、１１３はゲート
絶縁膜を示す。領域１０は対向領域、１は薄膜、
１０１Ｂは薄膜１を光トリガによりトンネル等で
通過して来た高エネルギーキヤリアによつて領域
１００ａ表面で発生した少数キヤリアを収集する
領域であり薄膜１と半導体領域１００ａの接合面
から少数キヤリアの到達範囲内に設けられる。領
域１０１Ｂは領域１００ａの逆導電形の領域で、
本具体例ではｐ形である。領域１０４Ａと１０４
Ｂは領域１０１Ｂ中に形成された領域１０１Ｂと
は逆導電形の領域で、npnトランジスタのマルチ
コレクタを形成する。上記npnトランジスタのベ
ースは前述のキヤリア収集領域１０１Ｂと共通
で、エミツタは基板１００ａ，１００ｂで形成さ
れている。同図中、CT1と示した部分はｂ図の等
価回路CT1に示すように対向領域１０に負バイア
スを印加した動作するnpnトランジスタ出力の増
幅回路又は論理回路となる。一方Q1と示した部
分は、ｂ図の等価回路に示すようにｐチヤネル絶
縁ゲートトランジスタであり、負バイアスで動作
する回路素子として用いることができる。従つ
て、本発明を用いれば、従来両極性の２つの電源
が必要であつた集積回路を１つの電源で動作させ
ることができるようになる。なお、ｂ図の等価回
路において、各端子に示されている符号はａ図の
電極又は領域から引き出された端子であることを
示す。更に第１１図では光トリガにより半導体へ
注入される高エネルギー電子によつて発生した正
孔を集める領域とバイポーラトランジスタのベー
ス領域とが共通であり、高密度な集積回路が実現
される。
第１１図ａにおいて点線で示すようにチヤネル
領域１０５Ａ，１０５Ｂを作れば、領域１０１Ｂ
は領域（１００ａ＋１００ｂ）をソース領域、１
０４Ａ，１０４Ｂをドレインとする電界効果トラ
ンジスタのゲートとしても機能し、正孔収集領域
と共通に作ることができる。この場合は領域１０
１Ｂはｐ形半導体ではなくても、整流接合を領域
１００ａとの間に形成する物質（金属又は１００
ａとヘテロ接合を形成する半導体）でよい。この
集積回路を直結形の論理回路として動作させるた
めには、ゲート領域１０１Ｂとソース領域（１０
０ａ＋１００ｂ）とが０バイアスでもチヤネル領
域が空乏しているようなチヤネルの不純物濃度、
寸法関係が選ばれる。
更に第１２図に示すように対向領域１０、薄膜
１半導体領域１００からなる素子に近接して１個
又は多数の互に近接ししかも隣接同士は絶縁され
た電極及び半導体領域と整流接合を有する領域１
０１Ｄを設け、CCD動作、直列MOSトランジス
タ動作により、機能デバイスを実現することがで
きる。第１２図の構成は例えば次のような機能を
行なう。第１に絶縁ゲート１２１，１２２…１２
７が連続した１つのゲートであるときは、領域１
０１Ｄを読み出し線、絶縁ゲートを番地選択線と
した受光素子アレイのユニツトセルとして動作す
る。第２に絶縁ゲート１２１，１２２…１２７を
適宜位相のずれたパルスによつて駆動してCCD
動作をさせ、対向領域１０と薄膜１と半導体領域
１００で構成される本発明のデバイス部分の受光
信号を転送させることができる。
上記絶縁ゲートを設けることにより、対向領域
１０下の半導体領域表面のキヤリアを第２の領域
である領域１０１Ｄへ到達させることもでき、且
つそれを制御することもできる。
等の種々の有用な機能を実現することができ
る。
以上の具体例の説明において主キヤリアを電子
としたが、正孔とした場合は半導体各領域のｐと
ｎとを交換し、バイアスの極性を反対にすればそ
のまま本発明の他の具体例として有効であること
は明らかであろう。更に、第４図において領域１
０２は領域１０１に対して、第３図において領域
１０１Ｃは領域１０２に対して、第９図において
領域１０１Ｂは領域１００に対して整流接合を形
成すれば異種材料で形成されてもよい。
本発明の構成によれば対向領域はもとより、構
成要件の１つである半導体領域に対する結晶性、
不純物濃度関係の設計において従来より広範囲の
特性のものを用いて良好なデバイス特性を実現す
ることができる。特に受光デバイス、受光増幅デ
バイス、新しい特性の電流ないしは電圧源、従来
のデバイスと共通領域を有し高密度ICを実現す
る受光スイツチ素子等、種々の特徴あるデバイ
ス、集積回路を実現することができる。
最後に、冒頭に挙げられている本発明の特許請
求の範囲第１項の発明に関連させ、代表的と思わ
れる実施例を一括して挙げておく。
薄膜は対向領域から該薄膜をみたバリアの高
さが主キヤリアに対して低く、半導体領域から
みた該薄膜のバリアの高さが主キヤリアと逆極
性のキヤリアに対して高い材料で構成されて成
る受光素子。
薄膜の膜内を輸送されるキヤリアが主として
単一極性のものである受光素子。
対向領域が薄膜の主キヤリアの極性と同一極
性の導電型を有する半導体領域である受光素
子。
対向領域をエミツタ、半導体領域をベース、
第２の領域をコレクタとし、バイポーラトラン
ジスタとして動作させる受光素子。
対向領域に対抗する半導体領域表面に反転層
乃至空乏層を形成し、前記対向領域をエミツ
タ、前記反転層乃至空乏層をベース、前記半導
体領域をコレクタ、第２の領域をベース接続領
域とし、バイポーラトランジスタとして動作さ
せる受光素子。
第２の領域は、半導体領域に対して対向領域
に与えられた電圧と逆符号の電圧を発生する
か、前記対向領域から流入する電流に対して逆
方向の電流を流すものである電源用受光素子。
半導体領域を、対向領域と第２の領域との間
のスイツチング特性を制御する領域として用い
るスイツチング受光素子。
第２の領域を、対向領域と半導体領域との間
のスイツチング特性を制御する領域として用い
るスイツチング受光素子。
【図面の簡単な説明】
第１図は本発明の契機となつた仮想素子の構造
図、第２図は第１図の構造に基づく出力特性図、
第３図乃至第１２図は本発明の実施例を示す。 図中、１は薄膜、１０は対向領域、１００は半
導体領域を示す。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体領域と、該半導体領域に対抗する対向
    領域と、前記半導体領域より禁制帯幅の大きい物
    質の薄膜と前記対向領域下の半導体領域表面に形
    成された空乏乃至反転層と、前記対向領域下の半
    導体領域表面からキヤリアの到達距離内に前記半
    導体領域と整流接合を有する第２の領域とから少
    なくとも構成され、該空乏乃至反転層の幅は入射
    光によつて変調され、前記薄膜の厚さは対向領域
    と半導体領域間のキヤリア輸送が薄膜の禁制帯内
    を少なくとも一部通過する輸送によつて行なわれ
    るように十分薄く、前記対向領域から半導体領域
    へのキヤリア注入が前記空乏乃至反転層の幅の変
    調によつて変化することを特徴とする受光素子。 ２ 半導体領域と、該半導体領域に対抗する対向
    領域と、前記半導体領域より禁制帯幅の大きい物
    質の薄膜と前記対向領域下の半導体領域表面に形
    成された空乏乃至反転層と、前記対向領域下の半
    導体領域表面からキヤリアの到達距離内に前記半
    導体領域と整流接合を有する第２の領域とから少
    なくとも構成され、該空乏乃至反転層の幅は入射
    光によつて変調され、前記薄膜の厚さは対向領域
    と半導体領域間のキヤリア輸送が薄膜の禁制帯内
    を少なくとも一部通過する輸送によつて行なわれ
    るように十分薄く、前記対向領域から半導体領域
    へのキヤリア注入が前記空乏乃至反転層の幅の変
    調によつて変化する受光素子において、該受光素
    子の対向領域に絶縁された状態で近接し、かつ前
    記半導体領域上に絶縁膜を介して設けられ、前記
    第２の領域に１部重なつて設けられた絶縁ゲート
    を有することを特徴とする半導体集積回路。 ３ 特許請求の範囲２に記載の半導体集積回路に
    おいて、前記絶縁ゲートは、隣接部分で互いに絶
    縁された複数個の絶縁ゲート部分から成る半導体
    集積回路。
JP12878777A 1977-10-28 1977-10-28 Semiconductor device and integrated circuit of the same Granted JPS5462787A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP12878777A JPS5462787A (en) 1977-10-28 1977-10-28 Semiconductor device and integrated circuit of the same
US07/060,866 US4975750A (en) 1977-10-28 1987-06-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12878777A JPS5462787A (en) 1977-10-28 1977-10-28 Semiconductor device and integrated circuit of the same

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP60000610A Division JPS60167386A (ja) 1985-01-07 1985-01-07 半導体デバイス
JP60171373A Division JPS6150376A (ja) 1985-08-02 1985-08-02 半導体デバイス及びその集積回路

Publications (2)

Publication Number Publication Date
JPS5462787A JPS5462787A (en) 1979-05-21
JPS6226193B2 true JPS6226193B2 (ja) 1987-06-08

Family

ID=14993435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12878777A Granted JPS5462787A (en) 1977-10-28 1977-10-28 Semiconductor device and integrated circuit of the same

Country Status (2)

Country Link
US (1) US4975750A (ja)
JP (1) JPS5462787A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5762564A (en) * 1980-09-30 1982-04-15 Seiko Epson Corp Tunnel effect type protecting device
JPS6043864A (ja) * 1983-08-22 1985-03-08 Toshiba Corp 半導体装置
JPS6150376A (ja) * 1985-08-02 1986-03-12 Agency Of Ind Science & Technol 半導体デバイス及びその集積回路
JPH01117369A (ja) * 1988-08-31 1989-05-10 Agency Of Ind Science & Technol シリコンナイトライド膜を有する半導体デバイス
US5198880A (en) * 1989-06-22 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit and method of making the same
US5272357A (en) * 1989-11-30 1993-12-21 Canon Kabushiki Kaisha Semiconductor device and electronic device by use of the semiconductor
US5140299A (en) * 1990-06-19 1992-08-18 At&T Bell Laboratories Article comprising a high value resistor
JP2701583B2 (ja) * 1991-03-05 1998-01-21 日本電気株式会社 トンネルトランジスタ及びその製造方法
US5465249A (en) * 1991-11-26 1995-11-07 Cree Research, Inc. Nonvolatile random access memory device having transistor and capacitor made in silicon carbide substrate
US5382815A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Carrier conduction conductor-insulator semiconductor (CIS) transistor
US5561287A (en) * 1994-09-30 1996-10-01 Board Of Regents Of The University Of Colorado Dual photodetector for determining peak intensity of pixels in an array using a winner take all photodiode intensity circuit and a lateral effect transistor pad position circuit
US6111271A (en) * 1996-03-28 2000-08-29 University Of Pretoria Optoelectronic device with separately controllable carrier injection means
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
TW529188B (en) * 2002-04-26 2003-04-21 Univ Nat Taiwan Metal oxide silicon structure with increased illumination efficiency by using nanometer structure
US20040197947A1 (en) * 2003-04-07 2004-10-07 Fricke Peter J. Memory-cell filament electrodes and methods

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3569799A (en) * 1967-01-13 1971-03-09 Ibm Negative resistance device with controllable switching

Also Published As

Publication number Publication date
US4975750A (en) 1990-12-04
JPS5462787A (en) 1979-05-21

Similar Documents

Publication Publication Date Title
Milnes Heterojunctions and metal semiconductor junctions
JPS6226193B2 (ja)
US3893151A (en) Semiconductor memory device and field effect transistor suitable for use in the device
US5962893A (en) Schottky tunneling device
JPS643069B2 (ja)
US3121809A (en) Semiconductor device utilizing majority carriers with thin metal base between semiconductor materials
Johnson et al. Highly photosensitive transistors in single‐crystal silicon thin films on fused silica
US4127861A (en) Metal base transistor with thin film amorphous semiconductors
JPH034137B2 (ja)
CA1267965A (en) Double injection field effect transistors
JPS5940576A (ja) フオトサイリスタ
KR850005737A (ko) 광기전련 릴레이
JPS5895877A (ja) 半導体光電変換装置
CN101944528B (zh) Mos栅基极开关四极管
US4255671A (en) IIL Type semiconductor integrated circuit
US3758797A (en) Solid state bistable switching device and method
US3398334A (en) Semiconductor device having regions of different conductivity types wherein current is carried by the same type of carrier in all said regions
JPH0237110B2 (ja)
JPH077844B2 (ja) 静電誘導型半導体光電変換装置
US3134905A (en) Photosensitive semiconductor junction device
US6204522B1 (en) Switching device
Fang et al. A silicon double switching inversion-controlled switch for multiple-valued logic applications
JPH026224B2 (ja)
Green Resistivity dependence of silicon solar cell efficiency and its enhancement using a heavily doped back contact region
JPS6150376A (ja) 半導体デバイス及びその集積回路