JPS643089B2 - - Google Patents
Info
- Publication number
- JPS643089B2 JPS643089B2 JP21290982A JP21290982A JPS643089B2 JP S643089 B2 JPS643089 B2 JP S643089B2 JP 21290982 A JP21290982 A JP 21290982A JP 21290982 A JP21290982 A JP 21290982A JP S643089 B2 JPS643089 B2 JP S643089B2
- Authority
- JP
- Japan
- Prior art keywords
- junction
- resistor
- capacitor
- potential
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 30
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
Landscapes
- Filters And Equalizers (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路（以下ICと略す）
内に設けられたpn接合容量（Ｐ型半導体とｎ型
半導体との接合部に逆バイアスをかけることによ
つて得られる容量）によるコンデンサと、抵抗に
よつて構成される高域通過ろ波器（以下ハイパス
フイルタと略す）に関するものである。
内に設けられたpn接合容量（Ｐ型半導体とｎ型
半導体との接合部に逆バイアスをかけることによ
つて得られる容量）によるコンデンサと、抵抗に
よつて構成される高域通過ろ波器（以下ハイパス
フイルタと略す）に関するものである。
従来例の構成とその問題点
第１図にIC内に設けられたハイパスフイルタ
の従来回路構成を示す。第１図において、１は
pn接合によつて構成されたコンデンサ、２は抵
抗、３は交流的な接地点、４は信号入力部、５は
信号出力部を示す。また、コンデンサ１の信号入
力側の電位をV1、信号出力側の電位をV2として
いる。第２図は、V1，V2の大小関係に対するpn
接合によるコンデンサ１の具体的形態を示したも
のである。IC内に設けられるコンデンサとして
は、pn接合容量が一般的であり、このpn接合容
量は、npnトランジスタのベース領域（ｐ型半導
体）とエミツタ領域（ｎ型半導体）との間に逆バ
イアス（エミツタ電位＞ベース電位）を加えるこ
とによつて得られる。第２図ａは、信号入力部位
V1が信号出力部電位V2より低い場合を示し、ベ
ースを信号入力側に、エミツタを信号出力側に接
続したものである。第２図ｂは、信号入力部電位
V1が信号出力部電位V2により高い場合で、エミ
ツタを信号入力側に、ベースを信号出力側に接続
したものである。
の従来回路構成を示す。第１図において、１は
pn接合によつて構成されたコンデンサ、２は抵
抗、３は交流的な接地点、４は信号入力部、５は
信号出力部を示す。また、コンデンサ１の信号入
力側の電位をV1、信号出力側の電位をV2として
いる。第２図は、V1，V2の大小関係に対するpn
接合によるコンデンサ１の具体的形態を示したも
のである。IC内に設けられるコンデンサとして
は、pn接合容量が一般的であり、このpn接合容
量は、npnトランジスタのベース領域（ｐ型半導
体）とエミツタ領域（ｎ型半導体）との間に逆バ
イアス（エミツタ電位＞ベース電位）を加えるこ
とによつて得られる。第２図ａは、信号入力部位
V1が信号出力部電位V2より低い場合を示し、ベ
ースを信号入力側に、エミツタを信号出力側に接
続したものである。第２図ｂは、信号入力部電位
V1が信号出力部電位V2により高い場合で、エミ
ツタを信号入力側に、ベースを信号出力側に接続
したものである。
この従来の回路構成によるハイパスフイルタに
は、以下に述べるような欠点がある。
は、以下に述べるような欠点がある。
(1) 電源電圧が大きく変化した場合、V1とV2と
の大小関係が逆転してしまう可能性がある。こ
のとき、pn接合容量１には順方向バイアスが
加わり、コンデンサの役割を果たさなくなる。
そのため、ハイパスフイルタとして動作しなく
なる。
の大小関係が逆転してしまう可能性がある。こ
のとき、pn接合容量１には順方向バイアスが
加わり、コンデンサの役割を果たさなくなる。
そのため、ハイパスフイルタとして動作しなく
なる。
(2) 電源電圧が大きく変化した場合、V1とV2と
の差が大きくなり、pn接合部の逆耐圧電圧を
オーバーしてしまう可能性がある。このとき、
pn接合容量１は破損するか性能悪化するかし
てしまい、ハイパスフイルタとして動作しなく
なる。
の差が大きくなり、pn接合部の逆耐圧電圧を
オーバーしてしまう可能性がある。このとき、
pn接合容量１は破損するか性能悪化するかし
てしまい、ハイパスフイルタとして動作しなく
なる。
発明の目的
本発明は、IC内に設けられた従来ハイパスフ
イルタの回路構成において、大きな欠点となつて
いた、電源電圧変化によるpn接合容量部のバイ
アス逆転（逆バイアス→順バイアス）及び逆耐電
圧オーバーの問題を解消し、安定したハイパスフ
イルタ特性を実現しようとするものである。
イルタの回路構成において、大きな欠点となつて
いた、電源電圧変化によるpn接合容量部のバイ
アス逆転（逆バイアス→順バイアス）及び逆耐電
圧オーバーの問題を解消し、安定したハイパスフ
イルタ特性を実現しようとするものである。
発明の構成
本発明は信号入力部と第１の交流的接地点との
間に第１のpn接合容量と第１の抵抗を直列に接
続し、この第１のpn接合容量と上記第１の抵抗
との交点と第２の交流的接地点との間に第２の
pn接合容量と第２の抵抗とを直列に接続し、上
記第２のpn接合容量と第２の抵抗との交点を信
号出力部とし、上記二つの交流接地点にそれぞれ
適当な直流電位を印加することを特徴とする高域
通過ろ波器である。
間に第１のpn接合容量と第１の抵抗を直列に接
続し、この第１のpn接合容量と上記第１の抵抗
との交点と第２の交流的接地点との間に第２の
pn接合容量と第２の抵抗とを直列に接続し、上
記第２のpn接合容量と第２の抵抗との交点を信
号出力部とし、上記二つの交流接地点にそれぞれ
適当な直流電位を印加することを特徴とする高域
通過ろ波器である。
実施例の説明
以下本発明の実施例を図面を参照して説明す
る。第３図に本発明の一実施例におけるハイパス
フイルタの回路構成を示す。第３図において、１
〜５及びV1〜V2は第１図に示された従来回路構
成のものと同じであり同一番号を付して説明す
る。すなわち、１はpn接合によつて構成された
コンデンサ、２は抵抗、３は交流的な接地点、４
は信号入力部、５は信号出力部、V1は信号入力
部４の電位、V2は信号出力部５の電位を示す。
本発明の特徴とするところは、第１のpn接合容
量１と第１の抵抗２とで構成されるハイパスフイ
ルタ（フイルタＡと命名する）の次段にもう１段
第２のpn接合容量６と第２の抵抗７によつて構
成されるハイパスフイルタ（フイルタＢと命名す
る）を接続し、pn接合容量１とpn接合容量６の
交点８（以下中点８と略す）の電位V3を新たに
設定したことである。なお、第３図において９は
第１の交流的接地点３と同じく第２の交流的な接
地点を示す。第４図には、V1，V2，V3の大小関
係に対するpn接合によるコンデンサ１及び６の
具体的形態を示す。第４図ａは、中点８の電位
V3を信号入力部位V1及び信号出力部電位V2より
低く設定した場合を示し、エミツタを信号入力側
及び信号出力側に、ベースを中点側に接続したも
のである。また、第４図ｂは、中点電位V3を信
号入力部電位V1及び信号出力部電位V2より高く
設定した場合を示し、ベースを信号入力側及び信
号出力側に、エミツタを中点側に接続したもので
ある。中点８の電位V3の値は、電源電圧が大き
く変化してもpn接合容量１及び６が順方向バイ
アスになつたり、あるいは逆バイアスが耐圧をオ
ーバーしたりすることのないような値に設定され
る。また、フイルタとしての遮断周波数fcは、低
域の減衰量を特に大きくとりたいときには、フイ
ルタＡ、フイルタＢのfcを両方とも揃える方向で
設定し、高域の挿入損失分を極力小さくしたいと
きには、フイルタＡ，Ｂどちらか一方のfcを希望
する値に設定し、他方のフイルタのfcはずつと低
い値に設定すればよい。
る。第３図に本発明の一実施例におけるハイパス
フイルタの回路構成を示す。第３図において、１
〜５及びV1〜V2は第１図に示された従来回路構
成のものと同じであり同一番号を付して説明す
る。すなわち、１はpn接合によつて構成された
コンデンサ、２は抵抗、３は交流的な接地点、４
は信号入力部、５は信号出力部、V1は信号入力
部４の電位、V2は信号出力部５の電位を示す。
本発明の特徴とするところは、第１のpn接合容
量１と第１の抵抗２とで構成されるハイパスフイ
ルタ（フイルタＡと命名する）の次段にもう１段
第２のpn接合容量６と第２の抵抗７によつて構
成されるハイパスフイルタ（フイルタＢと命名す
る）を接続し、pn接合容量１とpn接合容量６の
交点８（以下中点８と略す）の電位V3を新たに
設定したことである。なお、第３図において９は
第１の交流的接地点３と同じく第２の交流的な接
地点を示す。第４図には、V1，V2，V3の大小関
係に対するpn接合によるコンデンサ１及び６の
具体的形態を示す。第４図ａは、中点８の電位
V3を信号入力部位V1及び信号出力部電位V2より
低く設定した場合を示し、エミツタを信号入力側
及び信号出力側に、ベースを中点側に接続したも
のである。また、第４図ｂは、中点電位V3を信
号入力部電位V1及び信号出力部電位V2より高く
設定した場合を示し、ベースを信号入力側及び信
号出力側に、エミツタを中点側に接続したもので
ある。中点８の電位V3の値は、電源電圧が大き
く変化してもpn接合容量１及び６が順方向バイ
アスになつたり、あるいは逆バイアスが耐圧をオ
ーバーしたりすることのないような値に設定され
る。また、フイルタとしての遮断周波数fcは、低
域の減衰量を特に大きくとりたいときには、フイ
ルタＡ、フイルタＢのfcを両方とも揃える方向で
設定し、高域の挿入損失分を極力小さくしたいと
きには、フイルタＡ，Ｂどちらか一方のfcを希望
する値に設定し、他方のフイルタのfcはずつと低
い値に設定すればよい。
また、上記の方法によつてもまだpn接合容量
部のバイアス逆転及び逆耐電圧オーバーになる可
能性のあるときは、更に次段にpn接合容量と抵
抗によつて構成されるハイパスフイルタを接続
し、その交点の電位を適当な値に設定すればよ
い。
部のバイアス逆転及び逆耐電圧オーバーになる可
能性のあるときは、更に次段にpn接合容量と抵
抗によつて構成されるハイパスフイルタを接続
し、その交点の電位を適当な値に設定すればよ
い。
第５図に具体例を示す。この回路例では、電源
電圧（Vcc）が3.5Vから6Vまで変化しても安定
した特性を有するハイパスフイルタを実現してい
る。V1は電源電圧変化によつて、2.5Vから5Vま
で変化し、V2は2.7Vの定電圧源としている。V3
の値は、V1，V2よりも低くとり、なおかつ、V1
−V3及びV2−V3の値が、pn接合容量の逆耐電圧
をオーバーしないように、2.0V定電圧に設定し
ている。なお、この例で使用したICプロセス
（微細パターンプロセスF095）におけるpn接合容
量部の逆耐電圧は3Vである。
電圧（Vcc）が3.5Vから6Vまで変化しても安定
した特性を有するハイパスフイルタを実現してい
る。V1は電源電圧変化によつて、2.5Vから5Vま
で変化し、V2は2.7Vの定電圧源としている。V3
の値は、V1，V2よりも低くとり、なおかつ、V1
−V3及びV2−V3の値が、pn接合容量の逆耐電圧
をオーバーしないように、2.0V定電圧に設定し
ている。なお、この例で使用したICプロセス
（微細パターンプロセスF095）におけるpn接合容
量部の逆耐電圧は3Vである。
発明の効果
以上説明したように、本発明による回路構成を
IC内に設けられるハイパスフイルタに採用すれ
ば、電源電圧が大きく変化しても上記ハイパスフ
イルタのpn接合容量のバイアス逆転（逆バイア
ス→順バイアス）及び逆耐電圧オーバーの問題が
解消され、常に安定したハイパスフイルタを実現
することができる。また、本発明は、乾電池動作
機器などのように電源電圧変化の大きな機器に使
用されるIC、及び低消費電力、高集積化の要望
から微細パターンプロセスを採用し、pn接合容
量部の逆耐電圧の低いICにおいて実施した場合
に、特に大きな効果が得られるものである。
IC内に設けられるハイパスフイルタに採用すれ
ば、電源電圧が大きく変化しても上記ハイパスフ
イルタのpn接合容量のバイアス逆転（逆バイア
ス→順バイアス）及び逆耐電圧オーバーの問題が
解消され、常に安定したハイパスフイルタを実現
することができる。また、本発明は、乾電池動作
機器などのように電源電圧変化の大きな機器に使
用されるIC、及び低消費電力、高集積化の要望
から微細パターンプロセスを採用し、pn接合容
量部の逆耐電圧の低いICにおいて実施した場合
に、特に大きな効果が得られるものである。
第１図は、従来例におけるハイパスフイルタの
回路図、第２図は、従来例によるpn接合容量の
具体的形態を示す回路図、第３図は、本発明の一
実施例における高域通過ろ波器の回路図、第４図
は本発明によるpn接合容量の具体的形態を示す
回路図、第５図は本発明の具体例を示す回路図で
ある。 １，６…pn接合によつて構成されたコンデン
サ、２，７…抵抗、３，９…交流的な接地点、４
…信号入力部、５…信号出力部、８…pn接合容
量１，６の交点、V1…信号入力部４の電位、V2
…信号出力部５の電位、V3…交点８の電位。
回路図、第２図は、従来例によるpn接合容量の
具体的形態を示す回路図、第３図は、本発明の一
実施例における高域通過ろ波器の回路図、第４図
は本発明によるpn接合容量の具体的形態を示す
回路図、第５図は本発明の具体例を示す回路図で
ある。 １，６…pn接合によつて構成されたコンデン
サ、２，７…抵抗、３，９…交流的な接地点、４
…信号入力部、５…信号出力部、８…pn接合容
量１，６の交点、V1…信号入力部４の電位、V2
…信号出力部５の電位、V3…交点８の電位。
Claims (1)
- １ 信号入力部と第１の交流的接地点との間に第
１のpn接合容量と第１の抵抗を直列に接続し、
この第１のpn接合容量と上記第１の抵抗との交
点と第２の交流的接地点との間に第２のpn接合
容量と第２の抵抗とを直列に接続し、上記第２の
pn接合容量と第２の抵抗との交点を信号出力部
とし、上記二つの交流接地点に、それぞれ適当な
直流電位を印加することを特徴とする高域通過ろ
波器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212909A JPS59126312A (ja) | 1982-12-03 | 1982-12-03 | 高域通過ろ波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212909A JPS59126312A (ja) | 1982-12-03 | 1982-12-03 | 高域通過ろ波器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59126312A JPS59126312A (ja) | 1984-07-20 |
| JPS643089B2 true JPS643089B2 (ja) | 1989-01-19 |
Family
ID=16630283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57212909A Granted JPS59126312A (ja) | 1982-12-03 | 1982-12-03 | 高域通過ろ波器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59126312A (ja) |
-
1982
- 1982-12-03 JP JP57212909A patent/JPS59126312A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59126312A (ja) | 1984-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0691379B2 (ja) | Ａｂ級出力回路 | |
| JP2706501B2 (ja) | フィルタの構成と制御 | |
| US4749949A (en) | Self biasing diode microwave frequency multiplier | |
| JPS60169915A (ja) | 直流電圧調整器 | |
| KR850001539B1 (ko) | 전류형 4차 능동여파기 | |
| JPS643089B2 (ja) | ||
| KR930008891A (ko) | 온-칩 디카플링 캐패시터 구성방법 | |
| JPS62261217A (ja) | Ｍｏｓトランジスタ回路 | |
| JP3072003B2 (ja) | アクティブバンドパスフィルタ | |
| US6392454B1 (en) | Shunt regulated push-pull circuit having wide frequency range | |
| JP3072002B2 (ja) | アクティブバンドパスフィルタ | |
| US5760642A (en) | Filter circuit using a junction capacitor of a semiconductor | |
| JPS6278868A (ja) | 半導体コンデンサ | |
| JPH0462492B2 (ja) | ||
| JPH0127286Y2 (ja) | ||
| DE3301513C3 (de) | Oszillatorschaltung | |
| JPH0385016A (ja) | Ｃｍｏｓ・ｉｃの入力保護回路 | |
| SU1455387A1 (ru) | Входное устройство схемы сравнени токов | |
| JPH0113242B2 (ja) | ||
| JPH0227893B2 (ja) | ||
| RU2101852C1 (ru) | Способ ограничения тока | |
| JPS6297365A (ja) | 半導体装置 | |
| JPH0234527B2 (ja) | ||
| JPH0550149B2 (ja) | ||
| JPS60111515A (ja) | ｎ次フイルタ装置 |