JPS643429B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、ブラウン管等の表示装置（CRT）
上にチヤンネル番号、時刻表示などの文字を表示
させるための映像信号を発生し、しかも、これら
の表示の切り換えをすこぶる能率的に行わせるこ
とのできる表示用大規模集積回路に関する。

近年、テレビジヨン受像機に対して各種の機能
を付加するための取り組みがなされ、上述したよ
うに画面の特定部分にチヤンネル番号あるいは時
刻などを表示することのできる機能をもつたテレ
ビジヨン受像機が実現されるに至つている。

第１図は、たとえば12時35分（12：35）の時刻
表示がなされた場合の画面の状態とその表示原理
を示す図であり、時刻表示が第ｎ番目の走査線か
ら開始され、図示するように12：35の時刻表示が
画面上に表示される。

第２図は、走査線２本と発振出力パルス
（Posc）２パルス分で１ドツトを構成するととも
に、５×７ドツトで１文字の表示がなされ、さら
に、１行をＸ文字、全体がＹ行である表示をなす
ことのできる従来のCRT表示用大規模集積回路
の回路構成を示すブロツク図であり、図示するよ
うに、インバータ、NAND回路ならびにコンデ
ンサで構成される発振回路部１、ｍ進カウンタ
２、RSフリツプフロツプ３、12進カウンタ４、
Ｘ進カウンタ５、数字メモリ６、ｎ進カウンタ
７、RSフリツプフロツプ８、16進カウンタ９、
Ｙ進カウンタ１０、文字発生器（リードオンリメ
モリ）１１、出力回路１２ならびにNORゲート
１３で構成されている。なお、１４は垂直同期信
号の印加される端子、１５は水平同期信号の印加
される端子、１６はデータの入力される端子そし
て１７は映像回路への信号が出力される端子であ
る。

ところで、かかる回路構成を具備する大規模集
積回路による制御によつて第１図で例示した表示
を行わせる場合、１行が５文字であるためＸ進カ
ウンタ５を５進のカウンタで構成する。一方、表
示行数が１行であるため、Ｙ進カウンタ１０は不
要となる。したがつて、第２図で示した回路中の
Ｙ進カウンタ１０が除かれ、16進カウンタ１０の
オーバフロー出力端子OVFとRSフリツプフロツ
プ８のクリア端子CLRが直結される構成となる。

以上説明した構成のCRT表示用大規模集積回
路は次のような動作を実行する。

(1) テレビジヨン受像機に表示すべきデータを端
子１６から数字メモリ６へ入力する。

(2) テレビジヨン受像機の１画面の開始を示す垂
直同期信号によつて、ｎ進カウンタ７、RSフ
リツプフロツプ８ならびに16進カウンタの全て
がクリアされ、出力端子１７から映像回路への
出力が無効状態（disable）とされる。

(3) 垂直同期信号がなくなつたのち水平同期信号
が入力されると、ｎ進カウンタ７が計数動作を
実行し、水平同期信号がｎ回入力されるとオー
バフローしてRSフリツプフロツプ８をセツト
する。そして、このRSフリツプフロツプ８の
セツトにより垂直方向の表示状態が成立する。

(4) 水平同期信号の入力があると、ｍ進カウンタ
２、RSフリツプフロツプ３、12進カウンタ４
ならびに５進カウンタ５の全てがクリアされ、
水平方向の表示に関して初期値化がなされる。
この結果、表示は無効状態とされる。さらに、
発振回路部１の発振も停止する。

(5) 水平同期信号がなくなると、発振回路部１が
発振を開始し、所定の周波数の信号が出力され
る。

(6) 発振回路部１からの出力信号はｍ進カウンタ
２へ入力され、ｍ進カウンタ２はｍ個の発振出
力パルスの到来によつてオーバフローし、RS
フリツプフロツプ３がセツトされる。そして、
RSフリツプフロツプ３と８がともにセツトさ
れると、垂直ならびに水平の両方向で有効状態
（enable）とされている部分だけの表示がなさ
れるところとなる。

第３図は、上記の表示がなされる場合の文字
発生器１１の出力Ａ、12進カウンタ４ならびに
16進カウンタ９の関係を示す図である。

(7) ５進カウンタ５によつてアドレスされるデー
タならびに12進カウンタ４と16進カウンタ９に
よつてアドレスされる文字発生器１１の内容を
読み出し、これを出力回路１２、出力端子１７
を経て映像回路へ出力する。すなわち、最初の
状態では、５進カウンタ５は最初のデータ１を
アドレスしており、また、第３図で示すように
16進カウンタ９は垂直方向７ドツトのうち最上
位のドツトを、12進カウンタ４は水平方向５ド
ツトのうち最も左側に位置するドツトをそれぞ
れアドレスしている。この時の文字発生器１１
の出力には破線で示すように文字の出力は存在
しない。

(8) 12進カウンタ４は発振回路部１からの発振出
力パルスを受けて計数動作を実行し、そのアド
レスに対応した出力を文字発生器１１から得
る。第３図で示す例では、０〜３までの期間で
は出力がなく、４〜５の期間で文字出力があ
り、さらに６〜９の期間では出力がない。な
お、10〜11の期間は隣接する文字間の間隔に相
当しており、この期間はデータとは関係なく映
像回路への出力はない。

(9) 12進カウンタ４がオーバフローすると５進カ
ウンタ５には１が加えられ、数字メモリ６の次
のデータ、12：35の表示をなす場合には２がア
ドレスされる。以下同様にして映像信号が出力
され、走査線１本分に相当する５文字分の表示
信号出力が得られる。そして、５文字分の表示
信号を出力すると５進カウンタ５はオーバフロ
ーし、文字発生器は無効状態とされ、一切の表
示信号がなくなる。

(10) 次に水平同期信号が入力されると16進カウン
タ９には１が加えられ、上述した(5)〜(9)の動作
をくり返し、次の走査線１本分に相当する５文
字分の表示信号を出力する。以下同様にして順
次に走査がなされ、16進カウンタ９がオーバフ
ローしたところで表示が終了する。

第４図は以上説明してきたCRT表示、走査線
ならびに文字発生器１１の出力との関係を示す図
であり、第４図ａで示すように、表示（12：35）
は第ｎ番目の走査線から第ｎ＋13番目の走査線に
よる走査期間でなされる。また、第４図ｂは、水
平同期信号（Hsync）、第４図ｃは発振回路部１
の出力信号（OSC）、第４図ｄ，ｅ，ｆは第ｎ番
目 第ｎ＋１、第ｎ＋２番目の走査時の文字発生
器１の出力信号との関係を示すタイミングチヤー
トであり、図示するように水平同期信号Hsyncが
なくなつたところで発振回路部１から発振出力が
出力され、ｎ番目ならびにｎ＋１番目の走査時に
は、１，２，３，５の４文字に対応するところで
文字発生器１１には文字信号出力があり、また、
ｎ＋２番目では１ ２ ： ３ ５の５文字に対
応するところで文字信号出力がある。

以下ｎ＋13番目の走査時まで文字信号出力が生
じ、第４図ａで示したように12：35の表示がなさ
れる。なお、第４図ｂ〜ｆの出力信号による表示
は映像回路が接地レベルとなることによつて画面
に白色の表示がなされるものとしている。すなわ
ち、第２図の回路において文字発生器１１から第
４図ｄ，ｅ，ｆで示した高レベル“Ｈ”の文字信
号出力が発生したとき、出力回路１２の構成要素
であるトランジスタが導通し、端子１７のレベル
が接地レベルとなることによつて映像回路を選択
的に接地レベルとすることができる。ところで、
文字発生器１１の出力信号レベルが低レベル
“Ｌ”であるときには、前記のトランジスタは遮
断状態となり映像回路には何等影響はなく、受信
中の画像が表示される。さらに、文字発生器が無
効状態とされている間はアドレスとは無関係に文
字発生器は“Ｌ”レベルを出力し画面に影響を及
ぼさないよう動作する。

第４図ｇは垂直同期信号（Vsync）、同ｈは水
平同期信号（Hsync）、同ｉは文字信号出力
（CHAR）の時間関係、同ｊは水平同期信号
（Hsync）、同ｋは表示、同ｌは文字信号出力
（CHAR）の関係を示す図であり、Vsyncと
Hsyncの関係以外は第４図ｂ，ｃで示した通りで
ある。

従来のCRT表示用大規模集積回路は上記のよ
うな構成を具備し、画面上に時刻などを表示する
動作を実行する。ところで、このような従来の
CRT表示用大規模集積回路による表示は、時間
あるいはチヤンネルについてなされるものの、表
示される文字数はせいぜい10文字程度であつた。

然るに、テレビジヨン受像機ならびにビデオテ
ープレコーダなどの一層の高機能化が急速に進
み、上記の10文字程度の表示をはるかに超える多
数文字の表示を行う必要性が生じるに至つてい
る。

第５図ａ，ｂはプログラムテレビにおける
CRT表示の例を示したものである。第５図ａは
プログラムを入力あるいは確認する場合の画面の
例を示している。画面の意味は多数あるプログラ
ムのうちプログラム１（PROG１）では日曜日
（SUN）に10チヤンネル（CHANNEL１０）が
10時45分にオンし（ON TIME10：45）、11時30
分にオフする（OFF TIME11：30）ということ
を示している。また第５図ｂは、日曜日にテレビ
を見ていた場合に、プログラム１が動作する１分
前10時44分に、１分後にプログラムが作動し10チ
ヤンネルに変わるということを視聴者に予告する
ためにテレビ画面の隅に予告を出している場合の
例を示している。

以上２種類の画面について説明したが、実際に
は機器の高機能化によつて使用法が複雑になるこ
とに伴ない使用者の誤使用が多発することが考え
られる。従つてこれを防止するためには、使用者
との会話形式による操作が必要になり、必然的に
画面数も多くする必要がでてくる。

一方機器を安価に作るためには、上記の制御は
例えば４ビツト１チツプマイコン程度で行なう必
要がある。このような観点から第５図の表示例を
考案すると、図示された表示データの全てを画面
が変わるたびにCRT表示用大規模集積回路内の
データメモリに伝送するようにした場合には、デ
ータの処理スピードの面あるいはそれに要するプ
ログラムステツプ数の面から非常な不都合が生じ
る。

本発明は、このような不都合の排除を意図して
なされたもので、文字をCRT上に表示するにあ
たり、VTR、テレビ、ビデオデイスクなど一定
の応用に関しては表示すべきデータに一定のもの
が多いことに着目し、CRT表示用大規模集積回
路内にこれら一定のデータを発生させるROMを
内蔵させ、データの転送を必要最小限にとどめる
ようにしたCRT表示用大規模集積回路を提供し
ようとするものである。

以下に図面を参照して本発明について詳しく説
明する。第６図は、説明を簡単にするために、
RAMへの書込みおよび読出しを互いに独立に行
うことができる２ポートRAMを表示データ用
RAMとして用いて構成した従来例におけるデー
タメモリの構成の一例を示す図であり、データ入
力端子１６に、RAMへの書込データ、アドレス
データ、RAMへの書込み指示信号などからなる
データを入力することにより、RAM制御回路１
８から表示データ用RAM１９への書込みアドレ
ス、書込みデータ、書込み信号を発生させ、例え
ば第５図に相当するデータを表示データ用RAM
１９に書込む。ところで、表示データ用RAM１
９が、上記のように書込みと読出しを互いに独立
して行える２ポートRAM構成であるため、
RAM制御回路１８は、Ｘ進カウンタからの表示
アドレスデータが入力される端子２０およびＹ進
カウンタからの表示アドレスデータが入力される
端子２１による読出し制御の影響を受けることな
く自由に表示データの更新制御を行うことができ
る。この時のRAMの状態を第７図に示す。第７
図にはRAMのアドレスも併記している。第７図
においてＸはＸアドレス、ＹはＹアドレスを示
す。以下説明を解り易くするため、第５図ａの表
示例のみに限定してＸ進カウンタは16進カウン
タ、Ｙ進カウンタは５進カウンタで構成するとす
る。第７図のうち“Ｐ”，“Ｒ”等の文字の記入さ
れている部分は、それぞれの文字に対応するコー
ドが、その他の部分には表示を抑制するためのコ
ードがRAMに書き込まれていることを示す。と
ころで、Ｘ進カウンタ５、Ｙ進カウンタ１０のデ
ータがデータ入力端子２０，２１から表示データ
用RAM１９に入力されると、表示データ用
RAM１９は２ポートRAM構成であるため、
RAM制御回路１８からの書込み制御の如何にか
かわらずＸ進カウンタ５とＹ進カウンタ１０によ
つてアドレスされ、RAMの内容が順次出力信号
線２２に呼び出され、文字発生器１１を介して
CRT表示信号が発生する。

ところが、第６図のような従来の構成例では１
つの画面のデータを転送するのに16×５、計80文
字に相当するデータが必要となり、前述したよう
に処理スピードの面などで非常な不都合が生じ
る。

本発明では、このデータメモリ部に一定のデー
タを発生させるROMを併用することにより、デ
ータ転送を必要最少限にとどめようとしている。
第８図は本発明によるデータメモリ部の構成例を
示している。第８図のデータメモリ部において、
表示データ用RAM１９およびその制御について
は従来と同様であるが、表示データ用RAM１９
の出力に一定のコードが出力されると、ROMア
ドレス制御回路２４によつてそのコードによつて
指定された表示データ用ROM２５を選択し、さ
らに表示データ切換回路２３を動作させることに
より、復帰指令が出されるまで表示データ用
RAM１９の出力を信号線２２から切りはなし、
表示データ用ROM２５の出力を出力線２２を介
して文字発生器１１に出力することを特徴として
いる。

第９図に表示データ用ROM２５の内容の一例
を示している。ROMXはROMのＸアドレスを示
す。〜は表示データ用ROMのアドレスを示
している。ROMの内容について説明すると
（１番地）はＰ，Ｒ，Ｏ，Ｇ，〓（１文字分表示
抑制）表示を行ない、は〓〓（２文字分表示抑
制），Ｄ，Ａ，Ｙ，〓〓〓，（３文字分表示抑制）
表示を、さらに〜も同様の表示を行ない、ま
た、は８文字分表示抑制を行い、その後表示用
のデータを表示データ用ROMのデータから表示
データ用RAMのデータに変更して復帰するため
の復帰指令を出すという仮定をしている。また、
ROMアドレス制御回路２４は、前記の表示デー
タ用ROMアドレス（〜）を保持する４ビツ
トのフリツプフロツプと、〜のアドレス内の
８文字分のデータの中から１文字のデータを順次
読出すための３ビツトのカウンタとで構成されて
いる。なお、このカウンタは、表示データ用
RAM１９から一定のコードが検出され、表示デ
ータ用ROM２５が選択されたタイミングでクリ
アされ、端子２６を介して印加される12進カウン
タ４のオーバフロー信号により１がプラスされ
る。すなわち、水平方向の１文字分の表示が終了
するたびに１がプラスされ、次の文字をアドレス
する。このアドレスを第９図ではROMXと表記
している。

第８図で示した回路構成のデータメモリを用い
て第５図ａの表示を行なう場合の表示データ用
RAM１９の内容を第１０図に示す。図中〜
は表示データ用ROM２５のアドレスを指定する
コードを示しており、また、小さく（PROG〓）
などと示したのは、〜によつて指定された
ROMの内容である。以上の部分はいわばきまり
文句のような一定の表示内容を示すものであり、
例えば、第５図ｂの表示を行う場合にも勿論適用
することができる。その他の部分（図中破線で囲
んでいる）は、時刻、プログラム番号など不定の
ものであり、これらの部分には第７図と同じよう
に１文字づつのコードが記憶されている。

次に表示データ用RAM１９がデータ入力端子
２１，２２から加わるＸ進カウンタ５、Ｙ進カウ
ンタ１０の出力によつてアドレス指定され、表示
データを出力線２２から出力する様子について説
明する。まずＹアドレス＝０、Ｘアドレス＝０が
指定されると、表示データ用RAM１９からはコ
ードが出力される。これはROMコードである
から、ROMアドレス制御回路２４によつて表示
データ用ROM２５に伝えられ、最初のアドレス
、ROMXアドレス＝０のコード“Ｐ”が表示
データ用ROM２５から出力される。また、表示
データ切換回路２３はROMコードが検出され
ると切換えられ表示データ用ROM２５のデータ
“Ｐ”が出力線２２に出力されることになる。

次に12進カウンタ４がオーバフローすると、そ
の信号は２６を介してROMアドレス制御回路２
４に伝えられ、ROMXアドレスには１がプラス
されROMXアドレス＝１となる（この時、同時
にRAMXアドレスにも１がプラスされている。
すなわち、表示データ用RAM１９と表示データ
用ROM２５のアドレスの進行は完全に同期して
いる）。この時にも表示データ用ROM２５から
は表示データを表示用データROM２５から表示
データ用RAM１９に切り換えることを指命する
復帰信号が出ていないので、データ出力には表示
データ用ROM２５の出力すなわち“Ｒ”が出力
される。以下同様にROMXアドレス＝４まで進
み、この段階でデータ出力からはROMのデータ
“〓”（１文字表示抑制）のデータを出力し、復帰
指令が出され表示データ切換回路２３はRAMデ
ータを出力するように切換る。

次に12進カウンタがオーバフローすると、上記
の例で示した表示データ用ROM２５からの表示
データの出力動作の間もRAMのＸアドレスはカ
ウントを続けていたため、表示データ用RAM１
９のＸアドレスはRAMXアドレス＝５であり、
“１”のコードがRAMから出力される。これは
数字コードであるからそのまゝ表示データ切換回
路２３を介して出力線２２に出力される。以下同
様にRAMの表示データ用RAM１９のＸアドレ
スがRAMXアドレス＝６、RAMXアドレス＝７
ではRAMのデータ“〓”，“〓”が出力線２２に
出力される。

次に表示データ用RAM１９において、Ｘアド
レス＝８が指定されるとが出力され、ROMの
データを出力するモードに変る。以下同様の動作
が実行され、第７図の表示と同様の表示が得られ
る。

第１０図のように表示データ用RAM１９をセ
ツトするのに必要とされるデータの数であるが、
〜までは１データ相当であり、このデータ数
とその他のデータとを合計すると34データとな
る。したがつて34データを転送すれば表示データ
用RAM１９を第１０図のようにセツトできる。
第１０図のＸ，ＹはＸアドレス、Ｙアドレスを示
す。データ数は第７図で示した従来法の下でのデ
ータ数８０に比して大巾に減少している。なお、
本発明の回路構成とした場合には、第６図で示し
た従来の回路構成にくらべて回路素子数が増加す
ることは避けられない。

しかしながら、表示データ切換回路２３は簡単
なマルチプレクサとフリツプフロツプで、ROM
アドレス制御回路２４は４ビツトのフリツプフロ
ツプと３ビツトのカウンタで、また表示データ用
ROM２５は小容量のROMで構成できる。従つ
て回路素子の増加をきたすものの、その増加数は
極めて少なく、半導体基板のサイズに変更をもた
らすおそれは全くない。また表示データ用ROM
２５を書換えることにより、簡単にビデオデイス
クなど他の機器への応用をはかることができる。

以上説明したところから明らかなように本発明
のCRT表示用大規模集積回路は、表示データの
転送を必要最少限にとどめることができるもので
あり、極めて効率的なCRT表示を実現すること
ができる。

【図面の簡単な説明】

第１図は所定の時刻表示がなされた場合の画面
の状態とその表示原理を示す図、第２図は５文字
表示のための従来のCRT表示用大規模集積回路
の回路構成を示す図、第３図は表示がなされる場
合の文字発生器の出力と、12進ならびに16進カウ
ンタの関係を示す図、第４図ａ〜ｌはCRT表示、
走査線、水平ならびに垂直同期信号、発振出力お
よび文字発生器の出力の関係を示す図、第５図
ａ，ｂは実際の表示例を示す図、第６図は従来例
によるデータメモリの構成図、第７図は従来例に
よる表示用RAMのデータを示す図、第８図は本
発明の一実施例にかかるデータメモリの構成図、
第９図は本発明による表示データROMの例を示
す図、第１０図は本発明による表示用RAMのデ
ータ例を示す図である。 １１……文字発生器、１２……外付けされる出
力回路、１４……垂直同期信号印加端子、１５…
…水平同期信号印加端子、１６……データ入力端
子、１７……信号出力端子、１８……RAM制御
回路、１９……表示データ用RAM、２０……Ｘ
進カウンタ出力の加わる端子、２１……Ｙ進カウ
ンタ出力の加わる端子、２２……データメモリ部
出力線、２３……表示データ切換回路、２４……
ROMアドレス制御回路、２５……表示データ
ROM、２６……12進カウンタオーバフロー出力
の加わる端子。

Claims (1)

1. 【特許請求の範囲】 １ 外部から表示データならびにROMアドレス
   指定用データを入力することのできる書換え可能
   なメモリと、所定のデータが予め書き込まれる
   ROMと、これらを制御する制御回路とで構成さ
   れるデータメモリ部、同データメモリ部からのデ
   ータ出力を表示データとして用いる回路部とを具
   備し、前記データメモリ部のデータ出力が前記書
   換え可能なメモリに入力された表示データならび
   にROMアドレス指定用データで指定したROM
   アドレスに書き込まれているデータとで構成され
   ることを特徴とする表示用大規模集積回路。 ２ 制御回路が書換え可能なメモリ用制御回路と
   ROMアドレス制御回路と表示データ切換回路で
   構成されていることを特徴とする特許請求の範囲
   第１項に記載の表示用大規模集積回路。