JPS6439659U - - Google Patents
Info
- Publication number
- JPS6439659U JPS6439659U JP13445787U JP13445787U JPS6439659U JP S6439659 U JPS6439659 U JP S6439659U JP 13445787 U JP13445787 U JP 13445787U JP 13445787 U JP13445787 U JP 13445787U JP S6439659 U JPS6439659 U JP S6439659U
- Authority
- JP
- Japan
- Prior art keywords
- type
- circuit
- built
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 description 2
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
第１図および第２図ａ，ｂは本考案の一実施例
を示すものであつて、第１図は製造後の断面図、
第２図ａおよびｂは製造手順を示す断面図、第３
図は従来例を示す断面図である。 ７はｎ形基板、８はｐ形層、１１ａはｎ形エピ
タキシヤル層、Ａはホトダイオード、Ｂは回路で
ある。
を示すものであつて、第１図は製造後の断面図、
第２図ａおよびｂは製造手順を示す断面図、第３
図は従来例を示す断面図である。 ７はｎ形基板、８はｐ形層、１１ａはｎ形エピ
タキシヤル層、Ａはホトダイオード、Ｂは回路で
ある。
Claims (1)
- 【実用新案登録請求の範囲】 ｐｎ接合にて形成されたホトダイオードを有す
るとともに回路を内蔵した回路内蔵型受光素子に
おいて、 ｎ形基板と、このｎ形基板上に形成されたｐ形
層と、このｐ形層上に形成されたｎ形エピタキシ
ヤル層と、ｐ形層とｎ形エピタキシヤル層間に形
成されるホトダイオードとを備えたことを特徴と
する回路内蔵型受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13445787U JPS6439659U (ja) | 1987-09-02 | 1987-09-02 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13445787U JPS6439659U (ja) | 1987-09-02 | 1987-09-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6439659U true JPS6439659U (ja) | 1989-03-09 |
Family
ID=31393228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13445787U Pending JPS6439659U (ja) | 1987-09-02 | 1987-09-02 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6439659U (ja) |
-
1987
- 1987-09-02 JP JP13445787U patent/JPS6439659U/ja active Pending