JPS644156Y2 - - Google Patents

Description

【考案の詳細な説明】 〔考案の技術分野〕 この考案はレガート効果を付与された楽音を発
生する電子楽器に関する。

〔従来技術〕

従来のレガート効果を付与できる電子楽器とし
て第１図に示すものが提案されている。第１図ａ
はレガート効果を付けない場合で、エンベロープ
波形はアタツクＡ、サスラインＳ、デイケイＤの
各部から成つているが、第１鍵が離鍵されるとそ
のエンベロープはデイケイ状態となつて減衰す
る。そして２鍵目が押下されるとそのエンベロー
プはアタツク状態となり、第１鍵の最大レベルと
同じサステインレベルまでそのレベル（音量）は
増大する。

第１図ｂはレガート効果を付けた場合で、第１
鍵が離鍵されてもデイケイ部分のエンベロープは
禁止されるのでサステインレベルがそのまま持続
し、続いて第２鍵が押下されると上記のサステイ
ンレベルはそのまま持続し、この結果、一定レベ
ルの音量を持続しつつ音高のみが第１鍵から第２
鍵に変るというレガート効果が付与される。

〔従来技術の問題点〕

上述した従来技術はタツチレスポンス機能等に
より音量を変えられる電子楽器には利用できない
問題がある。即ち、タツチレスポンス機能を備え
た電子楽器では操作鍵ごとにそのアタツクピーク
レベルが異なり、したがつて上述の従来技術では
このような電子楽器にはレガート効果を付与する
ことは難しい。

〔考案の目的〕

第１鍵の楽音の音量と第２鍵の楽音の音量とが
異つていても滑らかなレガート効果を付けられる
電子楽器を提供することを目的とする。

〔考案の要点〕

現在発音中の楽音のエンベロープレベルが減衰
中であつて０レベルになる以前に次の鍵が押鍵さ
れるとそのアタツクピークレベルと前記エンベロ
ープレベルとを比較し、この比較結果に応じて前
記エンベロープレベルを次の押鍵により発音され
る楽音のアタツクピークレベルまで増大または減
少させるようにしてレガート効果を得るようにし
たものである。

〔実施例〕

以下、第２図乃至第４図を参照して一実施例を
説明する。第２図において、鍵盤１の各鍵から出
力されるキーイン信号は、CPU（中央処理装置）
２内の所定レジスタにキーコードとして保持され
ると共にタツチレスポンス検出器３に入力する。
このタツチレスポンス検出器３は二接点方式を採
用し、２つの接点スイツチ間を鍵が移動する時間
をCPU２がカウントし、そのカウント値αが
CPU２内の所定レジスタにセツトされる。なお、
CPU２はこの電子楽器のすべての動作を制御す
る回路であり、制御プログラムを記憶するROM
（リードオンリメモリ）、演算回路、上記キーコー
ド等を記憶する各種レジスタを有するRAM（ラ
ンダムアクセスメモリ）等から成つている。

このCPU２は、以下に述べるとおり、押鍵状
態の変化とエンベロープ波形の変化とから、第１
の押鍵操作にともない生ずる第１の音高の楽音に
ついてのエンベロープ波形が減衰中でしかも０レ
ベルになる以前に、第２の押鍵操作がなされたこ
とを検出する検出手段を含む。また、このCPU
２は、この検出手段にて第２の押鍵操作が検出さ
れると、第１の押鍵操作にともなつて楽音波形発
生手段を構成する周波数波形発生部６から発生し
ている第１の音高の楽音波形にかえて第２の押鍵
操作にて決定される第２の音高の楽音波形を発生
するよう制御する音高変更手段を含む。

サブROM（リードオンリメモリ）４には前記
カウント値αの標準の設定値β、アタツクエンベ
ロープピーク設定値β、アタツクエンベロープ時
間長設定値AT（第４図参照）、デイケイエンベロ
ープ時間長設定値DT、リリースエンベロープ用
タイミングコード等がプリセツトされている。そ
してCPU２は、前記キーイン信号の入力時に前
記カウント値α、前記設定値β，β′からβ×β′／
αの演算を行つて今回のキーイン信号に対するア
タツクエンベロープピーク値APLを演算し、そ
れを内部RAMの所定レベスタに記憶する。

前記内部RAMのレジスタに保持されたキーコ
ードは所定のタイミングでキーコードＦ／Ｆ（フ
リツプフロツプ）５に入力され、周波数波形発生
部６において入力されたキーコードに応じた周波
数をもつ楽音波形が作成され、乗算器７に出力さ
れる。

またCPU２は、前記サブROM４から前記設定
値ATを読出して内部RAMに保持しているアタ
ツクエンベロープピーク値APLとからAT／APL
の演算を行い、その結果値を所定のタイミングで
エンベロープ波形発生部８内のタイミングコード
Ｆ／Ｆ９に与える。これに応じエンベロープクロ
ツク発生器１０はAT／APLの間隔（周期）のア
タツク用のエンベロープクロツクを発生し、エン
ベロープ波形形成用のアツプダウンカウンタ１１
に与えてカウントさせる。そしてこのカウント値
ECD（エンベロープデータ）はラダー１２を介し
乗算器７に送られて前記楽音波形と乗算され、そ
の結果値は楽音出力としてサウンドシステム（図
示略）を介し楽音として放音される。

アツプダウンカウンタ１１のカウント値ECD
はCPU２の内部RAMのレジスタに随時取込ま
れ、先ず、アタツクエンベロープピーク値APL
と比較される。そして両者が一致するとCPU２
はエンベロープクロツクの発生を停止させる（ア
タツク終了）。このときCPU２は内部カウンタ
（図示略）をリセツト後カウント開始し、サブ
ROM４から読出した前記設定値DTに該カウン
ト値が一致するまでエンベロープクロツクの発生
停止を持続させ、この間エンベロープはデイケイ
状態となる。次に一致を検出するとCPU２はサ
ブROM４からリリースエンベロープ用タイミン
グコードを読出してタイミングコードＦ／Ｆ９に
セツトし、そのコードにしたがつて発生するエン
ベロープクロツクによつてアツプダウンカウンタ
１１をダウンカウントさせ、エンベロープのリリ
ース状態を形成させる。

CPU２の上記検出手段にて現在発音中の楽音
のエンベロープレベル（即ち、ECD）が「０」
になる以前に次の押鍵があつたことが検知された
場合、CPU２はこの次の操作鍵のアタツクエン
ベロープピーク値APLを上述同様に算出する。
そして前記ECDとこのAPLとの大小関係を比較
し、ECDの値がAPLに一致するまでアツプダウ
ンカウンタ１１をインクリメントまたはデクレメ
ントさせる制御を行うが、この詳細については具
体的な動作の説明時に説明する。

第３図は上記エンベロープ波形発生部８の詳細
回路を示す。図中、１５は上記CPU２内の内部
RAMであり、上述したデータAT，APL，
ECD，DTを夫々記憶するレジスタ１６，１７，
１８，１９及びＲ（リリース）用コードを記憶す
るレジスタ２０等を有する。レジスタ１６，１７
内のデータAT，APLは共に演算回路２１に入力
し、AT／APLの演算を実行される。そしてその
演算結果はラツチ２２にラツチされ、選択回路２
３の入力端子ａに与えられる。選択回路２３はａ
選択信号が入力したときこの入力端子ａの入力信
号を選択出力してエンベロープクロツク発生器１
０の入力端子ａに与える。このエンベロープクロ
ツク発生器１０の入力端子ｂには所定周期をもつ
タイマ２４の出力が入力し、両入力端子ａ，ｂが
一致すると“１”信号を出力してタイマ２４をリ
セツトし、またエンベロープ波形形成アツプ／ダ
ウンカウンタ１１のクロツク入力端子CKに入力
してカウントされる。即ち、エンベロープクロツ
ク発生器１０は周期AT／APLをもつクロツクを
発生することになる。そしてアツプ／ダウンカウ
ンタ１１の出力（ECD）はラツチ２５にラツチ
されるほか、レジスタ１８に取込まれる。ラツチ
２５の出力、即ち、エンベロープデータはラダー
１２に入力する。

一致検出回路２６にはレジスタ１７内のデータ
APLとレジスタ１８内のデータECDとが入力し、
両データの一致、不一致が検出される。そしてそ
の一致出力（一致の場合“１”）はサステインタ
イマ２９にリセツトスタート信号として印加さ
れ、また上記エンベロープクロツク発生器１０に
ストツプ信号として印加され、以後、エンベロー
プはサステイン状態となる。そしてサステインタ
イマ２９のカウント値は一致検出回路３０の一端
に入力する。この一致検出回路３０の他端には選
択回路３１の選択出力が入力している。而して選
択回路３１の入力端子ａにはレジスタ１９からの
データDTが入力し、入力端子ｂにはラツチ３２
の出力が入力している。このラツチ３２はレジス
タ１６〜１９の各データを入力して演算（AT／
APL）・ECD＋STを行う演算回路３３の演算結
果をラツチする。そして上記一致検出回路３０は
両入力データが一致すると“１”レベルの一致信
号を出力し、ゲート回路３４を介しアツプ／ダウ
ンカウンタ１１にダウン指令の信号として印加
し、また選択回路２３に対しｂ選択信号として印
加し、更にサステインタイマ２９に対しカウント
ストツプ指令として印加し、またエンベロープク
ロツク発生器１０にカウントスタート指令として
印加する。

上記選択回路２３のｂ入力端子には、レジスタ
２０からのＲ（リリース）用コードをラツチする
ラツチ３５の出力が入力し、またＣ入力端子に
は、レジスタ１６，１７，１８からのデータ
AT，APL，ECDを入力して演算AT／（ECD−
APL）を演算する演算回路３６の演算結果をラ
ツチするラツチ３７の出力が入力する。

比較回路３８にはレジスタ１７からのデータ
APLと、レジスタ１８からのデータECDとが入
力している。そしてゲート回路３９にはレジスタ
１８からのデータECD及びKEY ON信号が入力
しており、ゲート回路３９はこのデータECDが
「０」でないときに“１”レベルのKEY ON信号
が入力すると“１”レベルの比較指令を比較回路
３８に印加する。このとき比較回路３８は両入力
データの比較動作を実行し、ECD≦APLであれ
ば“１”レベルの比較結果信号C₁を出力し、ま
たECD＞APLであれば“１”レベルの比較結果
信号C₂を出力する。比較結果信号C₁は選択回路
２３に上記ａ選択信号として印加され、また選択
回路３１にｂ選択信号として印加され、更にゲー
ト回路３４を介しアツプ／ダウンカウンタ１１に
アツプカウント指令として印加される。また比較
結果信号C₂は、選択回路２３にｃ選択信号とし
て印加され、またゲート回路３４を介しアツプ／
ダウンタウンタ１１にダウンカウント指令として
印加される。このように、この第３図の比較回路
３８が、上記CPU２内の検出手段にて検出され
た第２の押鍵について、押鍵速度検出手段を構成
するタツチレスポンス検出器３（第２図参照）に
て検出される操作速度により決定されるアタツク
ピークレベルAPLと、第１の押鍵操作にともな
つて発生中のエンベロープ波形のレベルECDと
を比較する比較手段を構成する。また、第３図の
エンベロープクロツク発生器１０、一致検出回路
２６、ゲート回路３４などが、上述の比較手段で
ある比較回路３８により第１の押鍵操作にともな
つて発生中のエンベロープ波形のレベルECDが
第２の押鍵操作に従つて決定されるアタツクピー
クレベルAPLより小と判断されたときは、上記
第１の押鍵操作にともなつて発生中のエンベロー
プ波形を第２の押鍵操作に従つて決定されるアタ
ツクピークレベルAPLまで増大し、逆に上記第
１の押鍵操作にともなつて発生中のエンベロープ
波形のレベルECDが上記第２の押鍵操作に従つ
て決定されるアタツクピークレベルAPLより大
と判断されたときは、第１の押鍵操作にともなつ
て発生中のエンベロープ波形を第２の押鍵操作に
従つて決定される第２の押鍵操作に従つて決定さ
れるアタツクピークレベルAPLまで減少するよ
う制御する増大／減少制御手段を構成する。

次に上記実施例の動作を第４図を参照して説明
する。いま、ある鍵が１個キーオンされるとその
キーイン信号がCPU２及びタツチレスポンス検
出器３に入力する。そのためCPU２内の上記内
部RAM１５の所定レジスタにはCPU２が判断し
たキーコードがセツトされる。而してこのキーコ
ードはキーコードＦ／Ｆ５にセツトされ、周波数
波形発生部６が対応周波数の楽音波形を発生して
それを乗算器７に供給する。またタツチレスポン
ス検出器３は２つの接点間の鍵の移動時間を
CPU２にカウントさせ、そのカウント値αを所
定レジスタにセツトさせる。CPU２はまたサブ
ROM４から前記カウント値αの標準の設定値
β、アタツクエンベロープピーク設定値β′とを読
出してβ・β′／αの演算を実行し、アタツクエン
ベロープピーク値のデータAPLを得る。そして
このデータAPLをレジスタ１７にセツトする。

CPU２は更にサブROM４からアタツクエンベ
ロープ時間長設定値ATを読出してレジスタ１６
にセツトし、次いでレジスタ１６，１７のデータ
AT，APLを演算回路２１に与えてAT／APLの
演算を実行させる。そしてこの演算結果はラツチ
２２にラツチされて選択回路２３の入力端子ａに
供給される。いま比較回路３８は“１”の比較結
果信号C₁を出力中であり、選択回路２３には
“１”のａ選択信号が入力して上記演算回路２１
の演算結果が選択出力され、エンベロープクロツ
ク発生器１０の入力端子ａに入力する。このエン
ベロープクロツク発生器１０のｂ入力端子にはタ
イマ２４の出力が入力しており、したがつてエン
ベロープクロツク発生器１０は両入力端子ａ，ｂ
のデータを比較し、一致すると“１”信号を出力
してタイマ２４をリセツトし、同時にアツプ／ダ
ウンカウンタ１１を＋１させる。このようにして
以後、エンベロープクロツク発生器１０が“１”
信号を出力するごとにアツプ／ダウンカウンタ１
１はアツプカウント動作を行い、エンベロープの
アタツク部が形成される。そしてそのエンベロー
プデータ（アツプ／ダウンカウンタ１１のカウン
ト値）はラツチ２５にラツチされ、ラダー１２を
介し乗算器７に与えられて楽音波形信号と乗算さ
れ、楽音出力としてサウンドシステムに送られ、
楽音として放音される。

一方、この間に一致検出回路２６では、レジス
タ１７からのデータAPLと、レジスタ１８から
のデータECD（即ち、エンベロープデータの現在
値）とを常時比較しており、両データが一致する
と“１”の一致信号を出力してエンベロープクロ
ツク発生器１０の動作を停止させ、且つサステイ
ンタイマ２９をリセツトしたのちスタートさせ
る。即ち、エンベロープデータがアタツクエンベ
ロープピーク値APLに達したためアタツク状態
がこれで完了することになる。そして以後、サス
テイン状態に入る。

このサステイン状態の開始後は、レジスタ１９
にサブROM４から読出されているデイケイエン
ベロープ時間長設定値DTが選択回路３１により
選択出力されて一致検出回路３０に与えられ、こ
の一致検出回路３０にてサステインタイマ２９の
出力と比較される。そして両データが一致すると
その一致出力が“１”となり、選択回路２３にｂ
選択信号として印加される。而してこの間、エン
ベロープのサステイン状態が持続したことにな
る。

選択回路２３は、ｂ入力端子に入力しているレ
ジスタ２０内のＲ（リリース）用コードを選択出
力してそれをエンベロープクロツク発生器１０の
入力端子ａに与える。そのためエンベロープクロ
ツク発生器１０は再び動作を開始し、タイマ２４
の出力とＲ用コードとが一致するたびに“１”信
号を出力してタイマ２４をリセツトし、またアツ
プ／ダウンカウンタ１１にカウントさせる。而し
ていまアツプ／ダウンカウンタ１１には、比較回
路３８の比較結果信号C₂が“１”となつている
ことによりゲート回路３４を介しダウンカウント
指令が入力しており、そのためエンベロープクロ
ツク発生器１０からの“１”信号が入力するたび
にダウンカウント動作を行うことになり、エンベ
ロープのリリース状態が形成される。

上述のようにして１鍵目の鍵がリリース状態に
あり、まだそのエンベロープデータ（ECD）が
「０」にならないうちに２鍵目がオンされたこと
がCPU２の上記検出手段にて検出されると、こ
の２鍵目のアタツクエンベロープピーク値APL
が１鍵目同様にCPU２によつて得られ、レジス
タ１７にセツトされる。またそのキーコードがキ
ーコードＦ／Ｆ５に入力することにより、その楽
音波形が周波数波形発生部６にて作成され、乗算
器７に与えられ、２鍵目の楽音が発音可能状態と
なる。

一方、ゲート回路３９にはデータECDとKEY
ON信号が入力し、データECDが「０」でないと
きに２鍵目のKEY ON信号の入力によつて“１”
信号が出力し、比較回路３８に印加される。その
ため比較回路３８はデータECDとデータAPLと
の大小関係を比較し、いまECD≦APLであつた
場合には、比較結果信号C₁を“１”として出力
する。そのためアツプ／ダウンカウンタ１１にア
ツプカウント指令が与えられ、また選択回路２３
は演算回路２１による２鍵目に対する演算結果
AT／APLを選択出力してエンベロープクロツク
発生器１０に与え、タイマ２４の出力と一致する
ごとに“１”信号を出力させてそれをアツプ／ダ
ウンカウンタ１１にアツプカウントさせる。この
ようにして、第４図に示すように、１鍵目のエン
ベロープデータECDが「０」となる前に２鍵目
がオンされ、しかもそのアタツクエンベロープピ
ーク値APLがそのときのデータECDより大のと
きには、２鍵目のキーオン時からアツプ／ダウン
カウンタ１１がアツプカウント動作を開始し、エ
ンベロープデータECDはデータAPLに向つて増
大しはじめ、アタツク状態が形成される。

データECDがAPLに一致すると、そのことが
一致検出回路２６により検出されて“１”の一致
出力が発生し、そのためエンベロープクロツク発
生器１０の動作がストツプし、またサステインタ
イマ２９がリセツト後スタートする。そしてその
出力は一致検出回路３０に入力する。このときこ
の一致検出回路３０の他端には、演算回路３３の
演算出力（AT／APL）ECD＋DTが選択回路３
１により選択出力して印加されており、両データ
が一致すると“１”の一致出力が発生し、エンベ
ロープクロツク発生器１０がその動作を再開し、
またサステインタイマ２９がその動作をストツプ
し、更に選択回路２３はレジスタ２０からのデー
タＲ用コードを出力してエンベロープクロツク発
生器１０に与え、またアツプ／ダウンカウンタ１
１にダウンカウント指令を与える。而して上記一
致出力（“１”）が発生するまでの間、エンベロー
プはサステイン状態にあつたことになる。

このようにしてサステイン状態が終了すると、
エンベロープクロツク発生器の動作開始により、
データＲ用コードにしたがつた速度で“１”信号
がエンベロープクロツク発生器１０より出力し、
アツプ／ダウンカウンタ１１に与えられてダウン
カウントされ、以後、エンベロープのリリース状
態が形成されることになる。

以上説明したように、ECD≦APLの場合には、
２鍵目がオンされるとその時点からアツプ／ダウ
ンカウンタ１１はそれまでのダウンカウント動作
からアツプカウント動作を開始するため、なめら
かなレガート効果が得られる。

他方、ECD＞APLの場合、比較回路３８は比
較結果信号C₂を“１”として出力し、エンベロ
ープクロツク発生器１０に対し、演算回路３６の
演算結果AT／（ECD−APL）を選択出力させる
と共に、アツプ／ダウンカウンタ１１に対しダウ
ンカウント指令を与える。そのためアツプ／ダウ
ンカウンタ１１は、データAT／（ECD−APL）
に応じた速度でダウンカウントを実行し、またそ
のカウント値（ECD）が２鍵目のデータAPLに
一致すると、既に述べたように一致検出回路２６
の一致出力“１”によつてそのダウンカウント動
作を停止する。そして以後はサステイン状態とな
る。このようにして、ECD＞APLの場合は、第
４図にも示すように、２鍵目のキーオン時から、
そのときのECDの値からデータAPLに向けてア
ツプ／ダウンカウンタ１１は更にダウンカウント
動作を実行するので、同様になめらかなレガート
効果が得られる。

〔考案の効果〕 この考案は以上説明したように、現在発音中の
楽音のエンベロープレベルが減衰中でしかも０レ
ベルになる以前に次の鍵が押鍵されると、そのア
タツクピークレベルと前記エンベロープレベルと
を比較し、この比較結果に応じて前記エンベロー
プレベルを前記アタツクピークレベルまで増大ま
たは減少させるようにしてレガート効果を得るよ
うにした電子楽器であるから、タツチレスポンス
機能を備えた電子楽器のように、第１鍵の楽音の
音量と第２鍵の楽音の音量が異つていても、なめ
らかなレガート効果が得られる利点がある。

【図面の簡単な説明】

第１図は従来の電子楽器のレガート効果の内容
を示す図、第２図はこの考案の一実施例の全体の
回路図、第３図は要部の回路図、第４図はレガー
ト効果の内容を示す図である。 １……鍵盤、２……CPU、３……タツチレス
ポンス検出器、４……サブROM、６……周波数
波形発生部、７……乗算器、８……エンベロープ
波形発生器、１０……エンベロープクロツク発生
器、１１……エンベロープ波形形成アツプ／ダウ
ンカウンタ、１６〜２０……レジスタ、２１，３
３，３６……演算回路、２３，３１……選択回
路、２４……タイマ、２６，３０……一致検出回
路、２９……サステインタイマ、３８……比較回
路。

Claims (1)

1. 【実用新案登録請求の範囲】 押鍵操作に従つて指定される音高の楽音波形を
   発生する楽音波形発生手段と、 押鍵時の操作速度を検出する押鍵速度検出手段
   と、 この押鍵速度検出手段にて検出される鍵の操作
   速度に従つたアタツクピークレベルをもつエンベ
   ロープ波形を発生して上記楽音波形発生手段から
   発生される上記楽音波形に対するエンベロープ制
   御を行うエンベロープ制御手段と、 第１の押鍵操作にともなつて上記楽音波形発生
   手段から発生する第１の音高の楽音波形に対して
   上記エンベロープ制御手段から発生する上記エン
   ベロープ波形のレベルが、減衰中であつて且つ０
   レベルになる以前に、第２の押鍵操作がなされた
   ことを検出する検出手段と、 この検出手段にて検出された上記第２の押鍵に
   ついて、上記押鍵速度検出手段にて検出される操
   作速度により決定されるアタツクピークレベル
   と、上記第１の押鍵操作にともなつて発生中の上
   記エンベロープ波形のレベルとを比較する比較手
   段と、 この比較手段により上記第１の押鍵操作にとも
   なつて発生中の上記エンベロープ波形のレベルが
   上記第２の押鍵操作に従つて決定される上記アタ
   ツクピークレベルより小と判断されたときは、上
   記第１の押鍵操作にともなつて発生中の上記エン
   ベロープ波形を上記第２の押鍵操作に従つて決定
   される上記アタツクピークレベルまで増大し、逆
   に上記第１の押鍵操作にともなつて発生中の上記
   エンベロープ波形のレベルが上記第２の押鍵操作
   に従つて決定される上記アタツクピークレベルよ
   り大と判断されたときは、上記第１の押鍵操作に
   ともなつて発生中の上記エンベロープ波形を上記
   第２の押鍵操作に従つて決定される上記アタツク
   ピークレベルまで減少するよう制御する増大／減
   少制御手段と、 上記検出手段にて上記第２の押鍵操作が検出さ
   れると、上記第１の押鍵操作にともなつて上記楽
   音波形発生手段から発生している上記第１の音高
   の楽音波形にかえて上記第２の押鍵操作にて決定
   される第２の音高の楽音波形を発生するよう制御
   する音高変更手段と、 を有して成る電子楽器。