JPS6446849U - - Google Patents
Info
- Publication number
- JPS6446849U JPS6446849U JP14240087U JP14240087U JPS6446849U JP S6446849 U JPS6446849 U JP S6446849U JP 14240087 U JP14240087 U JP 14240087U JP 14240087 U JP14240087 U JP 14240087U JP S6446849 U JPS6446849 U JP S6446849U
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- command
- control device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
Description
第１図はこの考案の一実施例を示す図、第２図
は従来のデータバス端末装置を示す図である。図
において１はデータバス端末装置、２は制御回路
、３はデータ変換回路、４はシリアルマルチプレ
ツクスバス、５はドライバ、６は外部機器、７は
インタフエイス回路、８は転送命令禁止ゲート、
９は転送命令保持フリツプフロツプ回路、１０は
データ判別禁止ゲート、１１はデータ判別保持フ
リツプフロツプ回路、１２は継続転送用カウンタ
回路である。なお、各図中同一符号は同一あるい
は相当部分を示す。
は従来のデータバス端末装置を示す図である。図
において１はデータバス端末装置、２は制御回路
、３はデータ変換回路、４はシリアルマルチプレ
ツクスバス、５はドライバ、６は外部機器、７は
インタフエイス回路、８は転送命令禁止ゲート、
９は転送命令保持フリツプフロツプ回路、１０は
データ判別禁止ゲート、１１はデータ判別保持フ
リツプフロツプ回路、１２は継続転送用カウンタ
回路である。なお、各図中同一符号は同一あるい
は相当部分を示す。
Claims (1)
- 複数のデータバス端末装置と少なくとも一つの
バス制御装置とが、シリアルデータバスラインを
介して接続され、前記データバス端末装置と前記
バス制御装置間のデータ転送を前記バス制御装置
から発信するコマンド信号とこのコマンド信号を
受信した前記データバス端末装置から応答するレ
スポンス信号とを前記バス制御装置が制御して実
行するコマンドレスポンスシリアルマルチプレツ
クスデータ転送方式の前記データバス端末装置に
おいて、インタフエース回路の出力に接続されて
いる誤転送防止用の転送命令禁止ゲート及びデー
タ判別信号の誤入力防止用データ判別禁止ゲート
と、誤入力された各信号を保持する為の前記転送
命令禁止ゲート及び前記データ判別ゲートより接
続される保持フリツプフロツプ回路と、保持され
た転送命令により現在転送中のデータの後、継続
転送させる為の転送命令禁止ゲートから接続され
る継続転送用カウンタ回路を持つことを特徴とす
るデータバス端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14240087U JPS6446849U (ja) | 1987-09-18 | 1987-09-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14240087U JPS6446849U (ja) | 1987-09-18 | 1987-09-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6446849U true JPS6446849U (ja) | 1989-03-23 |
Family
ID=31408317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14240087U Pending JPS6446849U (ja) | 1987-09-18 | 1987-09-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6446849U (ja) |
-
1987
- 1987-09-18 JP JP14240087U patent/JPS6446849U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0301501A3 (en) | Fault tolerant digital data processor with improved bus protocol | |
| EP0357075A3 (en) | Data control device and system using the same | |
| JPH01139646U (ja) | ||
| JPH0359756U (ja) | ||
| JPH0284954U (ja) | ||
| JPH02138351U (ja) | ||
| JPS62169851U (ja) | ||
| JPH01151338U (ja) | ||
| JPS62129649U (ja) | ||
| JPS60116758U (ja) | デ−タ転送制御装置 | |
| JPH0191955U (ja) | ||
| JPS61147447U (ja) | ||
| JPH02143650U (ja) | ||
| JPS6262364U (ja) | ||
| JPH0334148U (ja) | ||
| JPS60112857U (ja) | マイクロプロセツサ間のデ−タ転送回路 | |
| JPS5888486U (ja) | Ａ／ｄ変換器二重化回路 | |
| JPS61249162A (ja) | 入力装置 | |
| JPH0420745U (ja) | ||
| JPS635501U (ja) | ||
| JPH01173150A (ja) | 非同期的信号の監視方式 | |
| JPS63158041U (ja) | ||
| JPS6020655U (ja) | 非同期バス結合方式コンピユ−タシステムの異常監視装置 | |
| JPS6055463A (ja) | マルチプロセツサシステム | |
| JPS58135152U (ja) | デジタル音響信号伝送用出力衝突防止回路 |