JPS644706B2 - - Google Patents
Info
- Publication number
- JPS644706B2 JPS644706B2 JP57107292A JP10729282A JPS644706B2 JP S644706 B2 JPS644706 B2 JP S644706B2 JP 57107292 A JP57107292 A JP 57107292A JP 10729282 A JP10729282 A JP 10729282A JP S644706 B2 JPS644706 B2 JP S644706B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- underflow
- data transmission
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は、データを一時記憶するメモリ（バツ
フアメモリ）を有し、データ受信装置に対してデ
ータを連続的に送信するデータ送信部と、データ
を蓄積する蓄積部と、前記データ送信部と蓄積部
との間にあつて別のバツフアメモリを有し、一定
単位毎に前記蓄積部から転送されるデータの転送
単位、転送速度などを変換して前記データ送信部
からの要求に応じて一定単位毎に前記データ送信
部へデータを送信するデータ転送部と、これらの
各部を制御する制御部から構成されるデータ送信
システムにおいて、各バツフアメモリがアンダフ
ローしたときの通知方式に関するものである。
フアメモリ）を有し、データ受信装置に対してデ
ータを連続的に送信するデータ送信部と、データ
を蓄積する蓄積部と、前記データ送信部と蓄積部
との間にあつて別のバツフアメモリを有し、一定
単位毎に前記蓄積部から転送されるデータの転送
単位、転送速度などを変換して前記データ送信部
からの要求に応じて一定単位毎に前記データ送信
部へデータを送信するデータ転送部と、これらの
各部を制御する制御部から構成されるデータ送信
システムにおいて、各バツフアメモリがアンダフ
ローしたときの通知方式に関するものである。
従来、この種の２段バツフアを有するデータ送
信システムでは、データ転送部やデータ送信部の
バツフアメモリがアンダフローした時、次のよう
な方法によつて該アンダフロー異常に対応してい
た。即ち、１つはデータ転送部、データ送信部の
いづれかでアンダフローが生じた時点で制御部に
対して異常発生を通知し、処理を中断する方法で
あり、もう１つはデータ転送部ではアンダフロー
異常発生をチエツクせず、データ送信部でアンダ
フローが生じたときにはじめて異常発生を制御部
へ通知し、処理を中断する方法である。このう
ち、前者の方法では、データ転送部とデータ送信
部のどちらのメモリへの転送に異常が生じたかが
制御部で明確に識別でき、保守のための障害切分
けが容易である反面、データ転送部でアンダフロ
ーが生じただけで処理を中断してしまうため、処
理が中断される確率が高くなる欠点がある。つま
り、２段バツフアを有するデータ送信システムで
は、データ転送部への蓄積部からのデータ転送が
何かの理由で遅れたとしても、データ送信部でア
ンダフローが生じない限り、受信装置に対するデ
ータ送信は継続でき、このような場合にも一々処
理を中断したのでは、処理の迅速化の阻害とな
る。一方、後者の方法では、出来る限り処理の中
断を避けることができる反面、異受発生時に蓄積
部からデータ転送部、データ転送部からデータ送
信部のどちらのデータ転送において異常発生が生
じたのかがわからず、障害切分けが困難である。
信システムでは、データ転送部やデータ送信部の
バツフアメモリがアンダフローした時、次のよう
な方法によつて該アンダフロー異常に対応してい
た。即ち、１つはデータ転送部、データ送信部の
いづれかでアンダフローが生じた時点で制御部に
対して異常発生を通知し、処理を中断する方法で
あり、もう１つはデータ転送部ではアンダフロー
異常発生をチエツクせず、データ送信部でアンダ
フローが生じたときにはじめて異常発生を制御部
へ通知し、処理を中断する方法である。このう
ち、前者の方法では、データ転送部とデータ送信
部のどちらのメモリへの転送に異常が生じたかが
制御部で明確に識別でき、保守のための障害切分
けが容易である反面、データ転送部でアンダフロ
ーが生じただけで処理を中断してしまうため、処
理が中断される確率が高くなる欠点がある。つま
り、２段バツフアを有するデータ送信システムで
は、データ転送部への蓄積部からのデータ転送が
何かの理由で遅れたとしても、データ送信部でア
ンダフローが生じない限り、受信装置に対するデ
ータ送信は継続でき、このような場合にも一々処
理を中断したのでは、処理の迅速化の阻害とな
る。一方、後者の方法では、出来る限り処理の中
断を避けることができる反面、異受発生時に蓄積
部からデータ転送部、データ転送部からデータ送
信部のどちらのデータ転送において異常発生が生
じたのかがわからず、障害切分けが困難である。
本発明の目的は、上記異常発生による処理中断
を出来る限り少なく抑えるとともに制御部での障
害切分けを容易にする異常通知方式を提供するこ
とにある。
を出来る限り少なく抑えるとともに制御部での障
害切分けを容易にする異常通知方式を提供するこ
とにある。
上記の目的を達成するため、本発明はデータ転
送部でアンダフロー異常が発生しても該異常発生
を記憶するにとゞめ、この状態でデータ送信部か
ら同様のアンダフローが生じた旨通知された時、
はじめてデータ転送部の異常を制御部へ報告して
処理を中断するものである。
送部でアンダフロー異常が発生しても該異常発生
を記憶するにとゞめ、この状態でデータ送信部か
ら同様のアンダフローが生じた旨通知された時、
はじめてデータ転送部の異常を制御部へ報告して
処理を中断するものである。
以下、図面を参照して本発明の内容を詳細に説
明する。
明する。
図は本発明の一実施例であつて、１は制御部、
２は蓄積部、３はデータ転送部、４はデータ送信
部を示す。データ転送部３はメモリ制御回路５、
受信回路６、送信回路７、バツフアメモリ８，
９、アンダフロー発生記憶レジスタ１０、AND
回路１１，１２などよりなる。又、データ送信部
４はメモリ転送制御回路１３、バツフアメモリ１
４，１５よりなる。１６は受信装置である。
２は蓄積部、３はデータ転送部、４はデータ送信
部を示す。データ転送部３はメモリ制御回路５、
受信回路６、送信回路７、バツフアメモリ８，
９、アンダフロー発生記憶レジスタ１０、AND
回路１１，１２などよりなる。又、データ送信部
４はメモリ転送制御回路１３、バツフアメモリ１
４，１５よりなる。１６は受信装置である。
本実施例の動作は次の通りである。データ転送
部３のメモリ制御回路５でバツフアメモリ８，９
の状態を管理し、どちらか１面が空（こゝではバ
ツフアメモリ９が空とする）になつたら、データ
リクエスト線１０６を通して制御部１にデータの
転送要求を行う。制御部１では、該データの転送
要求を受けたら、蓄積部２に対してデータ転送命
令線１１４を通してデータの転送を指示し、蓄積
部２からデータ転送路１０１を通じてデータをデ
ータ転送部３へ転送せしめる。データ転送部３で
は、該データを受信回路６で受信し、メモリ制御
回路５の制御のもとに、切替スイツチ１７を介し
て空のバツフアメモリ９にデータを一時蓄積す
る。一方、データ送信部４では、メモリ転送制御
回路１３の制御のもとに、データが蓄積されてい
るバツフアメモリ（こゝではバツフアメモリ１５
とする）から受信装置１６に対してデータ転送路
１０３を介してデータを連続的に送信する。同時
にメモリ転送制御回路１３はバツフアメモリ１
４，１５の状態を管理し、どちらか１面が空にな
つたらデータリクエススト線１０７を介してデー
タ転送部３へデータの転送を要求する。データ転
送部３のメモリ制御回路５では、データ送信部４
からのデータ転送要求を受けたら、送信回路７を
制御して、データが蓄積されているバツフアメモ
リ（こゝではバツフアメモリ８とする）から切替
スイツチ１８を介してデータをデータ送信部４へ
転送する。
部３のメモリ制御回路５でバツフアメモリ８，９
の状態を管理し、どちらか１面が空（こゝではバ
ツフアメモリ９が空とする）になつたら、データ
リクエスト線１０６を通して制御部１にデータの
転送要求を行う。制御部１では、該データの転送
要求を受けたら、蓄積部２に対してデータ転送命
令線１１４を通してデータの転送を指示し、蓄積
部２からデータ転送路１０１を通じてデータをデ
ータ転送部３へ転送せしめる。データ転送部３で
は、該データを受信回路６で受信し、メモリ制御
回路５の制御のもとに、切替スイツチ１７を介し
て空のバツフアメモリ９にデータを一時蓄積す
る。一方、データ送信部４では、メモリ転送制御
回路１３の制御のもとに、データが蓄積されてい
るバツフアメモリ（こゝではバツフアメモリ１５
とする）から受信装置１６に対してデータ転送路
１０３を介してデータを連続的に送信する。同時
にメモリ転送制御回路１３はバツフアメモリ１
４，１５の状態を管理し、どちらか１面が空にな
つたらデータリクエススト線１０７を介してデー
タ転送部３へデータの転送を要求する。データ転
送部３のメモリ制御回路５では、データ送信部４
からのデータ転送要求を受けたら、送信回路７を
制御して、データが蓄積されているバツフアメモ
リ（こゝではバツフアメモリ８とする）から切替
スイツチ１８を介してデータをデータ送信部４へ
転送する。
以上のデータ送信動作を継続中に、何らかの原
因で蓄積部２からのデータ転送が遅れ、メモリ制
御回路５がデータ送信部４からデータ転送要求を
受けた時、バツフアメモリ８，９に転送すべきデ
ータが残つていない状態が生じたとする。この
時、メモリ制御回路５はアンダフロー発生記憶レ
ジスタセツト線１０８を介してアンダフロー発生
記憶レジスタ１０に“１”をセツトするととも
に、蓄積部２からのデータ転送が完了するまでデ
ータ送信を待ち合わせる。
因で蓄積部２からのデータ転送が遅れ、メモリ制
御回路５がデータ送信部４からデータ転送要求を
受けた時、バツフアメモリ８，９に転送すべきデ
ータが残つていない状態が生じたとする。この
時、メモリ制御回路５はアンダフロー発生記憶レ
ジスタセツト線１０８を介してアンダフロー発生
記憶レジスタ１０に“１”をセツトするととも
に、蓄積部２からのデータ転送が完了するまでデ
ータ送信を待ち合わせる。
一方、データ送信部４では、バツフアメモリ１
４，１５にデータが残つている間は受信装置１６
に対してデータを連続送信するが、バツフアメモ
リ１４，１５が全て空になつた時にはデータ送信
を継続することができず、処理を中止せざるを得
なくなる。この時、メモリ転送制御回路１３では
データ送信処理を中断するとともに、データ転送
部３に対してアンダフロー発生を通知線１１１を
介して通知する。データ転送部３では、データ送
信部４からアンダフロー発生が通知されると、
AND回路１１，１２の働きにより、アンダフロ
ー発生記憶レジスタ１０が“１”にセツトされて
いる時は、データ転送部アンダフロー発生通知線
１１３を介して制御部１に対し、該データ転送部
３でアンダフローが発生し、それによつてデータ
送信部４でもアンダフローが引き起され、データ
送信が中断したことを通知する。一方、アンダフ
ロー発生記憶レジスタ１０が“０”にリセツトさ
れている時は、データ送信部アンダフロー発生通
知線１１２を介して制御部１に対し、データ転送
部３とデータ送信部４との間でデータの転送が遅
れ、データ送信部４でアンダフローが生じ、デー
タ送信が中断したことを通知する。
４，１５にデータが残つている間は受信装置１６
に対してデータを連続送信するが、バツフアメモ
リ１４，１５が全て空になつた時にはデータ送信
を継続することができず、処理を中止せざるを得
なくなる。この時、メモリ転送制御回路１３では
データ送信処理を中断するとともに、データ転送
部３に対してアンダフロー発生を通知線１１１を
介して通知する。データ転送部３では、データ送
信部４からアンダフロー発生が通知されると、
AND回路１１，１２の働きにより、アンダフロ
ー発生記憶レジスタ１０が“１”にセツトされて
いる時は、データ転送部アンダフロー発生通知線
１１３を介して制御部１に対し、該データ転送部
３でアンダフローが発生し、それによつてデータ
送信部４でもアンダフローが引き起され、データ
送信が中断したことを通知する。一方、アンダフ
ロー発生記憶レジスタ１０が“０”にリセツトさ
れている時は、データ送信部アンダフロー発生通
知線１１２を介して制御部１に対し、データ転送
部３とデータ送信部４との間でデータの転送が遅
れ、データ送信部４でアンダフローが生じ、デー
タ送信が中断したことを通知する。
また、データ転送部３のメモリ制御回路５では
一度アンダフローしてアンダフロー発生記憶レジ
スタ１０に“１”をセツトしても、その後に蓄積
部２からのデータ転送が完了し、データ送信部４
に対するデータ転送を完了して、一定量のデータ
を転送し終わるまでの間にデータ送信部４からア
ンダフロー発生の通知が来なかつたときは、デー
タ転送部３での一時的のアンダフロー状態がデー
タ送信部４でのアンダフローを引き起さなかつた
ものとして、アンダフロー発生記憶レジスタ１０
をアンダフロー発生記憶レジスタリセツト線１０
９を介して“０”にリセツトする。
一度アンダフローしてアンダフロー発生記憶レジ
スタ１０に“１”をセツトしても、その後に蓄積
部２からのデータ転送が完了し、データ送信部４
に対するデータ転送を完了して、一定量のデータ
を転送し終わるまでの間にデータ送信部４からア
ンダフロー発生の通知が来なかつたときは、デー
タ転送部３での一時的のアンダフロー状態がデー
タ送信部４でのアンダフローを引き起さなかつた
ものとして、アンダフロー発生記憶レジスタ１０
をアンダフロー発生記憶レジスタリセツト線１０
９を介して“０”にリセツトする。
このような構造になつているので、２段バツフ
アを有する本データ送信システムでは、データの
受信装置に対してデータを送信する最終段のバツ
フアメモリ１４，１５が全て空になるまでデータ
の送信処理を続けられる上に、アンダフローが発
生した時には、通知線１１２もしくは１１３の状
態によりどちらのバツフアメモリでアンダフロー
が発生したのかが制御部１で明確に切り分けられ
る。
アを有する本データ送信システムでは、データの
受信装置に対してデータを送信する最終段のバツ
フアメモリ１４，１５が全て空になるまでデータ
の送信処理を続けられる上に、アンダフローが発
生した時には、通知線１１２もしくは１１３の状
態によりどちらのバツフアメモリでアンダフロー
が発生したのかが制御部１で明確に切り分けられ
る。
これにより、制御部１では、例えば保守者に対
して、ランプ表示などによりいづれの異常が発生
したかを知らせることができる。さらに、例え
ば、複数のデータ転送部、データ送信部から構成
され、自動切換え可能な予備装置を有しているシ
ステムにおいては、予備装置への自動切替えを行
い、障害状態を回復することもできる。
して、ランプ表示などによりいづれの異常が発生
したかを知らせることができる。さらに、例え
ば、複数のデータ転送部、データ送信部から構成
され、自動切換え可能な予備装置を有しているシ
ステムにおいては、予備装置への自動切替えを行
い、障害状態を回復することもできる。
以上説明したように、本データ送信システムに
おける異常通知方式では、最終段のバツフアメモ
リでアンダフローが生じるまでデータ送信処理を
継続できる一方、万一、アンダフローが発生した
時には、どの部分でアンダフローが発生したかを
切分けることが可能であるから、データ送信処理
の中断をできる限り避けながら、障害発生時の保
守が容易となる利点がある。
おける異常通知方式では、最終段のバツフアメモ
リでアンダフローが生じるまでデータ送信処理を
継続できる一方、万一、アンダフローが発生した
時には、どの部分でアンダフローが発生したかを
切分けることが可能であるから、データ送信処理
の中断をできる限り避けながら、障害発生時の保
守が容易となる利点がある。
図は本発明の一実施例のブロツク図である。
１……制御部、２……蓄積部、３……データ転
送部、４……データ送信部、５……メモリ制御回
路、６……受信回路、７……送信回路、８，９…
…バツフアメモリ、１０……アンダフロー発生記
憶レジスタ、１１，１２……AND回路、１３…
…メモリ転送制御回路、１４，１５……バツフア
メモリ、１６……受信装置、１７，１８……切替
スイツチ。
送部、４……データ送信部、５……メモリ制御回
路、６……受信回路、７……送信回路、８，９…
…バツフアメモリ、１０……アンダフロー発生記
憶レジスタ、１１，１２……AND回路、１３…
…メモリ転送制御回路、１４，１５……バツフア
メモリ、１６……受信装置、１７，１８……切替
スイツチ。
Claims (1)
- １ データを一時記憶する第１のメモリを有し、
データ受信装置に対してデータを連続的に送信す
るデータ送信部と、データを蓄積する蓄積部と、
前記データ送信部と蓄積部との間にあつてデータ
を一時記憶する第２のメモリを有し、一定単位毎
に前記蓄積部から転送されるデータの転送単位、
転送速度などを変換して前記データ送信部からの
要求に応じて一定単位毎に前記データ送信部へデ
ータを送信するデータ転送部と、前記蓄積部から
前記データ転送部へのデータ転送を制御する制御
部から構成されるデータ送信システムにおいて、
前記データ転送部で前記蓄積部からのデータ転送
が遅れ、前記第２のメモリがアンダフローした時
は該アンダフロー異常発生を記憶するのみで、前
記データ送信部の処理は継続し、この状態で前記
データ送信部の前記第１メモリで同様のアンダフ
ローが生じた時に前記制御部へデータ転送部での
アンダフロー異常発生を通知し、前記データ転送
部でアンダフロー異常発生を記憶していない状態
で、前記データ送信部の前記第１メモリでアンダ
フローが生じた時は、前記制御部に対してデータ
送信部での異常発生を通知することを特徴とする
データ送信システムにおける異常通知方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57107292A JPS58223941A (ja) | 1982-06-22 | 1982-06-22 | デ−タ送信システムにおける異常通知方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57107292A JPS58223941A (ja) | 1982-06-22 | 1982-06-22 | デ−タ送信システムにおける異常通知方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58223941A JPS58223941A (ja) | 1983-12-26 |
| JPS644706B2 true JPS644706B2 (ja) | 1989-01-26 |
Family
ID=14455398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57107292A Granted JPS58223941A (ja) | 1982-06-22 | 1982-06-22 | デ−タ送信システムにおける異常通知方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58223941A (ja) |
-
1982
- 1982-06-22 JP JP57107292A patent/JPS58223941A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58223941A (ja) | 1983-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS644706B2 (ja) | ||
| JPH0217978B2 (ja) | ||
| KR940007555B1 (ko) | 망동기 장치의 td 버스 인터페이스 방법 | |
| JP2826774B2 (ja) | データ転送装置 | |
| KR100735435B1 (ko) | 이중화 보드에서의 데이터 처리 방법 | |
| JPH06133008A (ja) | 二重化装置における障害収集方式 | |
| JPS59139423A (ja) | 汎用インタフエ−ス装置 | |
| JPS63285053A (ja) | 網管理装置の障害処理方式 | |
| JP2972307B2 (ja) | 障害フレーム除去方式 | |
| JPS6113627B2 (ja) | ||
| JPH06152570A (ja) | 二重化データ処理装置における系切替え処理方式 | |
| JP2663713B2 (ja) | バス接続装置 | |
| JPS634210B2 (ja) | ||
| JPH0142014B2 (ja) | ||
| JPH04264648A (ja) | 入出力処理装置 | |
| JPH037177B2 (ja) | ||
| JPS5935242A (ja) | 切替制御方式 | |
| JPS597971B2 (ja) | 入出力装置の制御方式 | |
| JPH0264838A (ja) | 通信制御装置 | |
| JPH0256662A (ja) | メモリ保護方式 | |
| JPH08161277A (ja) | 並列計算機システム | |
| JPS5917918B2 (ja) | 障害処理方式 | |
| JPS63187743A (ja) | 回線切換装置 | |
| JPS6354265B2 (ja) | ||
| JPS5966711A (ja) | プロセス制御装置の自己チエツク方法 |