JPS645335B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、プログラム環状構造検出装置に関
し、詳しくは、情報処理装置のプログラム評価試
験、プログラム解析のためにデータ収集を行う場
合、プログラムの環状構造により生ずるトレース
情報の重複を抑止するための環状構造検出装置に
関するものである。

従来、マイクロ・プログラム制御方式またはマ
イクロ・コンピユータ・プログラム方式等を有す
る情報処理装置において、これらのプログラムの
動作状態をトレースする場合、プログラムの環状
構造によるトレースの重複を抑止する機能がトレ
ーサにも、情報処理装置にもないため、情報処理
装置内で必然的に発生したプログラム環状構造に
よりプログラムの一部しかトレースできなかつた
り、あるいは環状構造を重複してトレースするた
めトレース用メモリの容量が膨大になるという欠
点がある。

そこで、従来、これに対処し、限られたメモリ
容量でトレースを行うために、トレース範囲を指
示して限られた範囲だけをトレースしたり、特定
の命令のみをトレースしたり、あるいはトレー
ス・データがメモリ容量をオーバすると自動的に
ラツプ・アラウンドする等の方法を用いている。

しかし、この方法を用いた場合、被トレース・
プログラムの一部しかトレースできないこと、ま
た必要なトレース・データが失なわれること等の
重大な欠点がある。そして、これらは、特にトレ
ース範囲内に多くのプログラム環状構造が含まれ
ている場合に顕著である。

本発明の目的は、上記のような従来の問題点を
除去するために、プログラム環状構造による同一
情報を重複してトレースすることなく、必要な情
報をすべてトレースして、トレース用メモリの使
用効率を向上させ、かつ分岐命令を含む動作状態
を追求し易くして、情報処理装置の評価試験、プ
ログラム解析のためのデータ収集を効率よく行う
ことができるプログラム環状構造検出装置を提供
することにある。

上記目的を達成するため、本発明のプログラム
環状構造検出装置は、マイクロプログラム制御方
式か、マイクロ・コンピユータ用のプログラムで
動作する方式のいずれか一方の情報処理装置内で
動作するプログラムをトレースする装置におい
て、上記情報処理装置から出力されたトレースデ
ータに含まれる命令アドレスと分岐アドレスの関
係をチエツクして、命令アドレスが分岐アドレス
より小さいときを検出して環状構造を形成する分
岐命令であることを検出する検出回路と、該検出
回路により環状構造が検出された時点で、トレー
ス情報の重複を調べるため、一方から他方に切り
換えられて分岐命令情報が蓄積される第１および
第２のループ検出用バツフア・メモリと、該第１
および第２のバツフア・メモリの内容を比較する
バツフア比較回路と、該バツフア比較回路の一致
出力により重複トレースを抑止する制御回路とを
有することに特徴がある。

以下、本発明の実施例を、図面により説明す
る。

図は、本発明の一実施例を示すプログラム環状
構造検出装置のブロツク図である。

図に示す装置２０は、マイクロ・プログラム制
御方式またはマイクロ・コンピユータ・プログラ
ム方式等の情報処理装置３０からのプログラム出
力情報を記憶するトレース用メモリ１９と、プロ
グラムの環状構造により重複する情報のトレース
を抑止するための環状構造検出部と、その他の回
路とから構成される。

環状構造検出部としては、ループ検出回路３、
ループ検出用バツフア・メモリ１０，１１、バツ
フア・サーチ回路５、バツフア比較回路９、およ
び重複トレース抑止制御回路１５が設けられる。

情報処理装置３０から出力された情報は、イン
タフエース制御回路１を介して分岐命令を抽出
し、これをループ検出用のバツフア・メモリ１０
に蓄積する。このとき、トレース用メモリ１９に
は、トレース用ポインタ１６を使用してトレース
する。ループ検出用バツフア・メモリ１０に対す
る蓄積動作は、ループ検出回路３において、命令
アドレスと分岐先アドレスとの関係から環状構造
が検出されるまで継続され、環状構造が検出され
た時点で、トレース情報の重複を調べるために、
ループ検出用バツフア・メモリ１０からループ検
出用バツフア・メモリ１１に切り換えて分岐命令
情報を蓄積する。このとき、トレース用メモリ１
９のトレース用ポインタ１６は、重複トレース抑
止制御回路１５により擬似ポインタ１８に切り換
えられ、この擬似ポインタ１８によつて情報をト
レース用メモリ１９に一旦仮トレースする。

ループ検出用バツフア・メモリ１１に蓄積され
た情報量が、ループ検出用バツフア・メモリ１０
に蓄積されている情報量と同じになつた時点で、
両バツフア・メモリ１０，１１の内容をバツフア
比較回路９により比較し、比較の結果、全く同一
情報である場合にはトレース用メモリ１９に仮ト
レースしておいた情報を無効にする。バツフア比
較回路９により比較するためのループ検出用バツ
フア・メモリ１０のポイントは、バツフア・サー
チ回路５によつて探し出される。

一方、バツフア比較回路９により比較した結
果、同一情報でなかつた場合には、環状構造では
ないため、擬似ポインタ１８の内容をトレース用
ポインタ１６にロードすることにより、トレース
用メモリ１９に仮トレースしておいた情報を有効
にする。そして、ループ検出用バツフア・メモリ
１１の内容をループ検出用バツフア・メモリ１０
に移し替え、環状構造を検出するための比較情報
の蓄積を引き続きループ検出用バツフア１０によ
り行う。これらの各ポインタ１４，１６，１８の
設定や無効化の制御は、重複トレース抑止制御回
路１５により行う。

次に、図における詳細な動作を説明する。

情報処理装置３０からの出力情報は、インタフ
エース制御回路１により分岐命令のための情報か
否かが判定され、命令アドレスと分岐先アドレス
からなるトレース・データ（分岐命令）２の場合
には、トレース用メモリ・ポインタ１６を使用し
てトレース用メモリ１９にトレースする。同時
に、ループ検出用バツフア・メモリ１０にも、命
令アドレスと分岐先アドレスをスタツクする。ル
ープ検出用バツフア・メモリ１０にスタツクされ
た命令の数は、スタツク・カウンタ１２で計数さ
れ、カウンタ内に格納される。もし、情報をスタ
ツクしようとした場合、すでにバツフア・メモリ
１０が一杯であれば、最も古いバツフア・メモリ
１０の内容を追い出し、新しい情報をスタツクす
る。

ループ検出回路３は、トレース・データ２にお
ける命令アドレスと分岐先アドレスの関係をチエ
ツクし、命令アドレスが分岐アドレスより小さい
ときには、環状構造が形成されていないものと判
断して、次の分岐命令が実行されるのを待つ。

逆に、命令アドレスが分岐アドレスより大きい
か、等しいときには、環状構造が形成されている
可能性があると判断して、ループ検出回路３は重
複トレース抑止制御回路１５に通知する。

重複トレース抑止制御回路１５は、環状構造に
よるトレースの重複を抑止するため、トレース用
メモリ・ポインタ１６の値を擬似ポインタ１８に
ロードし、以後、擬似ポインタ１８が無効化され
るまで、このポインタ１８を使用してトレース用
メモリ１９に仮トレースする。

重複トレース抑止制御回路１５の制御により、
バツフア・サーチ回路５は、ループ検出用バツフ
ア・メモリ１０にスタツクされている命令アドレ
スと、インタフエース制御回路１により検出され
た分岐命令２の分岐先アドレスとの関係が、（命
令アドレス）＞（分岐先アドレス）になるバツフ
ア・メモリ１０の位置を探索する。

バツフア・メモリ１０の位置を探索したなら
ば、そのバツフア・メモリ１０の位置より以前に
格納された情報をすべて追い出し、バツフア・メ
モリ１０の内容を前方に詰める。さらに、スタツ
ク・カウンタ１２の値からバツフア・ポインタ１
４の値を減算し、比較カウンタ８にロードすると
ともに、ループ検出用バツフア・メモリ１１のポ
インタ１４を設定する。

次に、再びインタフエース制御回路１が分岐命
令２を検出するのを待ち、検出したならば、この
分岐命令２の情報を擬似ポインタ１８を検出して
トレース用メモリ１９にトレースする。同時に、
ループ検出用バツフア・メモリ１１に命令アドレ
スと分岐先アドレスとをスタツクする。ループ検
出用バツフア・メモリ１１へのスタツク数が、比
較カウンタ８の値より小さい場合には、環状構造
内のプログラム・ステツプに未実行部分があるた
め、再度、分岐命令が検出されるのを待つ。

もし、ループ検出用バツフア・メモリ１１への
スタツク数が比較カウンタ８の値に一致したなら
ば、環状構造内のトレース・データ２がループ検
出用バツフア・メモリ１０，１１の両方にスタツ
クされているので、バツフア比較回路９により両
方のスタツク・データを比較カウンタ８で示す数
だけ比較する。このとき、バツフア比較ポインタ
６，７がそれぞれ比較すべきアドレスをポイント
し、ゲートを経てバツフア比較回路９に転送す
る。

比較の結果、一致したならば、プログラムの環
状構造によりトレース・データが重複しているた
め、重複トレース抑止制御回路１５は仮トレース
していた情報を無効にし、さらにプログラムの環
状構造をチエツクするために、ループ検出用バツ
フア・メモリ１０の内容を保持し、トレース用メ
モリ・ポインタ１６の値を擬似ポインタ１８にロ
ードし、それ以後は、擬似ポインタ１８が無効化
されるまでは、このポインタ１８を用いてトレー
ス用メモリ１９に仮トレースする。

比較の結果、一致しなければ、トレース用メモ
リ１９に仮トレースしていた情報を有効にするた
めに、擬似ポインタ１８の値をトレース用メモ
リ・ポインタ１６にロードし、擬似ポインタ１８
を無効にする。同時に、ループ検出用バツフア・
メモリ１１の制御を、ループ検出用バツフア・メ
モリ１２に切り替え、最初の制御に戻る。

これにより、環状構造による重複トレースの抑
止および環状構造から抜け出した後の再トレース
が可能になる。

なお、図において用いるループ検出用バツフ
ア・メモリ１０，１１は、固定の段数とせずに、
トレースの対象となる情報処理装置３０の処理速
度により切り替えられるような可変段数を具備す
るものであつてもよい。

以上説明したように、本発明によれば、情報処
理装置内のプログラムに還状構造があつた場合に
は、これを検出することにより、同一情報を重複
してトレースしないので、トレース用メモリの使
用効率は大幅に向上し、必要な情報がトレースで
きないという不具合もなくなる。また、分岐命令
を含む動作状態の追求が簡単となり、情報処理装
置の評価試験やプログラム解析のためのデータ収
集を効率よく行うことが可能となる。

【図面の簡単な説明】

図は、本発明の実施例を示すプログラム還状構
造検出装置のブロツク図である。 １：インタフエース制御回路、２：トレース・
データ（分岐命令）、３：ループ検出回路、４：
バツフア１０サーチ用ポインタ、５：バツフア・
サーチ回路、６，７：バツフア比較ポインタ、
８：比較カウンタ、９：バツフア比較回路、１
０，１１：ループ検出用バツフア・メモリ、１
２：スタツク・カウンタ、１３：バツフア選択フ
ラグ、１４：バツフア１１ポインタ、１５：重複
トレース抑止制御回路、１６：トレース用ポイン
タ、１７：擬似ポインタ有効表示フラグ、１８：
擬似ポインタ、１９：トレース用メモリ、２０：
トレース装置、３０：情報処理装置。

Claims (1)

【特許請求の範囲】
1. １ マイクロプログラム制御方式か、マイクロ・
   コンピユータ用のプログラムで動作する方式のい
   ずれか一方の情報処理装置内で動作するプログラ
   ムをトレースする装置において、前記情報処理装
   置から出力されたトレースデータに含まれる命令
   アドレスと分岐アドレスの関係をチエツクして、
   命令アドレスが分岐アドレスより大きいか、等し
   いときを検出して環状構造を形成する分岐命令の
   可能性があることを検出する検出回路と、該検出
   回路により環状構造の可能性が検出された時点
   で、トレース情報の重複を調べるため、一方から
   他方に切り換えられて分岐命令情報が蓄積される
   第１および第２のループ検出用バツフア・メモリ
   と、該第１および第２のバツフア・メモリの内容
   を比較するバツフア比較回路と、該バツフア比較
   回路の一致出力により重複トレースを抑止する制
   御回路とを有することを特徴とするプログラム環
   状構造検出装置。