JPS646537B2 - - Google Patents
Info
- Publication number
- JPS646537B2 JPS646537B2 JP58227176A JP22717683A JPS646537B2 JP S646537 B2 JPS646537 B2 JP S646537B2 JP 58227176 A JP58227176 A JP 58227176A JP 22717683 A JP22717683 A JP 22717683A JP S646537 B2 JPS646537 B2 JP S646537B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- wafer
- layer
- ion implantation
- gettering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
「技術分野」
本発明は、ゲツタリングによる半導体装置の耐
圧特性改善の方法に関するものである。
圧特性改善の方法に関するものである。
「従来技術」
Pn接合の近傍に重金属イオン等が存在すると、
その部分に電界が集中し、全体の接合がブレーク
ダウンする前に局部的にブレークダウンし、耐圧
が低下する原因となる。このため、半導体装置の
動作に余り影響を与えない部分、たとえば半導体
ウエハの裏面にサンドブラストやイオン注入によ
つて機械的歪を与え、この歪層に重金属イオン等
を固定させて耐圧特性を改善する方法、いわゆる
ゲツタリング技術が知られている。
その部分に電界が集中し、全体の接合がブレーク
ダウンする前に局部的にブレークダウンし、耐圧
が低下する原因となる。このため、半導体装置の
動作に余り影響を与えない部分、たとえば半導体
ウエハの裏面にサンドブラストやイオン注入によ
つて機械的歪を与え、この歪層に重金属イオン等
を固定させて耐圧特性を改善する方法、いわゆる
ゲツタリング技術が知られている。
イオン注入によるゲツタリングの例をシリコン
トランジスタの場合について説明する。まず、ｎ
形シリコンウエハの表面にボロンを拡散してＰ形
ベース層を形成する。次に、ウエハの裏面にAr
（アルゴン）イオンを注入した後、ウエハの表面
にリンを拡散してn+形エミツタ層およびコレク
タ電極のオーミツクコンタクト用n+形拡散層を
形成する。Ar注入によつてウエハの裏面近傍は
アモルフアス化し、多くの結晶欠陥が生じる。こ
の結晶欠陥が、引き続いて行なわれるリン拡散の
熱処理によつてウエハの表面側に伝播し、重金属
イオン等を固定するゲツタリングの効果を発揮す
る。
トランジスタの場合について説明する。まず、ｎ
形シリコンウエハの表面にボロンを拡散してＰ形
ベース層を形成する。次に、ウエハの裏面にAr
（アルゴン）イオンを注入した後、ウエハの表面
にリンを拡散してn+形エミツタ層およびコレク
タ電極のオーミツクコンタクト用n+形拡散層を
形成する。Ar注入によつてウエハの裏面近傍は
アモルフアス化し、多くの結晶欠陥が生じる。こ
の結晶欠陥が、引き続いて行なわれるリン拡散の
熱処理によつてウエハの表面側に伝播し、重金属
イオン等を固定するゲツタリングの効果を発揮す
る。
このように、従来のイオン注入によるゲツタリ
ングは、イオン注入後の熱処理を比較的高温で行
なう必要があるとされていたため、この熱処理を
不純物拡散の際の900〜1200℃程度の熱処理に便
乗して行なつていた。
ングは、イオン注入後の熱処理を比較的高温で行
なう必要があるとされていたため、この熱処理を
不純物拡散の際の900〜1200℃程度の熱処理に便
乗して行なつていた。
一方、本願の発明者等が上記従来のゲツタリン
グについて実験したところ、シリコンウエハの裏
面にArイオンを注入して1100℃程度の熱処理を
施したものでは、イオン注入による結晶欠陥がウ
エハの表面側にまで伝播して、拡散による歪や表
面から侵入した汚れ等との相互作用によつて、耐
圧低下の原因となる新たな結晶欠陥が形成される
場合のあることがわかつた。このため、従来のゲ
ツタリングでは、耐圧を向上させる効果と同時
に、その効果を打ち消す作用も含んでいることが
推測された。
グについて実験したところ、シリコンウエハの裏
面にArイオンを注入して1100℃程度の熱処理を
施したものでは、イオン注入による結晶欠陥がウ
エハの表面側にまで伝播して、拡散による歪や表
面から侵入した汚れ等との相互作用によつて、耐
圧低下の原因となる新たな結晶欠陥が形成される
場合のあることがわかつた。このため、従来のゲ
ツタリングでは、耐圧を向上させる効果と同時
に、その効果を打ち消す作用も含んでいることが
推測された。
「発明の目的」
本発明の目的は、イオン注入によるゲツタリン
グの効果を向上させ、半導体装置の耐圧特性を改
善することにある。
グの効果を向上させ、半導体装置の耐圧特性を改
善することにある。
「実施例」
第１図は、本発明を適用したシリコントランジ
スタの製造方法を示すものである。
スタの製造方法を示すものである。
まず、ｎ形シリコンウエハ１の表面から、
SiO2膜２をマスクとしてボロンの選択拡散を行
ない、深さ2μのＰ形ベース層３を形成した（第
１図Ａ参照）。拡散温度は、BBr3を不純物源とプ
レデボジシヨンが950℃、ドライブインが1150℃
である。
SiO2膜２をマスクとしてボロンの選択拡散を行
ない、深さ2μのＰ形ベース層３を形成した（第
１図Ａ参照）。拡散温度は、BBr3を不純物源とプ
レデボジシヨンが950℃、ドライブインが1150℃
である。
次に、ベース層表面およびベース層と離れたウ
エハ１の表面にリンの選択拡散を行ない、深さ
1.5μのn+形エミツタ層４およびコレクタ電極のオ
ーミツクコンタクト用n+形拡散層５を形成した
（第１図Ｂ参照）。拡散温度は、POCl3を不純物源
とするプレデポジシヨンが950℃、ドライブイン
が1000℃である。このとき、エミツタ押出し効果
によつて、ベース幅は1μとなつた。なお、この
工程で600℃以上の熱処理工程は終了した。
エハ１の表面にリンの選択拡散を行ない、深さ
1.5μのn+形エミツタ層４およびコレクタ電極のオ
ーミツクコンタクト用n+形拡散層５を形成した
（第１図Ｂ参照）。拡散温度は、POCl3を不純物源
とするプレデポジシヨンが950℃、ドライブイン
が1000℃である。このとき、エミツタ押出し効果
によつて、ベース幅は1μとなつた。なお、この
工程で600℃以上の熱処理工程は終了した。
続いてウエハ１の裏面全面に、Arイオンの臨
界注入量（約3.5×1014個／cm2）を越える１×1016
個／cm2のAr注入を行ない、ウエハ１の裏面近傍
にアモルフアス化したイオン注入層６を形成した
（第１図Ｃ参照）。
界注入量（約3.5×1014個／cm2）を越える１×1016
個／cm2のAr注入を行ない、ウエハ１の裏面近傍
にアモルフアス化したイオン注入層６を形成した
（第１図Ｃ参照）。
次に、SiO2膜２を開孔し、Alを電子ビーム蒸
着し、このAlをパターン形成した後、N2雰囲気
中で480℃30分の熱処理を行ない、エミツタ電極
７、ベース電極８およびコレクタ電極９を形成し
た（第１図Ｄ参照）。この電極形成時の熱処理は、
イオン注入層６にゲツタリング効果を発揮させる
ための熱処理を兼ねたものである。
着し、このAlをパターン形成した後、N2雰囲気
中で480℃30分の熱処理を行ない、エミツタ電極
７、ベース電極８およびコレクタ電極９を形成し
た（第１図Ｄ参照）。この電極形成時の熱処理は、
イオン注入層６にゲツタリング効果を発揮させる
ための熱処理を兼ねたものである。
なお、この実施例においては、ゲツタリングの
効果を明らかにするため、ベース幅1μに対し、
ベース面積が18.36mm2、エミツタ面積17.66mm2とい
う大面積のトランジスタを形成した。このため、
良品率はかなり低い値となつている。ウエハの厚
さは280μであつた。
効果を明らかにするため、ベース幅1μに対し、
ベース面積が18.36mm2、エミツタ面積17.66mm2とい
う大面積のトランジスタを形成した。このため、
良品率はかなり低い値となつている。ウエハの厚
さは280μであつた。
「発明の効果」
第２図は、第１図Ｄに示した本発明に係るトラ
ンジスタと従来のトランジスタについて、コレク
タ・ベース接合のブレークダウン電圧BVCBOを比
較したデータである。従来のトランジスタとは、
第１図の製造工程におけるAr注入工程をエミツ
タ拡散直前に繰り上げたもので、それ以外は本発
明に係るトランジスタの製造工程と全く同じ工程
で作られたものである。
ンジスタと従来のトランジスタについて、コレク
タ・ベース接合のブレークダウン電圧BVCBOを比
較したデータである。従来のトランジスタとは、
第１図の製造工程におけるAr注入工程をエミツ
タ拡散直前に繰り上げたもので、それ以外は本発
明に係るトランジスタの製造工程と全く同じ工程
で作られたものである。
第２図の耐圧のヒストグラムによれば、本発明
に係るトランジスタは、従来のトランジスタと比
べてBVCBOが全体的に高いことがわかる。また、
BVCBOが100V以上の試料数は、従来のトランジ
スタでは63個中21個（33.3％）であるのに対し
て、本発明に係るトランジスタでは63個中27個
（42.9％）であり、耐圧歩留りの向上が認められ
る。さらに、電流―電圧特性をカーブトレーサー
で観察すると、本発明に係るトランジスタでは、
鋭いブレークダウン特性（ハードブレークダウ
ン）を呈した試料数が従来のトランジスタの場合
より多かつた。
に係るトランジスタは、従来のトランジスタと比
べてBVCBOが全体的に高いことがわかる。また、
BVCBOが100V以上の試料数は、従来のトランジ
スタでは63個中21個（33.3％）であるのに対し
て、本発明に係るトランジスタでは63個中27個
（42.9％）であり、耐圧歩留りの向上が認められ
る。さらに、電流―電圧特性をカーブトレーサー
で観察すると、本発明に係るトランジスタでは、
鋭いブレークダウン特性（ハードブレークダウ
ン）を呈した試料数が従来のトランジスタの場合
より多かつた。
このように耐圧特性が改良される理由は、イオ
ン注入の後で行なう熱処理の温度が従来より大幅
に低いため、イオン注入により誘起された結晶欠
陥のウエハ表面側への伝播が少なく、従来例の項
で述べた相互作用による新たな結晶欠陥が発生し
ないためであると考えられる。また、イオン注入
量を臨界注入量以上とすることにより、比較的低
温の熱処理であつても、十分にゲツタリング効果
が発揮されるためであると考えられる。
ン注入の後で行なう熱処理の温度が従来より大幅
に低いため、イオン注入により誘起された結晶欠
陥のウエハ表面側への伝播が少なく、従来例の項
で述べた相互作用による新たな結晶欠陥が発生し
ないためであると考えられる。また、イオン注入
量を臨界注入量以上とすることにより、比較的低
温の熱処理であつても、十分にゲツタリング効果
が発揮されるためであると考えられる。
なお、本発明においては、熱処理温度が低いた
め、アモルフアス化したイオン注入層が十分に再
結晶化しない恐れがある。しかし、アモルフアス
化する領域は半導体装置の動作に余り影響を与え
ない部分であること、および従来より低い温度と
は言つてもある程度の再結晶化は起こると考えら
れるので、実用上問題は起こらない。
め、アモルフアス化したイオン注入層が十分に再
結晶化しない恐れがある。しかし、アモルフアス
化する領域は半導体装置の動作に余り影響を与え
ない部分であること、および従来より低い温度と
は言つてもある程度の再結晶化は起こると考えら
れるので、実用上問題は起こらない。
「その他」
ゲツタリングのためのイオン注入する元素とし
ては、シリコンウエハに対してはアルゴン、酸素
およびリンが効果的である。しかし、その他の元
素でも利用できないことはない。
ては、シリコンウエハに対してはアルゴン、酸素
およびリンが効果的である。しかし、その他の元
素でも利用できないことはない。
イオン注入量については、前述のように、ゲツ
タリング効果の確実さを期すため、臨界注入量以
上とする。臨界注入量は、第３図に示すように、
イオン注入によつてイオン注入層を発生する結晶
欠陥密度が飽和する注入量であり、イオン注入し
た部分が全面的にアモルフアス化するときの注入
量に相当する。なお、臨界注入量を越えたときに
結晶欠陥密度が少し低下するのは、アモルフアス
化された層の再結晶化がイオン注入による結晶欠
陥の発生より支配的になるためと考えられる。
タリング効果の確実さを期すため、臨界注入量以
上とする。臨界注入量は、第３図に示すように、
イオン注入によつてイオン注入層を発生する結晶
欠陥密度が飽和する注入量であり、イオン注入し
た部分が全面的にアモルフアス化するときの注入
量に相当する。なお、臨界注入量を越えたときに
結晶欠陥密度が少し低下するのは、アモルフアス
化された層の再結晶化がイオン注入による結晶欠
陥の発生より支配的になるためと考えられる。
イオン注入後の熱処理温度としては、実用的に
は300〜60℃が適している。すなわち、600℃を越
えると、結晶欠陥が耐圧特性に与えるマイナスの
効果が大きくなる。300℃未満では、重金属イオ
ン等の移動が十分に起こらないので、ゲツタリン
グ効果が小さい。熱処理時間は重要なフアクタで
はないが、あまり短いとゲツタリングが十分に起
こらないので、少なくとも15分間以上、通常は30
分間程度もしくはそれ以上とする。
は300〜60℃が適している。すなわち、600℃を越
えると、結晶欠陥が耐圧特性に与えるマイナスの
効果が大きくなる。300℃未満では、重金属イオ
ン等の移動が十分に起こらないので、ゲツタリン
グ効果が小さい。熱処理時間は重要なフアクタで
はないが、あまり短いとゲツタリングが十分に起
こらないので、少なくとも15分間以上、通常は30
分間程度もしくはそれ以上とする。
イオン注入する領域は、実施例のように、実質
的には半導体ウエハの表面近傍に半導体装置が作
り込まれている場合は、ウエハの裏面側領域にゲ
ツタリングのためのイオン注入を行なうのがよ
い。もちろん、ウエハ裏面の全面にイオン注入し
なければならないと言うものではなく、ウエハ裏
面のうちPn接合との対向領域に限つてイオン注
入するような方法を採ることもできる。また、エ
ピタキシヤル二重拡散形トランジスタや三重拡散
形トランジスタのような場合、ウエハ表面側にエ
ミツタ層とベース層が形成されており、ウエハ裏
面側は厚いコレクタ高抵抗層である。しかし、こ
のコレクタ高抵抗層はトランジスタ動作にはほと
んど関係しないので、ウエハ裏面のコレクタ高抵
抗層にゲツタリングのためのイオン注入層を形成
してもさしつかえない。
的には半導体ウエハの表面近傍に半導体装置が作
り込まれている場合は、ウエハの裏面側領域にゲ
ツタリングのためのイオン注入を行なうのがよ
い。もちろん、ウエハ裏面の全面にイオン注入し
なければならないと言うものではなく、ウエハ裏
面のうちPn接合との対向領域に限つてイオン注
入するような方法を採ることもできる。また、エ
ピタキシヤル二重拡散形トランジスタや三重拡散
形トランジスタのような場合、ウエハ表面側にエ
ミツタ層とベース層が形成されており、ウエハ裏
面側は厚いコレクタ高抵抗層である。しかし、こ
のコレクタ高抵抗層はトランジスタ動作にはほと
んど関係しないので、ウエハ裏面のコレクタ高抵
抗層にゲツタリングのためのイオン注入層を形成
してもさしつかえない。
第１図は本発明の１実施例であるシリコントラ
ンジスタの製造方法を示す断面図、第２図は本発
明の１実施例および従来例のBVCBOに関するヒス
トグラム、第３図はイオン注入における臨界注入
量を説明するグラフである。 １……ｎ形シリコンウエハ、３……Ｐ形ベース
層、４……n+形エミツタ層、６……イオン注入
層、７……エミツタ電極。
ンジスタの製造方法を示す断面図、第２図は本発
明の１実施例および従来例のBVCBOに関するヒス
トグラム、第３図はイオン注入における臨界注入
量を説明するグラフである。 １……ｎ形シリコンウエハ、３……Ｐ形ベース
層、４……n+形エミツタ層、６……イオン注入
層、７……エミツタ電極。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも一つのPn接合もしくはシヨツト
キー接合が一方の主面側に偏寄して形成されてい
る半導体基板に対して、600℃を越える熱処理を
すべて終了した後に、前記半導体基板の前記一方
の主面とは反対の主面から前記半導体基板中に臨
界注入量以上のイオンを注入してイオン注入層を
形成し、しかる後に300〜600℃の熱処理を施し、
前記イオン注入層に基づくゲツタリング作用によ
つて前記Pn接合もしくはシヨツトキー接合の耐
圧特性を改善することを特徴とする半導体装置の
製造方法。 ２ 前記600℃以下の熱処理が電極金属の熱処理
を兼ねて行なわれる特許請求の範囲第１項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58227176A JPS60117738A (ja) | 1983-11-30 | 1983-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58227176A JPS60117738A (ja) | 1983-11-30 | 1983-11-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60117738A JPS60117738A (ja) | 1985-06-25 |
| JPS646537B2 true JPS646537B2 (ja) | 1989-02-03 |
Family
ID=16856672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58227176A Granted JPS60117738A (ja) | 1983-11-30 | 1983-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60117738A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5236872A (en) * | 1991-03-21 | 1993-08-17 | U.S. Philips Corp. | Method of manufacturing a semiconductor device having a semiconductor body with a buried silicide layer |
| JP3524141B2 (ja) * | 1994-03-25 | 2004-05-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5757063A (en) * | 1994-03-25 | 1998-05-26 | Kabushiki Kaisha Toshiba | Semiconductor device having an extrinsic gettering film |
| JP2011253983A (ja) * | 2010-06-03 | 2011-12-15 | Disco Abrasive Syst Ltd | シリコンウェーハへのゲッタリング層付与方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5396666A (en) * | 1977-02-04 | 1978-08-24 | Hitachi Ltd | Manufacture of semiconductor device with pn junction |
| JPS5666046A (en) * | 1979-11-01 | 1981-06-04 | Sony Corp | Processing method of semiconductor substrate |
-
1983
- 1983-11-30 JP JP58227176A patent/JPS60117738A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60117738A (ja) | 1985-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523370A (en) | Process for fabricating a bipolar transistor with a thin base and an abrupt base-collector junction | |
| US4616404A (en) | Method of making improved lateral polysilicon diode by treating plasma etched sidewalls to remove defects | |
| EP0694960A1 (en) | Process for the localized reduction of the lifetime of charge carriers | |
| JPH0376575B2 (ja) | ||
| JPH11500873A (ja) | ＳｉＧｅ層を具えた半導体電界効果デバイス | |
| JPS6246989B2 (ja) | ||
| JPH09504411A (ja) | セルフアラインｃｍｏｓプロセス | |
| KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPH06342914A (ja) | 半導体装置の製造方法 | |
| US4101349A (en) | Integrated injection logic structure fabricated by outdiffusion and epitaxial deposition | |
| JPS646537B2 (ja) | ||
| JPH0226032A (ja) | 半導体装置の製造方法 | |
| CN117116967A (zh) | 半导体装置及其制造方法 | |
| JP4951872B2 (ja) | 半導体装置の製造方法 | |
| US20030062598A1 (en) | Method for manufacturing and structure of semiconductor device with sinker contact region | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JPH05335559A (ja) | 二重拡散層の作り込み方法 | |
| JP2607616B2 (ja) | 半導体装置の製造方法 | |
| JPH0595000A (ja) | 半導体装置の製造方法 | |
| JPH05343667A (ja) | 伝導度変調型ｍｏｓｆｅｔの製造方法 | |
| JP2504733B2 (ja) | 集積回路およびその製造方法 | |
| JP3052428B2 (ja) | 半導体装置の製造方法 | |
| JP3001601B2 (ja) | 半導体装置 | |
| JPH0362015B2 (ja) | ||
| JPS5837990B2 (ja) | 半導体装置の製造方法 |