JPS646630B2

JPS646630B2 -

Info

Publication number: JPS646630B2
Application number: JP12963583A
Authority: JP
Inventors: Itsuo Suhara; Masami Arai
Original assignee: Kyosan Electric Manufacturing Co Ltd
Current assignee: Kyosan Electric Manufacturing Co Ltd
Priority date: 1983-07-15
Filing date: 1983-07-15
Publication date: 1989-02-03
Also published as: US4621312A; JPS6022471A

Description

【発明の詳細な説明】（産業上利用できる分野）本発明は、スイツチング素子をブリツジ接続し
て成るスイツチング回路を備えたスイツチングレ
ギユレータに関し、特に、スイツチング素子のオ
ンオフ制御を行なう制御回路を改良したスイツチ
ングレギユレータに関する。

（従来技術）従来、ブリツジ方式パルス幅変調スイツチング
レギユレータとして、第１図に示す形式のものが
ある。

同図に示すスイツチングレギユレータは、ブリ
ツジ接続されて、直流電源Edcを周期的に極性反
転して出力せしめるスイツチング回路を構成する
トランジスタQa〜Ｑと、対応するトランジス
タQa〜Ｑに逆並列接続されて、回生回路を構
成するダイオードDa〜Ｄと、上記トランジス
タQa〜Ｑ及びダイオードDa〜Ｄから成るブ
リツジを１次側に接続して成る出力変圧器TR
と、該出力変圧器TRの２次側に接続されて整流
回路を構成するダイオードD₁，D₂，コイルCl及
びコンデンサＣと、上記トランジスタQa〜Ｑ
をオンオフ制御する制御回路Ctとを備えて成る。

上記制御回路Ctは、指令設定器１１及び誤差
増幅器１２を有して成る偏差検出手段１０と、鋸
歯状波発生器２１及び比較器２２を有して成るパ
ルス幅信号発生手段２０と、1/2分周器３１及び
論理演算器３２，３３を有して成る基準信号形成
手段３０と、制御信号出力回路４１ａ〜４１を
有して成る制御信号発生手段４０とを備えて構成
される。

この制御回路Ctの動作について、第３図を参
照して説明する。なお第３図におけるイ〜ルは、
上記第１図において同一符号を指示する部分の波
形を示す。

偏差検出手段１０は、スイツチングレギユレー
タから負荷Ｒへの出力、即ち、制御量の検出値
Vfbと指令設定器１１で設定された目標値Vrefと
の偏差を、誤差増幅器１２により検出し、偏差に
対応したレベルの直流電圧イを出力する。

パルス幅信号発生手段２０は、上記出力イと、
鋸歯状波発生器２１の出力ロとを比較器２２にて
比較し、鋸歯状波ロが上記直流電圧イを超える部
分に対応する幅のパルス幅信号ハを出力する。

基準信号形成手段３０は、上記パルス幅信号ハ
を二分し、一方を1/2分周器３１を介して分周し、
その出力ニを、アンドゲート回路から成る論理演
算器３２，３３に、前者にはそのまま、後者には
反転して入力させると共に、上記パルスハの他方
を、論理演算器３２，３３に、共に反転して入力
させ、上記1/2分周器３１の出力ニから上記パル
スハのパルス幅分、幅を小さくしたパルスから成
る基準信号ホ，ヘを形成する。

制御信号発生手段４０は、スイツチング素子と
なるトランジスタQa，Ｑに対応する制御信号
出力回路４１ａ，４１に上記基準信号ホを入力
させ、トランジスタＱ，Qbに対応する制御信
号出力回路４１，４１ｂに上記基準信号ヘを入
力させて、前者の制御信号出力回路４１ａ，４１
ｂから制御信号トを、又、後者の制御信号出力回
路４１，４１ｂから制御信号チを出力する。各
制御信号出力回路４１ａ〜４１は、増幅器及び
パルストランスを有して成り、制御信号ト，チを
形成して、２組のトランジスタ群Qa〜Ｑと、
Ｑ，Qbとを駆動させる。

スイツチングレギユレータでは、上記制御回路
Ctの制御信号に応じて２組のトランジスタQa，
Ｑと、Ｑとが交互にオンオフすることによ
り、出力変圧器TRの１次側に直流電源Edcから
極性を交番して直流電圧が印加されて、１次電流
が流れ、２次電圧・電流を得る。これを整流して
負荷Ｒに供給する。

この場合、第２図に示すように、出力変圧器
TRは、漏れインダクタンスL₁及びL₂，L₂′を有
している。これらのインダクタンスL₁，L₂，
L₂′と、配線に含まれるインダクタンスLlとの合
成インダクタンスＬに、これらを流れる電流Ilに
よつて蓄積されるエネルギは、直流電源Edcに回
生されるが、この回生時間tc（第３図ヌ参照）は、
回路に損失の要素が無いとすると、次のように計
算される。

１／２Ｌ I² _l＝Ｅ dc∫^tc _pI_l（１−ｔ／tc）dt ＝Ｅ dc I_l［（ｔ−t²／2tc）］^tc ₀ ＝１／２Ｅ dc I_l tc ∴tc＝Ｌ I_l／Ｅ dc 上記計算に示すように、回生時間tcは、負荷電
流I_lの値により変化し、スイツチング素子、即ち
トランジスタQa〜Ｑのオン時間も変化するこ
とになる。

このtcの時間、出力変圧器TRは、起電力とし
て動作するため、その１次電圧は、第３図リに示
すように、供給時と逆向きの極性となる。そし
て、この部分も、出力変圧器TRの２次整流出力
として現われるため、その波形は、第３図ルに示
すように、本来の制御信号ト，チとは異なつたも
のとなつてしまう。

一方、各トランジスタQa〜Ｑのベースへ電
流が供給されている時間は、第３図のト，チに示
すt_ONの区間である。このt_ONは、制御率に対応し
て変化する。

又、各トランジスタQa〜Ｑのベース駆動に
は、パルストランスを用い、ベースの逆バイアス
電流の供給には、その励磁エネルギを利用するの
が一般的である。

ところで、従来の制御回路では、制御率を変え
ると、パルストランスの電圧印加時間も変化する
ため、蓄積される励磁エネルギが変化してしま
い、特に狭域な印加時間においては、ほとんど励
磁エネルギを利用できないことになつてしまう。
このため、スイツチング素子の蓄積キヤリアを一
掃するためのオフ時間のバラツキを生じ、誤動
作、更には、出力変圧器への電源印加時間のバラ
ツキによる偏磁現象が問題になる。従つて、上述
したようなベース駆動方式においては、パルス幅
の如何に拘らず、十分な励磁エネルギを利用でき
ることが望まれている。

（発明の目的）本発明は、上述した点に鑑みてなされたもの
で、電力変換効率と制御性が優れ、動作信頼性が
高く、しかも、あらゆるパルス幅の駆動状態にお
いても十分な逆バイアス電流をトランジスタに供
給できるスイツチングレギユレータを提供するこ
とを目的とする。

（発明の開示）本発明は、上記目的を達成すべく、スイツチン
グ素子としてトランジスタをブリツジ接続して成
るスイツチング回路を備えたスイツチングレギユ
レータにおいて、制御量の検出値と目標値との偏
差を検出する偏差検出手段と、上記偏差に対応し
たパルス幅の位相差信号を発生する位相差信号発
生手段と、上記位相差信号のパルス幅に対応した
位相差を有する同一波形の二つの基準信号を形成
する基準信号形成手段と、該基準信号に対応して
上記各トランジスタをオンオフ制御する制御信号
発生手段とを備えて、上記スイツチング回路を制
御する構成としたものである。

本発明の構成による作用の特徴は、制御信号に
応じて各トランジスタをパルス幅制御することを
せず、構成するスイツチング素子（トランジス
タ）を全て等しいオンオフ時間比をもつて運転
し、２組のスイツチング素子群へのオン指令の位
相差を制御することにより、出力を制御すること
にある。即ち、スイツチングレギユレータの制御
を各スイツチング素子のパルス幅でなく、２組の
スイツチング素子群のオン時間の重複幅に依るこ
とに特徴がある。

従つて、本発明によれば、上述した合成インダ
クタンスＬに蓄積されるエネルギは、出力変圧器
への電力供給が断たれている状態でオンしている
スイツチング素子（トランジスタ）と、他のスイ
ツチング素子（トランジスタ）に逆並列接続され
ているダイオードを介しての還流として現われた
後、二つのダイオードを介して直流電源へ回生さ
れることになる。この場合、直流電源からの電力
の供給回路、還流回路及び回生回路は、それぞれ
シヨツクレスに次の閉回路へと交替していくた
め、インダクタンスに蓄積されたエネルギは、サ
ージ電圧を発生しない。

一方、トランジスタのベースを逆バイアス電流
の供給については、上述したように、従来より、
駆動用パルストランスの励磁エネルギを利用する
のが一般的である。本発明においても、この方法
を採るが、本発明では、出力パルス幅の大小に拘
らず、パルストランスへの信号の印加時間が不変
であるということが従来方式とは根本的に異な
る。このため、制御信号の出力指令が100％〜０
％までのいかなる制御状態においても、十分なベ
ース逆バイアス電流を流し得るようになり、この
結果、大電流トランジスタを高速でスイツチング
動作させることが可能となり、又、各スイツチン
グ素子の蓄積時間Tstg＋降下時間Tfの均一化が
図れ、負荷状態や出力変圧器の出来具合に無関係
に偏磁現象に十分対応できるものとなつている。

（実施例）以下、本発明の実施例について図面を参照して
説明する。

第４図は本発明スイツチングレギユレータの一
実施例を示す回路図、第５図は上記実施例におけ
る各部の波形を示す波形図である。

これらの図に示す第１実施例のスイツチングレ
ギユレータは、基本的構成は上記第１図に示すも
のと同じであつて、スイツチング素子としてブリ
ツジ接続されてスイツチング回路を構成するトラ
ンジスタQa〜Ｑと、対応するトランジスタQa
〜Ｑに逆並列接続されて、還流回路および回生
回路を構成するダイオードDa〜Ｄと、上記ト
ランジスタQa〜Ｑ及びダイオードDa〜Ｄか
ら成るブリツジを１次側に接続して成る出力変圧
器TRと、該出力変圧器TRの２次側に接続され
て整流回路を構成するダイオードＤ１，Ｄ２，コ
イルCl及びコンデンサＣと、上記トランジスタ
Qa〜Ｑをオンオフ制御する制御回路Ctとを備
えている。

上記制御回路Ctは、指令設定器１１及び誤差
増幅器１２を有して成る偏差検出手段１０と、三
角波発生器５１及び比較器５２を有して成る位相
差信号発生手段５０と、1/2分周器６１，６２及
びインバータ６３を有して成る基準信号形成手段
６０と、制御信号出力回路７１ａ〜７１及びイ
ンバータ７２，７３を有して成る制御信号発生手
段７０とを備えて構成される。

この制御回路Ctの作用について、第５図を参
照して説明する。なお、同図におけるイ〜ヲは、
第４図において同一符号にて指示する部分の波形
を示す。

偏差検出手段１０は、上記第１図のものと同じ
であつて、負荷Ｒへの出力、即ち、制御量の検出
値Vfbと、指令設定器１１で設定された目標値
Vrefとの偏差を、誤差増幅器１２により検出し、
偏差に対応したレベルの直流電圧イを出力する。

位相差信号発生手段５０は、上記出力イと、無
安定マルチバイブレータを内蔵した三角波発生器
５１の出力ロとを比較器５２にて比較し、イ＞ロ
の部分でロー、イ＜ロの部分でハイとなる波形を
有する位相差信号ハを出力する。

基準信号形成手段６０は、上記位相差信号ハを
二分して入力し、一方を1/2分周器６１に入力し、
他方をインバータ６３を介して反転して、1/2分
周器６２に入力している。これらの分周器６１，
６２は、各々入力波形の立ち上りを捕えて反転
し、入力に対し1/2の周波数に分周する。又、こ
れらの分周器６１，６２は、同期しており、分周
器６１の出力の立ち上りから次の立ち下りまでの
間に分周器６２の出力が立ち上がるようになつて
おり、二つの基準信号ニ及びホを出力する。この
基準信号ニとホとは、ハイの部分とローの部分の
時間幅が等しく、又、上記三角波ロの一つの三角
波形の時間幅とも等しい。そして、この基準信号
ニとホとは、目標値Vrefの変化、或いは、制御
量の検出値Vfbの変化により偏差が変化しても、
位相差信号ハのパルス幅の変化に対応して両者の
位相差が変化するのみであつて、ハイの部分の時
間幅、即ち波形は、不変である。

制御信号発生手段７０は、上記1/2分周器６１
の出力信号ニを二分して、一方を制御信号出力回
路７１ａに、他方をインバータ７２を介して反転
して制御信号出力回路７１に各々入力するとと
もに、同様にして、上記1/2分周器６２の出力ホ
を制御信号出力回路７１ｂ，７１に各々入力す
る。そして、この制御信号発生手段７０の出力
は、各出力回路７１ａ〜７１より各々対応する
トランジスタQa〜Ｑのベースに接続され、こ
れらのトランジスタQa〜Ｑを駆動する。

各制御信号出力回路７１ａ〜７１は、信号遅
延回路及び増幅回路（図示せず）を内蔵してい
る。信号遅延回路は、各々入力波形の立ち上り部
分を捕えて、Tdだけの時間遅れを形成し、一方、
立ち下り部分については、入力波形と同期させて
いる（第５図ヘ〜リ参照）。この遅延時間Tdは、
トランジスタQa〜Ｑの蓄積時間Tstg＋降下時
間Tfに比較して、必要十分な長さに設定される。
遅延された信号を、増幅回路により増幅して各ト
ランジスタQa〜Ｑのベースに入力させ、これ
らを駆動する。信号を遅延させているのは、トラ
ンジスタQa〜Ｑは、ベース信号遮断後も蓄積
時間Tstg＋降下時間Tfの期間では完全に阻止能
力を回復せず、この時、そのトランジスタ（例え
ばQa）と上下の対をなす他のトランジスタ（例
えばＱ）にベース信号が与えられると、上下短
絡に至るため、これを回避する必要があるからで
ある。

なお、これらの制御信号出力回路７１ａ〜７１
ｂには、駆動用パルストランスを設け、トランジ
スタQa〜Ｑの駆動、高速遮断及び主回路との
絶縁を行なつている。

次に、上述した制御回路Ctを用いたスイツチ
ングレギユレータの動作について説明する。

上記制御信号ヘ〜リをベース信号として受けた
２組のスイツチング素子｛トランジスタ（Qa，
Ｑ），（Ｑ，Qb）｝は、各々オンオフ動作を行
なう。出力変圧器TRの１次巻線が正の方向の電
力供給を受けるのが、第４図に示すヌ，ルが矢視
方向の極性とすれば、このモードは、制御信号ヘ
とリとの論理積がハイの期間である。即ち、トラ
ンジスタQa及びＱが共にオンであることによ
る。一方、出力変圧器TRが負方向の電力供給を
受けるモードは、制御信号トとチとの論理積がハ
イの期間であつて、トランジスタＱ及びQbが
共にオンであることによる。

ここで、出力変圧器TRの１次電圧と１次電流
について、第５図に示す波形ヌおよびルにより説
明する。

第１に、波形ルのの期間は、波形ヘとリの論
理積がハイの部分であり、トランジスタQa及び
Ｑがベース信号を受ける。しかし、より前の
モードから、電流はダイオードDa及びＤを通
つて直流電源Edcに回生されており、この動作
は、波形ルが０を通るまで続く。従つて、この
間、トランジスタQaとＱとは、ベース信号を
受けていてもオフしている。この回生電流が終了
すると、トランジスタQaとＱとがオンし、出
力変圧器TRは、電力の供給を受け、閉回路内の
インダクタンスに応じて増加していく。なお、
の期間、波形ヌは正方向に印加されている。

第２に、波形ルのの期間は、波形リはハイで
あるが、波形ヘがローに転じたため、Qaがオフ
し、出力変圧器TRへの電力供給が断たれる。し
かし、出力変圧器TRに蓄積されたエネルギのた
め、該変圧器TR→トランジスタＱ→ダイオー
ドＤという閉回路に還流電流が流れる。この期
間、波形ルが減衰しているのは、閉回路内の抵抗
分により蓄積されたエネルギの一部を損失してい
るからである。この期間、１次電圧ヌは、略０と
なる。

第３に、波形ルのの期間は、波形リもローに
転じてトランジスタＱもオフとなる。このた
め、回生電流が出力変圧器TR→ダイオードDb→
直流電源Edc→ダイオードＤという閉回路に流
れ、蓄積エネルギは、直流電源Edcに回生され
る。出力変圧器TRが起電力として働くので、波
形ヌは負方向に発生し、波形ルは閉回路内のイン
ダクタンスに応じて減少していく。なお、この期
間内に波形トがハイに転じ、トランジスタＱが
ベース信号を受ける。第４に、ルのの期間
は、波形トと波形チの論理積がハイの部分であ
り、トランジスタＱとQbとがベース信号を受
ける。しかし、のモードから、電流は、ダイオ
ードＤとDbを通つて直流電源Edcへ回生され
ており、この動作は、波形ルが０を通るまで続
く。従つて、この間、トランジスタＱとQbと
は、ベース信号を受けていてもオフしている。こ
の回生電流が終了すると、トランジスタＱと
Qbがオンし、出力変圧器TRは、電力の供給を受
け、閉回路内のインダクタンスに応じて増加して
行く。なお、の期間、波形ヌは、負方向に印加
されている。

上述したように、従来のスイツチングレギユレ
ータにおいては、電力遮断直後、回生現象を生
じ、供給時とは逆向きに誘起電圧が発生するのに
対し、本発明においては、上記波形ヌ及びルから
分かるように、誘起電圧は、電力の供給が断たれ
た後、還流モードを経て発生し、これは、次の逆
向きの電力供給モードへ、同一方向で且つ連続的
に移行して行く。この二つのモードが、波形ヌ及
びルのとである。

以上、一つの波形について説明したが、各周期
において同様の動作を繰返す。その結果、波形ヌ
に示す１次入力を受け、波形ヲの如き２次整流出
力を得る。

このように、本発明では、基準信号である波形
ニとホとの排他的論理和ハイの時間域、即ち、オ
ン時間の重複部分が波形ヲの出力部分であつて、
二つの基準信号に従つた出力を得ることができ、
制御性の良いことが分かる。

上記第１実施例では、位相差信号発生手段５０
において三角波発生器５１を使用しているが、こ
れに限らず、鋸歯状波発生器を使用してもよい。

第６図に、第１実施例の変形として、鋸歯状波
発生器を用いた場合の各部の波形を示す。同図
に、おいて、イ〜ヲのうち、ロを除く他の部分
は、上記第１実施例と略同じである。従つて、三
角波であつても、又、鋸歯状波であつても実現で
きることが分る。

次に、本発明の第２実施例について第７図を参
照して説明する。

同図に示す実施例は、上記第１実施例のものに
過電流制限機能を付加したものである。従つて、
過電流制限機能の部分を除き、他の部分の構成は
上記第１実施例と同じであるから、同一符号を付
して説明を省略する。なお、図において１は、ト
ランジスタQa〜Ｑ及びダイオードDa〜Ｄか
ら成るブリツジ回路と出力変圧器TRの部分であ
つて、第１実施例と同一の構成である。

過電流制限機能は、負荷Ｒへ供給される電流を
検出する電流検出器８１と、その検出値に基づい
て、誤差増幅器１２からの偏差を補正して比較器
５２に入力せしめる誤差増幅器８２とを有して成
る。これによつて、誤差増幅器１２の出力に、誤
差増幅器８２のマイナーループを持たせ、制御系
の安定性向上と、過電流制限機能が付加される。

次に、本発明の第３実施例について第８図を参
照して説明する。

この実施例は、上記第１実施例のものに、上記
第２実施例のものとは異なる構成の過電流制限機
能を設けたもので、他は上記第１，第２実施例と
同じである。

この過電流制限機能は、負荷Ｒへ供給される電
流を検出する電流検出器８１と、電流の目標値を
設定する電流設定器８３と、上記検出値と目標値
との偏差を検出する誤差増幅器８４と、ダイオー
ド８５および抵抗８６からなるダイオードオア回
路とを備えて構成される。この制限機能は、通
常、定電圧運転においては、誤差増幅器８４は飽
和しており、ダイオード８５は逆バイアス状態と
なり、一方、設定値以上の電流が流れると、誤差
増幅器１２より誤差増幅器８４が優先されて、ダ
イオード８５は順バイアスとなり、比較器５２へ
の入力を絞り込み、出力電流を制限する。

次に、本発明の第４実施例について第９図を参
照して説明する。

この実施例は、２回路並列運転を行なう場合の
構成を示すものである。すなわち、一つの負荷Ｒ
に対し、２台のスイツチングレギユレータにより
電力を供給する場合の例である。

この実施例は、スイツチングレギユレータとし
て、トランジスタQa〜Ｑ及びダイオードDa〜
Ｄから成るブリツジ回路と、出力変圧器TR１
と、ダイオードＤ１，Ｄ２，コイルC_l1及びコン
デンサＣから成る整流回路とを備えた第１のレギ
ユレータと、トランジスタQc〜Ｑ及びダイオ
ードDc〜Ｄから成るブリツジ回路と、出力変
圧器TR２と、ダイオードＤ３，Ｄ４，コイルC_l2
及びコンデンサＣ（上記のものと共通）から成る
整流回路とを備えた第２のレギユレータと、制御
回路Ctとを備えて構成される。

制御回路Ctは、偏差検出手段１０と、位相差
信号発生手段５０と、基準信号形成手段６０と、
制御信号発生手段７０とを備えて成る。偏差検出
手段１０と位相差信号発生手段５０とは、上記第
１実施例のものと全く同じであるから説明を省略
し、他の手段６０，７０について説明する。

基準信号形成手段６０は、第１、第２のレギユ
レータに対応して、２組の1/2分周器６１，６２
及び６６，６７を有し、且つ、これらに対応して
２進リングカウンタ６４，６５を有して成る。リ
ングカウンタ６４と1/2分周器６１，６６とが接
続され、一方、リングカウンタ６５と1/2分周器
６２，６７とが接続されると共に、これらは同期
がとられている。

制御信号発生手段７０は、２回路分の機能を並
設してあり、トランジスタQa〜Ｑに対応して
制御信号を送出する制御信号出力回路７１ａ〜７
１及びインバータ７２，７３と、トランジスタ
Qc〜Ｑに対応して制御信号を送出する制御信
号出力回路７１ｃ〜７１及びインバータ７４，
７５とを備えて構成される。

このような構成において、制御回路Ctから２
回路へ制御信号を送出して、直流電源Edcをスイ
ツチングして出力変圧器TR１，TR２の２次側
に整流出力を得る。この場合、制御信号を全く同
相で送り、完全な並列運転をするものが容易であ
るが、本実施例では、90゜ずらせて送出している。
これにより、リツプルの軽減及び平滑回路の小型
化を図つて、大容量化が容易となる。

なお、本実施例に、上記第２、第３実施例に示
した電流制限機能を設けることができる。

（発明の効果）以上説明したように本発明は、ブリツジを構成
するスイツチング素子を全て等しいオンオフ時間
比を持つて運転し、２組のスイツチング素子群へ
のオン指令の位相差を制御することによつて出力
を制御する構成としたことにより、合成インダク
タンスに蓄積されるエネルギを、一且還流させた
後に直流電源へ回生させて、サージを発生させる
ことなく電力を回生できて、電力変換効率を向上
でき、又、制御信号の位相差を変えることによつ
て出力を制御できるため、制御性に優れ、更に、
出力の大小に拘らずスイツチング素子のオンオフ
時間比が一定であるから、各スイツチング素子に
十分な逆バイアスをかけることができ、偏磁現象
にも対応し得る効果がある。その結果、本発明に
よれば、従来困難であつた大電流トランジスタを
高速スイツチングさせるスイツチングレギユレー
タを実現できる。

【図面の簡単な説明】

第１図は従来のスイツチングレギユレータを示
す結線図、第２図は上記スイツチングレギユレー
タに使用する出力変圧器の等価回路を示す回路
図、第３図は上記従来例の各部の波形を示す波形
図、第４図は本発明のスイツチングレギユレータ
の第１実施例を示す回路図、第５図は上記実施例
における各部の波形を示す波形図、第６図は上記
第１実施例の一部を変形した場合の各部の波形を
示す波形図、第７図は本発明スイツチングレギユ
レータの第２実施例を示すブロツク図、第８図は
本発明スイツチングレギユレータの第３実施例を
示すブロツク図、第９図は更に第４実施例を示す
ブロツク図である。 Qa〜Ｑ……トランジスタ、Da〜Ｄ，Ｄ１
〜Ｄ４……ダイオード、TR，TR１，TR２……
出力変圧器、Cl，C_l1，C_l2……コイル、Ｃ……コ
ンデンサ、Ｒ……負荷、Ct……制御回路、１０
……偏差検出手段、１１……指令設定器、１２…
…誤差増幅器、５０……位相差信号発生手段、５
１……三角波発生器（鋸歯状波発生器）、５２…
…比較器、６０……基準信号形成手段、６１，６
２，６６，６７……1/2分周器、６３……インバ
ータ、６４，６５……２進リングカウンタ、７０
……制御信号発生手段、７１ａ〜７１……制御
信号出力回路、７２〜７５……インバータ。

Claims

【特許請求の範囲】

１トランジスタをスイツチング素子としてブリ
ツジ接続して成るスイツチング回路を備えたスイ
ツチングレギユレータにおいて、制御量の検出値
と目標値との偏差を検出する偏差検出手段と、上
記偏差に対応したパルス幅の位相差信号を発生す
る位相差信号発生手段と、上記位相差信号のパル
ス幅に対応した位相差を有する同一波形の二つの
基準信号を形成する基準信号形成手段と、該基準
信号に対応して上記各トランジスタをオンオフ制
御する制御信号発生手段とを備えて、上記スイツ
チング回路を制御することを特徴とするスイツチ
ングレギユレータ。