JPS6022471A - スイツチングレギユレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業」：利用できる分野） 本発明は、スイッチング素子をブリ・ンジ接続して成る
スイッチング回路を備えたスイッチングレギュレータに
関し、特に、スイッチング素子のオンオフ制御を行なう
制御回路を改良したスイッチングレギュレータに関する
。

（従来技術） 従来、ブリッジ方式パルス幅変調スイッチングレギュレ
ータとして、ｉ１図に示す形式のものがある。

同図に示すスイッチングレギュレータは、ブリッジ接続
されて、直流電源（Ｅｄｃ）を周期的に極性反転して出
力せしめるスイッチング回路を構成するトランジスタ（
Ｑａ）〜（Ｑ　［；）と、対応するトランジスタ（Ｑａ
）〜（Ｑｌに逆並列接続されて１回生回路を構成するダ
イオード（Ｄａ）〜（０６）と、上記トランジスタ（Ｑ
ａ）〜（Ｑ６）及びダイオード（Ｄａ）〜（ＤＩ；）カ
ら成るブリッジを１次側に接続して成る出力変圧器（Ｔ
Ｒ）と、該出力変圧器（ＴＲ）の２次側に接続されて整
流回路を構成するダイオードＣＤＩ　）、（Ｉ１２　）
　、コイル（Ｃｏ）及びコンデンサ（Ｃ）と、上記トラ
ンジスタ（Ｑａ）〜（Ｑ６）をオンオフ制御する制御回
路（Ｃｔ）とを備えて成る。

！−１記制御回路（ｃｔ）は、指令設定器（１１）及び
誤差増幅器（１２）を有して成る偏差検出手段（１ｏ）
と、鉱山状波発生器（２１）及び比較器（２２）を右し
て成るパルス幅値弓発生手段（２０）と、堤分周器（３
１）及び論理演算器（３２）、（３３）を有して成る基
準信号形成手段（３０）と、制ｉｌｌ信号出力回路（４
１ａ）　〜（４１ｔｉ）を有）７て成る制ｆｉｌｌ信号
発生手段（４０）とを備えて構成される。

この制御回路（Ｃｔ）の動作について、第３図を参照し
て説明する。なお第３図における（イ）〜（ル）は、−
に記ｆｉ１図において同一符号で指示する部分の波形を
示す。

偏差検出手段（１０）は、スイッチングレギュレータか
ら負荷（Ｒ）への出力、即ち、制ｆＪｌｔ　Ｐの検出値
（Ｖｆｂ）と指令設定器（１１）で設定された目標値（
Ｖｒｅｆ）との偏差を、Ｌｌ　ＩＮ増幅器（１２）によ
り検出し、偏差に対応したレベルの直流電圧（イ）を出
力する。

パルス幅値り発生手段（２０）は、」−記出力（イ）と
、鉱山状波発生器（２１）の出力（ロ）とを比較器（２
２）にて比較し、鋸歯状波（ロ）が上記直流電圧（イ）
を超える部分に対応する幅のパルス幅値ｖ３（ム）を出
力する。

基準信じ［ｉ形成手段（３０）１寸、ｌ−記パルス幅値
りＣハ）を里方１２、−万を）分周器（３１）を介して
分周し、その出力（ニ）を、アンドゲート回路がらＨｊ
Ｑる論理１１４（算器（３２）、（３３）に５曲名には
そのまま後者には反転］７て入力させると、！１．に、
］−記パルヌ（ハ）の他方を、論理４：：ＶｒＪ！；ｎ
ｒ３２）、＜３３．＋に、共に反転して入力させ、１−
２祿分周器（３１）の出力（ニ）から上記パルス（ハ）
のパルス幅分、幅を小さく　したパルスから成る基準信
号（ホ）、（へ）を形成する。

制御信号発生−ト段（４ｏ）は、スイッチング素子とな
るトランジスタ（Ｑａ）　、　（Ｑ［ｉＣに対応する制
御信号出力回路（４１ａ）、　（４１１ｄ　＋、：　−
１−、ｎＱｉＪ４’ｉＩｉ信号（ホ）　全入力させ　）
・ランジスタ（１、（Ｑｂ）に対応する制御病り出力回
路　（４１こ）　、　（４１ｂ）に上記ツ、（準信号（
へ）を入力させて、曲名の制１１１１信は出力回路（４
１ａ）。

（４１Ｅ）から制御コ１信け（Ｉ・）を１又、後者のｉ
ｌｎ制御信号出力回路（４１’Ｅ）　、　（４１ｂ）か
ら制御信号（チ）を出力する。各制御信号出力回路（４
１ａ）〜　（４１Ｒ）は、増幅器及びパルストランスを
有して成り、制御性−リ（ト）、（チ）を形成して、２
Ｍ′４のトランジスタ群（（Ｑａ）、（Ｑ［ｉ）　）　
と　（（Ｑ五＞　、（Ｑｂ））とを駆動させる。

スイッチングレギュレータでは、上記制御回路（Ｃｔ）
の制御信号に応じて２紹のトランジスタ（（Ｑａ）。

（Ｑｂ）：＋　と　（（Ｑａ）　、（Ｑｂ））とが交芽
にオンオフすることにより、出力変圧器（ＴＲ）の１次
側に直流電源（ＥｄＣ）から極性を交番して直流電圧が
印加されて、１次電離が流れ、２次電圧番電流を得る。

これを整流して負荷（Ｒ）に供給する。

この場合、第２図に示すように、１］′１カ変圧器　−
（ＴＲ）は、漏れインダクタンス（Ｌｌ）及び（Ｌ２）
。

（シ）を有している。これらのインダクタンス（Ｌｌ　
）、（Ｌ２　）、（ＬＨ）と、配線に含まれるインダク
タンス（Ｌｃ）との合成インダクタンス（Ｌ）に、これ
らを流れる電流（Ｉｎ）によって蓄積されるエネルギは
、直流電源（Ｅｄｃ）に回生されるが、この回生時間（
ｔｃ）　（第３図（ヌ）参照）は、回路に損失の要素が
無いとすると、次のように計算される。

−上記計算に示すように、回生時間（ｔｃ）は、負荷電
流（Ｔ　ａ＞の値により変化し、スイッチング素子、即
ちトランジスタ（Ｑａ）〜（Ｑｌのオン時間も変化する
ことになる。

この（ｔｃ）の時間、出力変圧器（ＴＲ）は、起電力と
して動作するため、その１次電圧は、第３図（す）に示
すように、供給時と逆向きの極性となる。そして、この
？ｇ１（分も、出力変圧器（ＴＲ）の２次整流出力とし
て現われるた、め、その波形は、第３図（ル）に示すよ
うに、本来の制御信号（＋−）、（チ）とは異なったも
のとなってしまう。

一方、各トランジスタ（Ｑａ）〜（Ｑ５）のベースへ電
流が供給されている時間は、第３図の（ト）、’（チ）
に示す（ｔ　ＯＮ）の区間である。この（ｔ　ＯＮ）は
、制御率に対応１−て変化する。

又、各トランジスタ（Ｑａ）〜（Ｑｂ）のベース駆動に
は、パルストランスを用い、ベースの逆バイアス電流の
供給には、その励磁エネルギを利用するのが一罷′的で
ある。

どころで、従来の制御回路では、制御率を変えると、パ
ルストランスの電圧印加時間も変化するため、蓄積され
る励磁エネルギが変化してしまい、特に狭域な印加時間
においては、はとんど励磁エネルギを利用できないこと
になってしまう。このため、スイッチング素子の蓄積キ
ャリアを一掃するだめのオフ時間のバラツキを生じ、誤
動作、更には、出力変圧器への電源印加時間のバラツキ
による偏磁現象が問題になる。従って、」二連したよう
なベースｔス動方式においては、パスル幅の如何に拘ら
ず、十分な励磁エネルギを利用できることが望まれてい
る・ （発明の目的） 本発明は、上述した点に鑑みてなされたもので、電力変
換効率と制御性が優れ、動作信頼性が高く、しかも、あ
らゆるパスル幅の１駆動状態においても十分な逆パ・ｆ
アス電流をトランジスタに供給できるスイッチングレギ
ュレータを提供することを目的とする。

（発明の開示） 本発明は、１−記目的を達成すべく、スイッチング素子
としてトランジスタをブリッジ接続して成るスイッチン
グ回路を備えたスイッチングレギュレータにおいて、制
御植の検出値と目標値との偏差を検出する偏差検出手段
と、上記偏差に対応したパルス幅の位相差信号を発生す
る位相差信号発生手段と、ｈ配位相差信号のパルス幅に
対応した位相差を看する同一波形の二つの基準信号を形
成する基準信し一形成Ｐ段と、該ノ、（べ（信号に対応
して上記各Ｉ・ランンスタをオンオフ制御する制御信号
発生手段とを備えて、上記スイッチング回路を制御する
構成としたものである。

本発明の構成による作用の特徴は、制御信号に応じて各
トランジスタをパルス幅制御することをせず、構成する
スイッチング素子（トランジスタ）を全て等しいオンオ
フ時間比をもって運転し、２組のスイッチング素子群へ
のオン指令の位相差を制御することにより、出力を制御
することにある。

即ち、スイッチングレギュレータの制御を、各スイッチ
ング素子のパルス幅でなく、２組のスイッチング素子群
のオン時間の重複幅に依ることに特徴がある。

従って、本発明によれば、上述した合成インダクタンス
（Ｌ）に蓄積されるエネルギは、出力変圧器への電力供
給が断たれている状態でオンしているスイッチング素子
（トランジスタ）と、他のスイッチング素子（トランジ
スタ）に逆並列接続されでいるダイオードを介しての還
流として現われた後、二つのダイオードを介して直流電
源へ回生されることになる。この場合、直流電源からの
電インダクタンスに蓄積されたエネルギは、サージ電圧
を発生しない。

一方、トランジスタのベース逆バイアス電流の供給につ
いては、−上述したように、従来より、駆動用パルスト
ランスの励磁エネルギを利用するのが一般的である。本
発明においても、この方法を採るが、本発明では、出力
パルス幅の大小に拘らず、パルスＩ・ランスへの信号の
印加時間が不変であるということが従来方式とは根本的
に異なる。

このため、制御信号の出力指令が１００％〜ｏｚまでの
いかなる制御状態においても、十分なベース逆バイアス
電流を流し得るようになり、この結果、大電流トランジ
スタを高速でスイッチング動作させることが可能となり
、又、各スイッチング素子の蓄積時間（Ｔｓｔｇ）十降
下時間（Ｔｆ）の均一化が図れ、負荷状態や出力変圧器
の出来具合に無関係に偏磁現象に十分対応できるものと
なっている。

（実施例） 以下、本発明の実施例について図面を参照して説明する
。

第４図は本発明スイッチングレギュレータの一実施例を
示す回路図、第５図は上記実施例における各部の波形を
示す波形図である。

これらの図に示す第１実施例のスイッチングレギュレー
タは、基本的構成は上記第１図に示すものと同じであっ
て、スイッチング素子としてブリッジ接続されてスイッ
チング回路を構成するトランジスタ（Ｑａ）〜（ＱＤと
、対応するトランジスタ（Ｑａ）〜（ＱＴｈに逆並列接
続されて、還流回路および回生回路を構成するダイオー
ド（Ｄａ）〜（０６）と、上記トランジスタ（Ｑａ）〜
（Ｑａ）及びダイオード（Ｄａ）〜（Ｄｌｌｉ）から成
るブリッジを１次側に接続して成る出力変圧器（ＴＲ）
と、該出力変圧器（ＴＲ）の２次側に接続されて整流回
路を構成するダイオード（旧）、（Ｄ２）。

コイル（ＣＩｌ）及びコンデンサ（Ｃ）と、上記トラン
ジスタ（Ｑａ）〜（ＱＥ）をオンオフ制御する制御回路
（’ｃ　ｔ　）とを備えている。

上記制御回路（Ｃｔ）は、指令設定器（１１）及び誤差
増幅器（１２）を有して成る偏差検出手段（１０）と、
三角波発生器（５１）及び比較器（５２）を有して成る
位相差信号発生手段（５０）と、坏分周器（Ｅｌｆ）、
（θ２）及びインバータ（８３）を有して成る基準信号
形成手段（６０）と、制御信号出力回路（Ｖｉａ）　〜
（７１［ｉ）及びイ１ ンバータ（７２）　、　（７３）を有して成る制御信号
発生手段（７０）とを備えて構成される。

この制御回路（Ｃｔ）の作用について、第５図を参照し
て説明する。なお、同図における（イ）〜（ヲ）は、第
４図において同一符号にて指示する部分の波形を示す。

偏差検出手段（１０）は、−上記第１図のものと同じで
あって、負荷（Ｒ）への出力、即ち、制御量の検出値（
Ｖｆｂ）と、指令設定器（１１）で設定された目標値（
Ｖｒｅｆ）との偏差を、誤差増幅器（１２）により検出
し、偏差に対応したレベルの直流電圧（イ）を出力する
。

位相差信号発生手段（５０）は、上記出力（イ）と、焦
安定マルチバイブレータを内蔵した三角波発生器（５１
）の出力（ロ）とを比較器（５２）にて比較し、（イ）
〉（ロ）の部分でロー、（イ）＜（ロ）の部分でハイと
なる波形を有する位相差信号（ハ）を出力する。

基準信号形成手段（６０）は、上記位相差信号（ハ）を
部分して入力し、一方を坏分周器（６１）に入力し、２ 他方をインバータ（６３）を介して反転して、展分周Ｂ
（８２）に入力している。これらの分周器（８１）。

（８２）は、各々入力波形の立ち上りを捕えて反転し、
入力に対し坏の周波数に分周する。又、これらの分周器
（１３１）　、　（Ｅ１２）は、同期しており、分周器
（６１）の出力の立ち上りから次の立ち下りまでの間に
、分周ｇ　（１３２）の出力が立ち下がるようになって
おり、二つの基準信号（ニ）及び（ホ）を出力する。こ
の基準信号（ニ）と（ホ）とは、ハイの部分とローの部
分の時間幅が等しく、又、上記三角波（ロ）の一つの三
角波形の時間幅とも等しい。そして、この基準信号（ニ
）と（ホ）とは、目標値（Ｖｒｅｆ）の変化、或いは、
制御量の検出値（ｖｔｂ）の変化により偏差が変化して
も、位相差信号（ハ）のパルス幅の変化に対応して両者
の位相差が変化するのみであって、ハイの部分の時間幅
、即ち波形は、不変である。

制御信号発生手段（７０）は、上記展分周器（６１）の
出力信号（ニ）を部分して、一方を制御信号出力回路（
Ｖｉａ）に、他方をインバータ（７２）を介して反転し
て制御信号出力回路（７１０に各々入力するとともに、
同様にして、上記線分周器（８２）の出力（ホ）を制御
信号出力回路（７１ｂ）、　（７１６）に各々入力する
。そして、この制御信号発生手段（７０）の出力は、各
出力回路（Ｖｉａ）〜　（７１Ｄより各々対応するトラ
ンジスタ（Ｑａ）〜（Ｑいのベースに接続され、これら
のトランジスタ（Ｑａ）〜（ＱＤを駆動する。

各制御信号出力回路（Ｖｉａ）〜　（７１Ｄは、信号遅
延回路及び増幅回路（図示せず）を内蔵している。信号
遅延回路は、各々入力波形の立ち上り部分を捕えて、（
Ｔｄ）だけの時間遅れを形成し、一方、立ち下り部分に
ついては、入力波形と同期させている（第５図（へ）〜
（す）参照）。この遅延時間（Ｔｄ）は、トランジスタ
（Ｑａ）〜（Ｑｌの蓄積時間（Ｔｓｔｇ）十降下時間（
Ｔｆ）に比較して、必要十分な長さに設定される。遅延
された信号を、増幅回路により増幅して各トランジスタ
（Ｑａ）〜（Ｑｔｉ）　（７）ベースに入力させ、これ
らを駆動する。信号を遅延させているのは、トランジス
タ（Ｑａ）〜（ＱＩ１９は、ベース信号遮断後も蓄積時
間（Ｔｓｔｇ）十降下時間（Ｔｆ）の期間では完全に阻
止能力を回復せず、この時、そのＩ・ラッジスタ（例え
ば（Ｑａ））と」部下の対をなす他のトランジスタ（例
えば（ＱＯ）にベース信号が与えられると、上下短絡に
至るため、これを回避する心安があるからである。

なお、これらの制御信号出力回路（？１ａ）〜　（７１
１；）には、駆動用パルストランスを設け、トランジス
タ（Ｑａ）〜（Ｑｌｌｉ）の駆動、高速遮断及び主回路
との絶縁を行なっている。

次に、上述した制御回路（Ｃｔ）を用いたスイッチング
レギュレータの動作について説明する。

上記制御信号（へ）〜（す）をベース信号として受けた
２組のスイッチング素子（トランジスタ（（Ｑａ）、（
Ｑｌｌｉ）　）、　（（ＱｉＯ、（Ｑｂ）））は、各々
オンオフ動作を行なう。出力変圧器（ＴＲ）の１次巻線
が正の方向の電力供給を受けるのが、第４図に示す（ヌ
）。

（ル）が矢視方向の極性とすれば、このモードは、制御
信号（へ）と（す）との論理積が／＼イの期間である。

即ち、トランジスタ（Ｑａ）及び頁ＱＤが共にオンであ
ることによる。一方、出力変圧器（ＴＲ）が５ 負方向の電力供給を受けるモードは、制御信号（ト）と
（チ）との論理積がハイの期間であって、トランジスタ
（Ｑａ）及び（Ｑｂ）が共にオンであることによる。

ここで、出力変圧器（ＴＲ）の１次電圧と１次電流につ
いて、第５図に示す波形（ヌ）および（ル）により説明
する。

第１に、波形（ル）の■の期間は、波形（へ）と（す）
の論理積がハイの部分であり、トランジスタ（Ｑａ）及
び（Ｑ［；）がベース信号を受ける。しかし、・エフよ
り前のモードから、電流はダイオード（Ｄａ）及び（Ｄ
ｉを通って直流電源（Ｅｄｃ）に回生されており、この
動作は、波形（ル）がＯを通るまで続く。従って、この
間、Ｉ・ランジスタ（Ｑａ）と（ＱＤとは、ベース信号
を受けていてもオフしている。この回生電流が終了する
と、トランジスタ（Ｑａ）と（Ｑのとがオンし、出力変
圧器（ＴＲ）は、電力の供給を受け、閉回路内のインダ
クタンスに応じて増加していく。

なお、■の期間、波形（ヌ）は正方向に印加されている
。

６ 第２に、波形（ル）の■の期間は、波形（す）はハイで
あるが、波形（へ）がローに転じたため、（Ｑａ）がオ
フし、出力変圧器（ＴＲ）への電力供給が断たれる。し
かし、出力変圧器（ＴＲ）に蓄積されたエネルギのため
、該変圧器（ＴＲ）→トランジスタ（ＱＩｉ）→ダイオ
ード（Ｄｉｐという閉回路に還流電流が流れる。この期
間、波形（ル）が減衰しているのは、閉回路内の抵抗性
により蓄積されたエネルギの一部を損失しているからで
ある。この期間、１次電圧（ヌ）は、略Ｏとなる。

第３に、波形（ル）の■の期間は、波形（す）もローに
転じてトランジスタ（Ｑ６）もオフとなる。

このため、回生電流が出力変圧器（ＴＲ）→ダイオード
（Ｄｂ）→直流電源（Ｅｄｃ）→ダイオード（ＤＫ）と
いう閉回路電流れ、蓄積エネルギは、直流電源（Ｅｄｃ
）に回生される。出力変圧器（ＴＲ）が起電力として働
くので、波形（ヌ）は負方向に発生し、波形（ル）は閉
回路内のインダクタンスに応じて減少していく。なお、
この期間内に波形（ト）がハイに転じ、トランジスタ（
Ｑｆ）がベース信号を受ける。

第４に、（ル）の（４）の期間は、波形（ト）と波形（
チ）の論理積がハイの部分であり、トランジスタ（Ｑｌ
と（Ｑｂ）とがベース信号を受ける。しかし、′３）の
モードから、電流は、ダイオード（Ｄのと（ｎｂ）を通
って直流電源（Ｅｄｃ）へ回生されており、この動作は
、波形（ル）が０を通るまで続く。従って、この間、ト
ランジスタ（ＱＤと（Ｑｂ）とは、ベース信号を受けて
いてもオフしている。この回生電流が終了すると、トラ
ンジスタ（Ｑｔ）と（Ｑｂ）がオンし、出力変圧器（Ｔ
Ｒ）は、電力の供給を受け、閉回路内のインダクタンス
に応じて増加して行く。なお、■の期間、波形（ヌ）は
、負方向に印加されている。

上述したように、従来のスイッチングレギュレータにお
いては、電力遮断直後、回生現象を生じ、供給時とは逆
向きに誘起電圧が発生するのに対し、本発明においては
、−１−記波形（ヌ）及び（ル）から分かるように、誘
起電圧は、電力の供給が断たれた後、還流モードを経て
発生し、これは、次の逆向きの電力供給モードへ、同一
方向で且つ連続的に移行して行く。この二つのモードが
、波形（ヌ）及び（ル）のへ）と１４）であ゛る。

以−１−１一つの波形について説明したが、各周期にお
いて同様の動作を繰返す。その結果、波形（ヌ）に示す
１次入力を受け、波形（ヲ）の如き２次整流出力を′得
る。

このように、本発明では、基準信号である波形（ニ）と
（ホ）との排他的論理和ハイの時間域、即ち、オン時間
の重複部分が波形（ヲ）の出力部分であって、二つの基
準信号に従った出力を得ることができ、制御性の良いこ
とが分かる。

上記第１実施例では、位相差信号発生手段（５０）にお
いて三角波発生器（５１）を使用しているが、これに限
らず、鋸歯状波発生器を使用してもよい。

第６図に、第１実施例の変形として、鋸歯状波発生器を
用いた場合の各部の波形を示す。同図において、（イ）
〜（ヲ）のうち、（ロ）を除く他の部分は、上記第１実
施例と略同じである。従って、三角波であっても、又、
鋸歯状波であっても実現できることが分る。

９ 欧に、本発明の第２実施例について第７図を参照して説
明する。

同図に示す実施例は、１−配給１実施例のものに過電流
制限機能を伺加したものである。従って、過電流制限機
能の部分を除き、他のｑ＋＋＋分の構成は上記第１実施
例と同じであるから、同一符号を伺して説明を省略する
。なお、図において１は、トランジスタ（Ｑａ）〜（Ｑ
＆）及びダイオード（Ｄａ）〜（Ｄｉｄから成るブリッ
ジ回路と出力変圧器（ＴＲ）の部分であって、第１実施
例と同一の構成である。

過電流制限機能は、負荷（Ｒ）へ供給される電がｔイの を検出する電流検出器（８１）と、≠検出値にノ、（づ
いて、誤差増１幅器（１２）からの偏差を補正して比較
器（５２）に入力せしめる誤差増幅器（８２）とを有し
て成る。これによって、誤差増幅器（１２）の出力に、
誤差増幅器（８２）のマイナーループを持たせ、制御系
の安定性向−Ｌと、過電流制限機能が電力Ｉｉｙれる。

次に１９本発明の第３実施例について第８図を参照して
説明する。

この実施例は、１−配給１実施例のものに、上記０ ｉ２実施例のものとは異なる構成の過電流制限機能を設
けたもので、他は上記第１．第２実施例と同じである。

この過電流制限機能は、負荷（Ｒ）へ供給される電流を
検出する電流検出器（８１）と、電流の目標値を設定す
る電流設定器（８３）と、上記検出値と目標値との偏差
を検出する誤差増幅器（８４）と、ダイオード（８５）
および抵抗（８６）からなるダイオードオア回路とを備
えて構成される。この制限機能は、通常、定電圧運転に
おいては、誤差増幅器（８４）は飽和しており、ダイオ
ード（８５）は逆バイアス状態となり、一方、設定値以
上の電流が流れると、誤差増幅器（１２）より誤差増幅
器（８４）が優先されて、ダイオード（８５）は順バイ
アスとなり、比較器（５２）への入力を絞り込み、出力
電波を制限する。

次に、本発明の第４実施例について第９図を参照して説
明する。

この実施例は、２回路並列運転を行なう場合の構成を示
すものである。すなわち、一つの負荷（Ｒ）に対し、２
台のスイッチングレギュレータにより電力を供給する場
合の例である。

この実施例は、スイッチングレギュレータとして、トラ
ンジスタ（Ｃ）ａ）〜（ＱＤ及びダイオード（Ｄａ）〜
（ＤＥｉ）から成るブリッジ回路と、出力変圧器（ＴＲ
Ｉ）と、ダイオード（旧）、（Ｃ２）、コイル（Ｃ０１
）及びコンデンサ（Ｃ）から成る整流回路とを備えた第
１のレギュレータと、トランジスタ（Ｑｃ）〜（Ｑａ）
及びダイオード（［ｌｃ）〜（Ｄ、１から成るブリッジ
回路と、出力変圧器（ＴＲ２）と、ダイオード（０３）
　、　（０４）　、コイル（Ｃ１＋２）及びコンデンサ
（Ｃ）（上記のものと共通）から成る整流回路とを備え
た第２のレギュレータと、制御回路（Ｃｔ）とを備えて
構成される。

制御回路（Ｃｔ）は、偏差検出手段（１０）と、位相差
信号発生手段（５０）と、基準信号形成手段（６０）と
、制御信号発生手段（７０）とを備えて成る。偏差検出
手段（ｌＯ）と位相差信号発生手段（５０）とは、上記
第１実施例のものと全く同じであるから説明を省略し、
他の手段（８０）　、　（７０）について説明する。

基準信号形成手段（θ０）は、第１、第２のレギュレー
タに対応して、２組の展分周器（８１）、（８２）及ひ
（Ｉ（１３）、（６７）を有し、１１つ、これらにｔ、
■応して２進リングカウンタ（１３４）　、　（８５）
を有して成る。リングカウンタ（６４）と楼分周器（６
１）　、　（Ｈ）とが接続され、一方、リングカウンタ
（６５）と局方周器（６２）　。

（６７）とが接続されると共に、これらは同期がとられ
ている。

制４１１１信号発生手段（７０）は、２回路分の機能を
並設してあり、トランジスタ（Ｑａ）〜（Ｑ６）に対応
して制御ＪＩｌ信号を送出する制御信号出力回路（７１
ａ）〜（７１ｔｉ’）及びインバータ（７２）、（７３
）と、Ｉ・ランジスタ（’　Ｑ　ｃ　）〜（Ｑａに対応
して制御信号を送出する制御信号出力回路（７１ｃ）〜
　（７１ゐ及びインバータ（７４）。

（７５）とを備えて構成される。

このような構成において１Ｍ御回路（Ｃｔ）から２回路
へ制御信り−を送出して、直流電源（Ｅｄｃ）をスイッ
チングして出力変圧器（ＴＲＩ）　、（ＴＲ２）の２次
側に整流出力を得る。この場合、制御信号を仝〈同相で
送り、完全な並列運転をするのが容易であるが、本実施
例では、９０°ずらせて送出している。

ごれにより、リップルの軽ｊ賊及び平滑回路の小型３ 化を図って、人容早化が容易となる。

なお、本実施例に、」−配給２、第３実施例に示した電
１６ｔ、制限機能を設けることができる。

Ｏｉ：、明の効果） 以−１−説明したように本発明は、ブリッジを構成する
スイッチング素子を全て等しいオンオフ時間比を持って
運転し、２紹のスイッチング素子群へのオン指令の位相
差を制御２１１することによって出力を制御子る構成と
したことにより、合成インダクタンスに蓄積されるエネ
ルギを、一旦還流させた後に直流電源へ回生させて、サ
ージを発生させることなく電力を回生できて、電力変換
効率を向１−でき、又、制御信号の位相差を変えること
によって出力をｒｌＪＩ御できるため、ｒｌ、＋ＩｖＵ
性に優れ、更に、出力の大小に拘らずスイッチング素子
のオンオフ時間比が一定であるから、各スイッチング素
子に十分な逆バイアスをかけることができ、偏磁現象に
も対応しイＩＩる効果がある。その結果、本発明によれ
ば、従来用ｆｆ１ｌ＋であった大電流トランジスタを高
速スイッチングさせるスイッチングレギュレ−４ 夕を実現できる。

【図面の簡単な説明】

第１図は従来のスイッチングレギュレータを示す結線図
、第２図は上記スイッチングレギュレータに使用する出
力変圧器の等価回路を示す回路図、第３図は上記従来例
の各部の波形を示す波形図、第４図は本発明スイッチン
グレギュレータの第１実施例を示す回路図、第５図は上
記実施例における各部の波形を示す波形図、第６図は上
記第１実施例の一部を変形した場合の各部の波形を示す
波形図、第７図は本発明スイッチングレギュレータの第
２実施例を示すブロック図、第８図は本発明スイッチン
グレギュレータの第３実施例を示すブロック図、第９図
は更に第４実施例を示すブロック図である。 （Ｑａ）〜（Ｑ■・・・トランジスタ （Ｄａ）〜（Ｄゐ、（旧）〜（Ｄ４）・・・ダイオード
（ＴＲ）　、　（ＴＲＩ）　、　（ＴＲ２）・・・出力
変圧器（Ｃ＋＋）　、　ＣＣｔｎ＞　、　（Ｃ１１２）
・・・コイル（Ｃ）・・・コンデンサ　（Ｒ）・・・負
荷（Ｃｔ）・・・制御１ｉ？ｌ路　（１０）・・・偏差
検出手段（１１）・・・指令設定器　（１２）・・・誤
差増幅器（５０）・・・位相差信号発生手段 （５１）・・・三角波発生器（鋸歯状波発生器）（５２
）・・・比較器　（６０）・・・基準信号形成手段（６
ｔ）、（８２）、（１３８）、（Ｂ？）・・・局方周器
（８３）・・・イン／ヘータ （８４）、（Ｃ５）・・・２進リングカウンタ（７０）
・・・制御信号発生手段 （７１ａ）〜　（７１イ・・・制御信号出力回路（７２
）〜（７５）・・・インバータ 出願人　株式会社京三製作所 −３６８− 区　ム　不

Claims (1)

【特許請求の範囲】
1. トランジスタをスイッチング素子としてブリッジ接続し
   て成るスイッチング回路を備えたスイッチングレギュレ
   ータにおいて、制御量の検出（＋ｆｉと１−１標イ１１
   １との偏差を検出する偏差検出手段と、１−記偏差に対
   応したパルス幅の位相差信号を発生する位相差信号発生
   手段と、上記位相差信号のパルス幅に対応した位相差を
   有する同一波形の二つの基準信号を形成する基準信号形
   成手段と、該基準信号に対応して上記各トランジスタを
   オンオフ制御する制御信号発生手段とを備えて、上記ス
   イッチング回路を制御することを特徴とするスイッチン
   グレギュレータ。