JPS646632B2 - - Google Patents
Info
- Publication number
- JPS646632B2 JPS646632B2 JP10498381A JP10498381A JPS646632B2 JP S646632 B2 JPS646632 B2 JP S646632B2 JP 10498381 A JP10498381 A JP 10498381A JP 10498381 A JP10498381 A JP 10498381A JP S646632 B2 JPS646632 B2 JP S646632B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- bypass pair
- signal
- output
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 16
- 238000010304 firing Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/162—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】
(a) 従来技術の説明
本発明は単位制御整流器を複数台並列に接続し
て構成された多相の制御整流装置のバイパスペア
投入と解除の制御方式に関するものである。
て構成された多相の制御整流装置のバイパスペア
投入と解除の制御方式に関するものである。
(b) 従来技術の説明
従来より低リツプル用制御整流装置とか、大電
流用制御整流装置においては、単位制御整流器を
複数台並列に接続した多相の制御整流装置が使用
されている。
流用制御整流装置においては、単位制御整流器を
複数台並列に接続した多相の制御整流装置が使用
されている。
第１図に単位制御整流器を２台並列にし、12相
構成とした制御整流装置の主回路構成図を示す。
第１図において、１は交流母線２―１，２―２は
整流器用変圧器であり、整流器用変圧器２―２の
２次側電圧位相は整流器用変圧器２―１の２次側
電圧位相より30゜遅れるよう構成されている。３
―１，３―２は、それぞれ、整流器用変圧器２―
１，２―２次側電圧を入力し、直流電圧に変換す
る単位制御整流器、５―１，５―２は、単位制御
整流器３―１，３―２間を流れる電流値を抑制す
るための直流リアクトル、６は負荷である。４―
１〜４―６は、単位制御整流器３―１を構成する
制御整流素子である。説明の便宜上、４―１をＵ
相、４―２をＶ相、４―３をＷ相、４―４をＸ
相、４―５をＹ相、４―６をＺ相と呼ぶ。単位制
御整流器３―２も単位制御整流器３―１と同様に
各相をＵ，Ｖ，Ｗ，Ｘ，Ｙ，Ｚ相と呼ぶものとす
る。
構成とした制御整流装置の主回路構成図を示す。
第１図において、１は交流母線２―１，２―２は
整流器用変圧器であり、整流器用変圧器２―２の
２次側電圧位相は整流器用変圧器２―１の２次側
電圧位相より30゜遅れるよう構成されている。３
―１，３―２は、それぞれ、整流器用変圧器２―
１，２―２次側電圧を入力し、直流電圧に変換す
る単位制御整流器、５―１，５―２は、単位制御
整流器３―１，３―２間を流れる電流値を抑制す
るための直流リアクトル、６は負荷である。４―
１〜４―６は、単位制御整流器３―１を構成する
制御整流素子である。説明の便宜上、４―１をＵ
相、４―２をＶ相、４―３をＷ相、４―４をＸ
相、４―５をＹ相、４―６をＺ相と呼ぶ。単位制
御整流器３―２も単位制御整流器３―１と同様に
各相をＵ，Ｖ，Ｗ，Ｘ，Ｙ，Ｚ相と呼ぶものとす
る。
第１図に示すような制御整流装置において、通
常の制御方式においては、定電流制御回路等より
得られる出力電圧に対応する制御量（Ec）に従
つて、制御整流素子の点弧角をＵ，Ｚ，Ｖ，Ｘ，
Ｗ，Ｙ相の順に順次制御し、必要な出力電圧を得
るよう制御しているが、直流出力電圧を零とし無
効電力を零とするため、または負荷両端を短絡
し、交流側と分離させる等のために、同一交流相
に接続された一対の相、すなわち、UX相、VX
相、又はWZ相を同時に点弧させるバイパスペア
投入制御およびバイパスペア状態より通常制御に
復帰するバイパスペア解除制御が行なわれること
が一般に知られている。
常の制御方式においては、定電流制御回路等より
得られる出力電圧に対応する制御量（Ec）に従
つて、制御整流素子の点弧角をＵ，Ｚ，Ｖ，Ｘ，
Ｗ，Ｙ相の順に順次制御し、必要な出力電圧を得
るよう制御しているが、直流出力電圧を零とし無
効電力を零とするため、または負荷両端を短絡
し、交流側と分離させる等のために、同一交流相
に接続された一対の相、すなわち、UX相、VX
相、又はWZ相を同時に点弧させるバイパスペア
投入制御およびバイパスペア状態より通常制御に
復帰するバイパスペア解除制御が行なわれること
が一般に知られている。
第２図に従来の制御回路のブロツク図を示す。
図中第１図と同一機能のブロツクは、同一符号と
し説明を省略する。第２図において、７は計器用
変圧器、８は計器用変圧器の出力を受けて、点弧
角制御の基準信号となる同期信号（単位制御整流
器３―１，３―２の交流入力電圧位相と同位相の
３相交流信号）を、後に説明する位相別制御回路
１２―１，１２―２に出力する補助計器用変圧器
である。９は、負荷電流を検出する電流検出器、
１０は電流基準値と負荷電流の差を取る加算器、
１１は定電流制御回路であり、その出力信号５３
が、出力電圧に相当する制御量（Ec）である。
１２―１，１２―２は同期信号５２―１，５２―
２と出力電圧に相当する制御量（Ec）５３とを
入力し、点弧タイミングと点弧相を決定し、通常
の点弧角制御を行なうと共に、バイパスペア投入
解除信号５１を受けて、バイパスペア投入解除の
制御を行なう位相制御回路である。一般的に使用
されている位相制御回路においては、次に説明す
るようにバイパスペア投入、解除の制御を行なつ
ている。すなわち、Ｕ，Ｚ，Ｖ，Ｘ，Ｗ，Ｙの順
に点弧角を制御を行なつているとき、バイパスペ
ア投入信号を受けると、 次に出すべき相へのパルスをカツトしその次
の相にパルスを出力する。例えば、Ｕ相点弧後
バイパスペア投入信号を受けると、Ｚ相へのパ
ルスをカツトしＶ相にパルスを出力し、VY相
でバイパスペアを形成する。
図中第１図と同一機能のブロツクは、同一符号と
し説明を省略する。第２図において、７は計器用
変圧器、８は計器用変圧器の出力を受けて、点弧
角制御の基準信号となる同期信号（単位制御整流
器３―１，３―２の交流入力電圧位相と同位相の
３相交流信号）を、後に説明する位相別制御回路
１２―１，１２―２に出力する補助計器用変圧器
である。９は、負荷電流を検出する電流検出器、
１０は電流基準値と負荷電流の差を取る加算器、
１１は定電流制御回路であり、その出力信号５３
が、出力電圧に相当する制御量（Ec）である。
１２―１，１２―２は同期信号５２―１，５２―
２と出力電圧に相当する制御量（Ec）５３とを
入力し、点弧タイミングと点弧相を決定し、通常
の点弧角制御を行なうと共に、バイパスペア投入
解除信号５１を受けて、バイパスペア投入解除の
制御を行なう位相制御回路である。一般的に使用
されている位相制御回路においては、次に説明す
るようにバイパスペア投入、解除の制御を行なつ
ている。すなわち、Ｕ，Ｚ，Ｖ，Ｘ，Ｗ，Ｙの順
に点弧角を制御を行なつているとき、バイパスペ
ア投入信号を受けると、 次に出すべき相へのパルスをカツトしその次
の相にパルスを出力する。例えば、Ｕ相点弧後
バイパスペア投入信号を受けると、Ｚ相へのパ
ルスをカツトしＶ相にパルスを出力し、VY相
でバイパスペアを形成する。
次に出すべき相へのパルス、その次に出すべ
き相へのパルスをカツトし、その次の次に出す
べき相に点弧パルスを出力する。例えばＵ相点
弧後バイパスペア投入信号を受けると、Ｚ相、
Ｖ相へのパルスをカツトし、Ｘ相に点弧パルス
を出力し、UX相でバイパスペアとする。
き相へのパルスをカツトし、その次の次に出す
べき相に点弧パルスを出力する。例えばＵ相点
弧後バイパスペア投入信号を受けると、Ｚ相、
Ｖ相へのパルスをカツトし、Ｘ相に点弧パルス
を出力し、UX相でバイパスペアとする。
又はのどちらかにより、バイパスペアに投
入される。の方式においてもの方式において
も本発明の説明において差がないので、以下の
方式を用いて説明する。
入される。の方式においてもの方式において
も本発明の説明において差がないので、以下の
方式を用いて説明する。
バイパスペア状態より解除する場合は、各種方
式が使用されているが、どの方式を用いても本発
明の説明上差がないので、代表例として次の方式
によるものとする。すなわち、バイパスペア解除
信号を受けると、バイパスペアに投入される直前
に点弧した相の次の相に点弧パルスを与え、バイ
パスペア状態より解除する。
式が使用されているが、どの方式を用いても本発
明の説明上差がないので、代表例として次の方式
によるものとする。すなわち、バイパスペア解除
信号を受けると、バイパスペアに投入される直前
に点弧した相の次の相に点弧パルスを与え、バイ
パスペア状態より解除する。
以上まとめると、位相制御回路１２―１，１２
―２は、バイパスペア投入解除信号５１が“１”
となりバイパスペア投入信号を受けると、次に出
すべき相へのパルスをカツトし、その次の相にパ
ルスを出力してバイパスペア状態としバイパスペ
ア投入解除信号５１が“０”となりバイパスペア
解除信号を受けると、バイパスペア投入時カツト
した相にパルスを出力してバイパスペアより解除
し、以下通常の点弧角制御に移る。
―２は、バイパスペア投入解除信号５１が“１”
となりバイパスペア投入信号を受けると、次に出
すべき相へのパルスをカツトし、その次の相にパ
ルスを出力してバイパスペア状態としバイパスペ
ア投入解除信号５１が“０”となりバイパスペア
解除信号を受けると、バイパスペア投入時カツト
した相にパルスを出力してバイパスペアより解除
し、以下通常の点弧角制御に移る。
ところで、以上説明したような従来使用されて
いるバイパスペア投入解除制御方式を単位制御整
流器を複数台並列に接続して構成した多相の制御
整流装置に適用すると、バイパスペア状態より解
除する場合に、各単位制御整流器間で大きな電流
アンバランスが起こるという不具合が発生する。
第３図に、第２図の従来の制御方式の場合の、単
位制御整流器３―１，３―２の相電圧波形と、バ
イパスペア投入解除信号５１のタイムチヤートを
示す。バイパスペア投入解除信号５１は前述した
ように、“１”でバイパスペア投入信号、“０”で
バイパスペア解除信号とする。第３図に示すよう
に、交流側入力電圧位相の進んでいる単位制御整
流器３―１のある相（図中ではＵ相）に点弧パル
スが出力され、交流側入力位相の遅れている単位
制御整流器３―２の、それに対応する相に点弧パ
ルスが出力される前にバイパスペア投入信号を受
けつけると、単位制御整流器３―１と３―２とで
バイパスペア形成相が異なる。第３図では、単位
制御整流器３―１ではVY相にてバイパスペアが
形成されているが、単位制御整流器３―２では、
WZ相でバイパスペアが形成されている。従つ
て、バイパスペア状態より解除するときパルスを
出力すべき相が、単位制御整流器３―１ではＺ
相、単位制御整流器３―２ではＵ相となる。この
ため第３図に示すようなタイミングでバイパスペ
ア解除信号を受けると、単位制御整流器３―１は
すぐにバイパスペアより通常運転に移行するが、
単位制御整流器３―２は１サイクル遅れて通常運
転に移行するため、、出力電圧がアンバランスと
なり単位制御整流器間で大きな電流アンバランス
が発生する。
いるバイパスペア投入解除制御方式を単位制御整
流器を複数台並列に接続して構成した多相の制御
整流装置に適用すると、バイパスペア状態より解
除する場合に、各単位制御整流器間で大きな電流
アンバランスが起こるという不具合が発生する。
第３図に、第２図の従来の制御方式の場合の、単
位制御整流器３―１，３―２の相電圧波形と、バ
イパスペア投入解除信号５１のタイムチヤートを
示す。バイパスペア投入解除信号５１は前述した
ように、“１”でバイパスペア投入信号、“０”で
バイパスペア解除信号とする。第３図に示すよう
に、交流側入力電圧位相の進んでいる単位制御整
流器３―１のある相（図中ではＵ相）に点弧パル
スが出力され、交流側入力位相の遅れている単位
制御整流器３―２の、それに対応する相に点弧パ
ルスが出力される前にバイパスペア投入信号を受
けつけると、単位制御整流器３―１と３―２とで
バイパスペア形成相が異なる。第３図では、単位
制御整流器３―１ではVY相にてバイパスペアが
形成されているが、単位制御整流器３―２では、
WZ相でバイパスペアが形成されている。従つ
て、バイパスペア状態より解除するときパルスを
出力すべき相が、単位制御整流器３―１ではＺ
相、単位制御整流器３―２ではＵ相となる。この
ため第３図に示すようなタイミングでバイパスペ
ア解除信号を受けると、単位制御整流器３―１は
すぐにバイパスペアより通常運転に移行するが、
単位制御整流器３―２は１サイクル遅れて通常運
転に移行するため、、出力電圧がアンバランスと
なり単位制御整流器間で大きな電流アンバランス
が発生する。
(c) 発明の目的
本発明の目的は、以上説明したような従来方式
の不具合を解消し、どのようなタイミングで、バ
イパスペア投入解除の信号を受けても、バイパス
ペア解除時の各単位制御整流器間の電流アンバラ
ンスを、通常の点弧角制御時に発生する電流アン
バランスと同程度に抑える制御整流装置のバイパ
スペア投入解除制御方式を提供することである。
の不具合を解消し、どのようなタイミングで、バ
イパスペア投入解除の信号を受けても、バイパス
ペア解除時の各単位制御整流器間の電流アンバラ
ンスを、通常の点弧角制御時に発生する電流アン
バランスと同程度に抑える制御整流装置のバイパ
スペア投入解除制御方式を提供することである。
(d) 発明の構成
第４図に本発明の一実施例を示す。図中第２図
と同一機能のブロツク及び信号は同一符号とし説
明を省略する。第４図中１３―１，１３―２はそ
れぞれ位相制御回路１２―１，１２―２からの出
力パルスの全部のオアを取るオア素子、１４は交
流側入力電圧位相が遅れている方の単位制御整流
器３―２を制御する位相制御回路１２―２の出力
パルスの全部のオアを取つたオア素子１３―２か
らのパルス列によりワンシヨツト信号を発生させ
るワンシヨツト回路、１５―１は、バイパスペア
投入解除信号５１が投入側（“１”）になつたこと
と、ワンシヨツト回路１４の出力信号とのアンド
条件を取るアンド素子、１６―１は、バイパスペ
ア投入解除信号のインバータを行ない、バイパス
ペア解除で“１”の信号を出力するインバータ素
子、１７―１はアンド素子１５―１の出力でセツ
トされインバータ素子１６―１の出力でリセツト
されて位相制御回路１２―１に、バイパスペア投
入で、“１”解除で“０”の信号を出力するフリ
ツプフロツプ回路、１５―２は、オア素子１３―
１の出力信号と、フリツプフロツプ回路１７―１
出力信号のインバータ信号とのアンド条件を取る
アンド素子、１６―２はフリツプフロツプ回路１
７―１の出力信号のインバータを行ない、交流側
電圧位相が進んでいる方の単位制御整流器３―１
を制御する位相制御回路１２―１にバイパスペア
解除信号が出ると、“１”を出力するインバータ
素子、１７―２は、アンド素子１５―１の出力信
号でセツトされ、アンド素子１５―２の出力信号
でリセツトされて位相制御回路１２―２にバイパ
スペア投入で“１”、バイパスペア解除で“０”
の信号を出力するフリツプフロツプ回路、１８
は、バイパスペア投入で“１”の信号を受ける
と、通常の点弧角制御を行なう場合の制御量
（Ec）をそのタイミングの値で保持するホールド
回路である。
と同一機能のブロツク及び信号は同一符号とし説
明を省略する。第４図中１３―１，１３―２はそ
れぞれ位相制御回路１２―１，１２―２からの出
力パルスの全部のオアを取るオア素子、１４は交
流側入力電圧位相が遅れている方の単位制御整流
器３―２を制御する位相制御回路１２―２の出力
パルスの全部のオアを取つたオア素子１３―２か
らのパルス列によりワンシヨツト信号を発生させ
るワンシヨツト回路、１５―１は、バイパスペア
投入解除信号５１が投入側（“１”）になつたこと
と、ワンシヨツト回路１４の出力信号とのアンド
条件を取るアンド素子、１６―１は、バイパスペ
ア投入解除信号のインバータを行ない、バイパス
ペア解除で“１”の信号を出力するインバータ素
子、１７―１はアンド素子１５―１の出力でセツ
トされインバータ素子１６―１の出力でリセツト
されて位相制御回路１２―１に、バイパスペア投
入で、“１”解除で“０”の信号を出力するフリ
ツプフロツプ回路、１５―２は、オア素子１３―
１の出力信号と、フリツプフロツプ回路１７―１
出力信号のインバータ信号とのアンド条件を取る
アンド素子、１６―２はフリツプフロツプ回路１
７―１の出力信号のインバータを行ない、交流側
電圧位相が進んでいる方の単位制御整流器３―１
を制御する位相制御回路１２―１にバイパスペア
解除信号が出ると、“１”を出力するインバータ
素子、１７―２は、アンド素子１５―１の出力信
号でセツトされ、アンド素子１５―２の出力信号
でリセツトされて位相制御回路１２―２にバイパ
スペア投入で“１”、バイパスペア解除で“０”
の信号を出力するフリツプフロツプ回路、１８
は、バイパスペア投入で“１”の信号を受ける
と、通常の点弧角制御を行なう場合の制御量
（Ec）をそのタイミングの値で保持するホールド
回路である。
(e) 発明の作用
以下第４図により本発明の作用を説明する。
位相制御回路１２―１，１２―２より各相に出
力されている点弧タイミングパルスの全部のオア
をそれぞれオア素子１３―１，１３―２により取
り、位相制御回路１２―１，１２―２により出力
される点弧タイミングパルスの直列信号５４，５
５を得る。信号５５がワンシヨツト回路１４に入
力され、バイパスペア投入許可期間となるワンシ
ヨツト信号が出力される。すなわち、単位制御整
流器が２台で12相構成の場合は、ワンシヨツト信
号の時間は、交流側入力電圧の30゜に相当する時
間よりわずかに小さい時間に設定することによ
り、交流側入力電圧位相が遅れている方の単位制
御整流器３―２への点弧パルスが出力されてか
ら、交流側入力電圧位相が進んでいる方の単位制
御整流器３―１へのパルスが出力される直前まで
のバイパス投入許可期間とすることができる。信
号５１が“１”となり信号５６が“１”となる
と、アンド素子１５―１の出力が“１”となり、
フリツプフロツプ回路１７―１，１７―２がセツ
トされ、その出力信号５７，５８が“１”となり
位相制御回路１２―１，１２―２にバイパスペア
投入信号が入力される。このとき、制御量Ecの
変化により、バイパスペア投入解除信号５７が
“１”になる前に、位相制御回路１２―１より、
次のパルスが出ないよう制御量Ecをホールド回
路１８により、信号５１が“１”になつたタイミ
ングで固定する。以上のように制御すると、位相
制御回路１２―１，１２―２がバイパスペア投入
信号を受けた時点で、同一相に点弧パルスを出力
しているので、単位制御整流器３―１と３―２は
常に、同一相によりバイパスペアが形成される。
次に信号５１が“０”となり、バイパスペア解除
となると、インバータ回路１６―１の出力によ
り、フリツプフロツプ回路１７―１がリセツトさ
れ、位相制御回路１２―１への入力信号５７が
“０”となり、バイパスペア解除のためのパルス
が、位相制御回路１２―１より出力される。信号
５７が“０”となり、位相制御回路１２―１より
バイパスペア解除のパルスが出力されたことをア
ンド素子１５―２で確認し、フリツプフロツプ回
路１７―２をリセツトし、信号５８が“０”とな
り位相制御回路１２―２にバイパスペア解除信号
が入力され単位制御整流器３―２がバイパスペア
より解除される。以上のように制御すると、単位
制御整流器３―１がバイパスペアより解除された
後、単位制御整流器３―２がバイパスペアより解
除され、かつ、同一相に解除パルスが出力される
ので、バイパスペア解除タイミングの差は常に
30゜となり通常の点弧角制御時の出力電圧の差と
大差がなくなり、従来方式に比較して電流アンバ
ランスは非常に小さくなる。
力されている点弧タイミングパルスの全部のオア
をそれぞれオア素子１３―１，１３―２により取
り、位相制御回路１２―１，１２―２により出力
される点弧タイミングパルスの直列信号５４，５
５を得る。信号５５がワンシヨツト回路１４に入
力され、バイパスペア投入許可期間となるワンシ
ヨツト信号が出力される。すなわち、単位制御整
流器が２台で12相構成の場合は、ワンシヨツト信
号の時間は、交流側入力電圧の30゜に相当する時
間よりわずかに小さい時間に設定することによ
り、交流側入力電圧位相が遅れている方の単位制
御整流器３―２への点弧パルスが出力されてか
ら、交流側入力電圧位相が進んでいる方の単位制
御整流器３―１へのパルスが出力される直前まで
のバイパス投入許可期間とすることができる。信
号５１が“１”となり信号５６が“１”となる
と、アンド素子１５―１の出力が“１”となり、
フリツプフロツプ回路１７―１，１７―２がセツ
トされ、その出力信号５７，５８が“１”となり
位相制御回路１２―１，１２―２にバイパスペア
投入信号が入力される。このとき、制御量Ecの
変化により、バイパスペア投入解除信号５７が
“１”になる前に、位相制御回路１２―１より、
次のパルスが出ないよう制御量Ecをホールド回
路１８により、信号５１が“１”になつたタイミ
ングで固定する。以上のように制御すると、位相
制御回路１２―１，１２―２がバイパスペア投入
信号を受けた時点で、同一相に点弧パルスを出力
しているので、単位制御整流器３―１と３―２は
常に、同一相によりバイパスペアが形成される。
次に信号５１が“０”となり、バイパスペア解除
となると、インバータ回路１６―１の出力によ
り、フリツプフロツプ回路１７―１がリセツトさ
れ、位相制御回路１２―１への入力信号５７が
“０”となり、バイパスペア解除のためのパルス
が、位相制御回路１２―１より出力される。信号
５７が“０”となり、位相制御回路１２―１より
バイパスペア解除のパルスが出力されたことをア
ンド素子１５―２で確認し、フリツプフロツプ回
路１７―２をリセツトし、信号５８が“０”とな
り位相制御回路１２―２にバイパスペア解除信号
が入力され単位制御整流器３―２がバイパスペア
より解除される。以上のように制御すると、単位
制御整流器３―１がバイパスペアより解除された
後、単位制御整流器３―２がバイパスペアより解
除され、かつ、同一相に解除パルスが出力される
ので、バイパスペア解除タイミングの差は常に
30゜となり通常の点弧角制御時の出力電圧の差と
大差がなくなり、従来方式に比較して電流アンバ
ランスは非常に小さくなる。
第５図に、本発明のバイパスペア投入解除制御
方式を使用した場合の、各単位制御整流器の相電
圧波形と、第４図の本発明の一実施例による各信
号のタイムチヤートを示した。第４図により説明
したように、バイパスペア投入解除信号５１が
“１”になつても、信号５６が“１”となるまで、
すなわち単位制御整流器３―１にＵ相パルスが出
力されると単位制御整流器３―２のＵ相パルス出
力されるまで、位相制御回路１２―１，１２―２
へのバイパスペア投入解除信号５７，５８は
“１”にならないので、単位制御整流器３―１，
３―２は共に、VY相でバイパスペアが形成され
る。次に信号５１が“０”になると、位相制御回
路１２―１へのバイパスペア投入解除信号５７は
すぐに“０”となり、位相制御回路１２―１にて
あらかじめ決定された点弧相（Ｚ相）にパルスが
出力される。単位制御整流器３―１がバイパスペ
アより解除されたことを確認し、位相制御回路１
２―２へのバイパスペア投入解除信号５８が
“０”となり単位制御整流器３―２がバイパスペ
アより解除される。第３図の従来例の相電圧波形
と、第５図の本発明の相電圧波形を比較すれば、
本発明によりバイパスペア解除時の電流アンバラ
ンスが、非常に小さくなることが明白にわかる。
なお、第４図の本発明の一実施例では、ワンシヨ
ツト回路１４によりバイパスペア投入許可期間を
設定したが信号５５でセツトし、信号５４でリセ
ツトするフリツプフロツプ回路を使用しても同様
の効果を得ることができる。
方式を使用した場合の、各単位制御整流器の相電
圧波形と、第４図の本発明の一実施例による各信
号のタイムチヤートを示した。第４図により説明
したように、バイパスペア投入解除信号５１が
“１”になつても、信号５６が“１”となるまで、
すなわち単位制御整流器３―１にＵ相パルスが出
力されると単位制御整流器３―２のＵ相パルス出
力されるまで、位相制御回路１２―１，１２―２
へのバイパスペア投入解除信号５７，５８は
“１”にならないので、単位制御整流器３―１，
３―２は共に、VY相でバイパスペアが形成され
る。次に信号５１が“０”になると、位相制御回
路１２―１へのバイパスペア投入解除信号５７は
すぐに“０”となり、位相制御回路１２―１にて
あらかじめ決定された点弧相（Ｚ相）にパルスが
出力される。単位制御整流器３―１がバイパスペ
アより解除されたことを確認し、位相制御回路１
２―２へのバイパスペア投入解除信号５８が
“０”となり単位制御整流器３―２がバイパスペ
アより解除される。第３図の従来例の相電圧波形
と、第５図の本発明の相電圧波形を比較すれば、
本発明によりバイパスペア解除時の電流アンバラ
ンスが、非常に小さくなることが明白にわかる。
なお、第４図の本発明の一実施例では、ワンシヨ
ツト回路１４によりバイパスペア投入許可期間を
設定したが信号５５でセツトし、信号５４でリセ
ツトするフリツプフロツプ回路を使用しても同様
の効果を得ることができる。
(e) 総合的な効果
以上説明したように、本発明によると、位相制
御回路１２―１，１２―２は、従来とまつたく同
様のものを使用して、外部にわずかかに論理演算
素子を追加するだけで、単位制御整流器を複数台
並列に接続して構成された多相の制御整流装置を
バイパスペア投入解除する場合でも、バイパスペ
ア解除時の電流アンバランスが少ない制御整流装
置のバイパスペア投入解除制御方式を提供するこ
とができる。
御回路１２―１，１２―２は、従来とまつたく同
様のものを使用して、外部にわずかかに論理演算
素子を追加するだけで、単位制御整流器を複数台
並列に接続して構成された多相の制御整流装置を
バイパスペア投入解除する場合でも、バイパスペ
ア解除時の電流アンバランスが少ない制御整流装
置のバイパスペア投入解除制御方式を提供するこ
とができる。
第１図は、単位制御整流器を２台並列接続して
構成した12相の制御整流装置の主回路構成図、第
２図は従来の制御整流装置の制御方式を示すブロ
ツク図、第３図は従来のバイパスペア投入解除制
御方式によるタイムチヤート、第４図は、本発明
の一実施例のブロツク図、第５図は本発明の一実
施例によるタイムチヤートである。 １……交流母線、２―１，２―２……整流器用
変圧器、３―１，３―２……単位制御整流器、４
―１〜４―６……制御整流素子、５―１，５―２
……直流リアクトル、６……負荷、７……計器用
変圧器、８……補助計器用変圧器、９……電流検
出器、１０……加算器、１１……定電流制御回
路、１２―１，１２―２……位相制御回路、１３
―１，１３―２……オア素子、１４……ワンシヨ
ツト回路、１５―１，１５―２……アンド素子、
１６―１，１６―２……インバータ素子、１７―
１，１７―２……フリツプフロツプ回路、１８…
…ホールド回路、５１……バイパスペア投入解除
信号、５２―１，５２―２……同期信号、５３…
…制御量（Ec）、５４，５５……点弧パルス直列
信号、５６……バイパスペア投入許可期間信号、
５７，５８……本発明によるバイパスペア投入解
除信号。
構成した12相の制御整流装置の主回路構成図、第
２図は従来の制御整流装置の制御方式を示すブロ
ツク図、第３図は従来のバイパスペア投入解除制
御方式によるタイムチヤート、第４図は、本発明
の一実施例のブロツク図、第５図は本発明の一実
施例によるタイムチヤートである。 １……交流母線、２―１，２―２……整流器用
変圧器、３―１，３―２……単位制御整流器、４
―１〜４―６……制御整流素子、５―１，５―２
……直流リアクトル、６……負荷、７……計器用
変圧器、８……補助計器用変圧器、９……電流検
出器、１０……加算器、１１……定電流制御回
路、１２―１，１２―２……位相制御回路、１３
―１，１３―２……オア素子、１４……ワンシヨ
ツト回路、１５―１，１５―２……アンド素子、
１６―１，１６―２……インバータ素子、１７―
１，１７―２……フリツプフロツプ回路、１８…
…ホールド回路、５１……バイパスペア投入解除
信号、５２―１，５２―２……同期信号、５３…
…制御量（Ec）、５４，５５……点弧パルス直列
信号、５６……バイパスペア投入許可期間信号、
５７，５８……本発明によるバイパスペア投入解
除信号。
Claims (1)
- １ 単位制御整流器を複数台並列に接続して構成
された多相の制御整流装置において、バイパスペ
ア投入、解除の制御を行なう場合に、すべての単
位制御整流器のバイパスペア形成相を同一とする
と共に、すべての単位制御整流器のバイパスペア
解除相を同一とするよう制御することを特徴とし
た制御整流装置のバイパスペア投入解除制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10498381A JPS589575A (ja) | 1981-07-07 | 1981-07-07 | 制御整流装置のバイパスペア投入解除制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10498381A JPS589575A (ja) | 1981-07-07 | 1981-07-07 | 制御整流装置のバイパスペア投入解除制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS589575A JPS589575A (ja) | 1983-01-19 |
| JPS646632B2 true JPS646632B2 (ja) | 1989-02-03 |
Family
ID=14395320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10498381A Granted JPS589575A (ja) | 1981-07-07 | 1981-07-07 | 制御整流装置のバイパスペア投入解除制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589575A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7320331B2 (ja) * | 2020-06-26 | 2023-08-03 | 東芝三菱電機産業システム株式会社 | 制御装置 |
-
1981
- 1981-07-07 JP JP10498381A patent/JPS589575A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS589575A (ja) | 1983-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1569836A (en) | Inverter circuits | |
| US5191518A (en) | Plural inverter control arrangement | |
| EP0293869B1 (en) | Power conversion system | |
| JPS6122791A (ja) | 並列のａｃ／ｄｃ変換器を制御する方法と装置 | |
| JPH0984255A (ja) | 交直変換装置の制御保護システム | |
| JPS646632B2 (ja) | ||
| JP3130234B2 (ja) | インバータ装置 | |
| JP3457454B2 (ja) | 交直変換装置の高調波抑制協調制御装置 | |
| JPS5943914B2 (ja) | 制御整流装置の保護方式 | |
| JPH0363310B2 (ja) | ||
| JPS63136962A (ja) | 制御整流装置のバイパスペア制御方法 | |
| JPS602100A (ja) | 発電機の励磁制御装置 | |
| JPS5936154Y2 (ja) | サイリスタ変換器の位相制御装置 | |
| JPH0126261B2 (ja) | ||
| JPH0767256A (ja) | 他励式交直変換器の制御装置 | |
| JPS5825015B2 (ja) | コウアツチヨクリユウソウデンケイトウノキドウホウホウ | |
| JP3244919B2 (ja) | 交直変換装置の制御装置 | |
| JP2001045769A (ja) | コンデンサ転流形変換器の制御装置 | |
| JPH0561872B2 (ja) | ||
| SU1244652A1 (ru) | Устройство импульсного регулировани мощности в @ -фазной сети без нейтрали | |
| JPS62279417A (ja) | 無効電力補償装置 | |
| JPS609376A (ja) | 電圧形インバ−タの過電流検出装置 | |
| JP2655151B2 (ja) | 無停電電源同期装置 | |
| JPS60156277A (ja) | 連続転流失敗防止のための制御方法 | |
| JPS61221533A (ja) | 無効電力補償装置の制御装置 |