JPS647363Y2 - - Google Patents

Info

Publication number
JPS647363Y2
JPS647363Y2 JP1983086088U JP8608883U JPS647363Y2 JP S647363 Y2 JPS647363 Y2 JP S647363Y2 JP 1983086088 U JP1983086088 U JP 1983086088U JP 8608883 U JP8608883 U JP 8608883U JP S647363 Y2 JPS647363 Y2 JP S647363Y2
Authority
JP
Japan
Prior art keywords
circuit
signal
voltage
output
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983086088U
Other languages
Japanese (ja)
Other versions
JPS59192703U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8608883U priority Critical patent/JPS59192703U/en
Publication of JPS59192703U publication Critical patent/JPS59192703U/en
Application granted granted Critical
Publication of JPS647363Y2 publication Critical patent/JPS647363Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Description

【考案の詳細な説明】 本考案は、制御回路装置、特にパルス系の信号
とアナログ系の信号との独立した2現象の信号が
存在する場合、各信号が予め設定されている閾値
より大きいか小さいかの組合せに応じ、それに対
応した排他的論理和形式の出力信号を得るように
した制御回路装置に関するものである。
[Detailed description of the invention] The present invention provides a control circuit device, in particular, when there are signals of two independent phenomena, a pulse type signal and an analog type signal, each signal is larger than a preset threshold value. The present invention relates to a control circuit device that obtains an output signal in an exclusive OR format corresponding to a combination of small or large numbers.

例えば、デイーゼルエンジンにおいて、エンジ
ンの回転数が或る値N以上で、負荷が或る値Lよ
り大きい場合およびエンジンの回転数が或る値N
以下で、負荷が或る値Lより小さい場合にはアク
チユエータをオフにし、またエンジンの回転数が
前記の或る値N以下で、負荷が前記の或る値L以
上の場合および回転数が前記の或る値N以上で、
負荷が前記或る値L以下の場合には前記アクチユ
エータをオンにしてエンジンの吸気量を制御する
ことがある。今、エンジンの回転数をパルス系の
パルス信号で検出し、負荷をアナログ系のポテン
シヨメータによる直流レベル電圧で検出するもの
とすると、エンジンの回転数についての或る値N
をパルス周波数における閾値Xで表わし、負荷に
ついての或る値Lを直流レベル電圧における閾値
Yで表わすと、第1図に示された特性となる。す
なわち、横軸はパルス周波数を示し、縦軸はポテ
ンシヨメータによる直流レベル電圧を示してい
る。そしてパルス周波数が閾値X以上で直流レベ
ル電圧が閾値Y以上(負荷が或る値L以下)のモ
ード1の場合と、パルス周波数が閾値X以下で直
流レベル電圧が閾値Y以下(負荷が或る値L以
上)のモード3の場合とは同一の出力、すなわ
ち、吸気量制御用のアクチユエータをオンにする
信号を出力する。パルス周波数が閾値X以下で直
流レベル電圧が閾値Y以上のモード2の場合と、
パルス周波数が閾値X以上で直流レベル電圧が閾
値Y以下のモード4の場合とは、同一の出力であ
つて前記モード1,3の出力と反転した出力、す
なわち、吸気量制御用のアクチユエータをオフに
する信号を出力する。
For example, in a diesel engine, if the engine speed is above a certain value N, the load is greater than a certain value L, and the engine speed is a certain value N
In the following, if the load is less than a certain value L, the actuator is turned off, and if the engine speed is below the certain value N, and the load is above the certain value L, the actuator is turned off. At a certain value N or more of
When the load is below the certain value L, the actuator may be turned on to control the intake air amount of the engine. Now, suppose that the engine speed is detected using a pulse signal of a pulse type, and the load is detected using a DC level voltage using an analog potentiometer.
When expressed by a threshold value X at the pulse frequency and a certain value L regarding the load by a threshold value Y at the DC level voltage, the characteristics shown in FIG. 1 are obtained. That is, the horizontal axis shows the pulse frequency, and the vertical axis shows the DC level voltage measured by the potentiometer. In mode 1, the pulse frequency is above threshold X and the DC level voltage is above threshold Y (load is below a certain value L), and when the pulse frequency is below threshold X and the DC level voltage is below threshold Y (when the load is below The same output as in mode 3 (value L or higher), that is, a signal that turns on the actuator for controlling the intake air amount is output. Mode 2, where the pulse frequency is below threshold X and the DC level voltage is above threshold Y;
Mode 4, in which the pulse frequency is above threshold X and the DC level voltage is below threshold Y, is the same output but an inverted output from modes 1 and 3, that is, the actuator for controlling the intake air volume is turned off. Outputs a signal to

第1図に示されたパルス系の信号とアナログ系
の信号とが閾値X,Yを界にしたとき、その出力
を変えて制御したい場合が生じ、第1図図示の特
性を有する制御回路装置の実現が望まれることが
ある。本考案は第1図に示された特性を備えた制
御回路装置を市販されている集積回路の数を最大
限に少なくして実現することのできる制御回路装
置を提供することを目的としている。以下図面を
参照しながら説明する。
When the pulse type signal and the analog type signal shown in Fig. 1 are set to the threshold values X and Y, there may be a case where it is desired to control the output by changing the output, and a control circuit device having the characteristics shown in Fig. 1 may arise. It may be desirable to achieve this. An object of the present invention is to provide a control circuit device that can realize the control circuit device having the characteristics shown in FIG. 1 by minimizing the number of commercially available integrated circuits. This will be explained below with reference to the drawings.

第2図は本考案に係る制御回路装置の一実施例
回路構成を示している。
FIG. 2 shows the circuit configuration of one embodiment of the control circuit device according to the present invention.

同図において、符号1はパルス信号検出回路で
あつてエンジンの回転をセンサ2で検出し、パル
ス系の信号、すなわちエンジンの回転数に応じた
周波数のパルス信号を得ている。パルス信号検出
回路1で得られたパルス信号は、演算増幅器4を
中心とする波形整形回路3で波形整形され、演算
増幅器6を中心に構成された周波数−電圧変換回
路5でその周波数に比例した直流電圧に変換され
る。このエンジンの回転数に比例した直流電圧
exは、演算増幅器8で構成された第1の比較回
路7に入力し、抵抗Rxと抵抗R19との並列回路の
合成抵抗値と、抵抗R20の抵抗値との比で電源回
路9の電源電圧を按分した基準電圧Exと当該直
流電圧exとが比較される。第1の比較回路7に
入力した前記直流電圧exが基準電圧Exより小さ
ければ第1の比較回路7は論理「1」を出力し、
基準電圧Exより大きくなれば論理「0」を出力
する。この論理出力は論理回路10へ送られる。
なおこの基準電圧Ex、すなわち第1図における
閾値Xは抵抗Rxによつて設定される。
In the figure, reference numeral 1 denotes a pulse signal detection circuit which detects the rotation of the engine with a sensor 2 and obtains a pulse-based signal, that is, a pulse signal with a frequency corresponding to the number of rotations of the engine. The pulse signal obtained by the pulse signal detection circuit 1 is waveform-shaped by a waveform shaping circuit 3 centered on an operational amplifier 4, and then converted into a waveform proportional to the frequency by a frequency-voltage conversion circuit 5 centered around an operational amplifier 6. Converted to DC voltage. DC voltage proportional to the engine speed
ex is input to the first comparator circuit 7 composed of an operational amplifier 8, and is determined by the ratio of the combined resistance value of the parallel circuit of resistor Rx and resistor R19 to the resistance value of resistor R20 . A reference voltage Ex obtained by proportionally dividing the power supply voltage is compared with the DC voltage ex. If the DC voltage ex inputted to the first comparison circuit 7 is smaller than the reference voltage Ex, the first comparison circuit 7 outputs logic "1",
If it becomes larger than the reference voltage Ex, it outputs logic "0". This logic output is sent to logic circuit 10.
Note that this reference voltage Ex, that is, the threshold value X in FIG. 1 is set by a resistor Rx.

一方符号11は直流電圧検出回路であつてエン
ジンの負荷に応じてポテンシヨメータ12の可動
片の位置が移動させられ、エンジンの負荷に応じ
た直流レベル電圧eyが当該直流電圧検出回路1
1から出力される。ただし、エンジンの負荷が小
さい時はポテンシヨメータは高い方にあつて直流
レベル電圧eyはエンジンの負荷が大きい時より
も高い電圧となる。このアナログ系の信号、すな
わち直流レベル電圧eyは、演算増幅器14で構
成された第2の比較回路13に入力し、抵抗Ry
と抵抗R24との並列回路の合成抵抗値と、抵抗
R25の抵抗値との比で電源回路9の電源電圧を按
分した基準電圧Eyと当該直流レベル電圧eyとが
比較される。第2の比較回路13に入力した前記
直流レベル電圧eyが基準電圧Eyより小さければ
第2の比較回路13は論理「1」を出力し、基準
電圧Eyより大きくなれば論理「0」を出力する。
この論理出力は論理回路10へ送られる。なおこ
の基準電圧Ey、すなわち第1図における閾値Y
は抵抗Ryによつて設定される。
On the other hand, reference numeral 11 is a DC voltage detection circuit, in which the position of the movable piece of the potentiometer 12 is moved according to the engine load, and the DC level voltage ey corresponding to the engine load is detected by the DC voltage detection circuit 1.
Output from 1. However, when the engine load is small, the potentiometer is on the high side, and the DC level voltage ey becomes a higher voltage than when the engine load is large. This analog signal, that is, the DC level voltage ey, is input to a second comparator circuit 13 composed of an operational amplifier 14, and a resistor Ry
The combined resistance value of the parallel circuit with and resistor R 24 , and the resistance
The DC level voltage ey is compared with a reference voltage Ey obtained by proportionally dividing the power supply voltage of the power supply circuit 9 in proportion to the resistance value of R25 . If the DC level voltage ey input to the second comparison circuit 13 is smaller than the reference voltage Ey, the second comparison circuit 13 outputs logic "1", and if it becomes larger than the reference voltage Ey, it outputs logic "0". .
This logic output is sent to logic circuit 10. Note that this reference voltage Ey, that is, the threshold value Y in FIG.
is set by the resistor Ry.

論理回路10には排他的論理和15,16が収
納されており、排他的論理和15の1つの入力は
第2の比較回路13に接続されており、他の入力
は電源電圧、すなわち論理「1」が接続されてい
て、排他的論理和15は否定回路にほかならな
い。排他的論理和15すなわち否定回路の出力は
排他的論理和16の一方の入力端子に接続されて
おり、また他の入力端子には第1の比較回路7の
出力が接続されている。従がつて (1) 第1の比較回路7の出力が論理「0」で第2
の比較回路13の出力が論理「0」のとき、1
5によつて論理「1」となつて論理回路10の
出力は論理「1」であり、第1図のモード1に
対応する。
The logic circuit 10 stores exclusive ORs 15 and 16, one input of the exclusive OR 15 is connected to the second comparison circuit 13, and the other input is connected to the power supply voltage, that is, the logic 1'' is connected, and the exclusive OR 15 is nothing but a negation circuit. The output of the exclusive OR 15, that is, the NOT circuit, is connected to one input terminal of the exclusive OR 16, and the output of the first comparison circuit 7 is connected to the other input terminal. Therefore, (1) the output of the first comparison circuit 7 is logic "0" and the output of the second comparison circuit 7 is logic "0".
When the output of the comparator circuit 13 is logic "0", 1
5 becomes a logic "1", and the output of the logic circuit 10 is a logic "1", which corresponds to mode 1 in FIG.

(2) 第1の比較回路7の出力が論理「0」で第2
の比較回路13の出力が論理「1」のとき、1
5によつて論理「0」となつて論理回路10の
出力は論理「0」であり、第1図のモード4に
対応する。
(2) The output of the first comparator circuit 7 is logic “0” and the output of the second comparator circuit 7 is
When the output of the comparison circuit 13 is logic "1", 1
5, the output of the logic circuit 10 is a logic "0", which corresponds to mode 4 in FIG.

(3) 第1の比較回路7の出力が論理「1」で第2
の比較回路13の出力が論理「0」のとき、1
5によつて論理「1」となつて論理回路10の
出力は論理「1」であり、第1図のモード3に
対応する。
(3) The output of the first comparator circuit 7 is logic “1” and the output of the second comparator circuit 7 is
When the output of the comparator circuit 13 is logic "0", 1
5 becomes a logic "1", and the output of the logic circuit 10 is a logic "1", which corresponds to mode 3 in FIG.

(4) 第1の比較回路7の出力が論理「1」で第2
の比較回路13の出力が論理「1」のとき、1
5によつて論理「0」となつて論理回路10の
出力は論理「0」であり、第1図のモード2に
対応する。
(4) The output of the first comparator circuit 7 is logic “1” and the output of the second comparator circuit 7 is
When the output of the comparison circuit 13 is logic "1", 1
5 becomes a logic "0", and the output of the logic circuit 10 is a logic "0", which corresponds to mode 2 in FIG.

また論理回路10から論理「1」が出力される
と、表示装置駆動回路17によりアクチユエータ
18内に設けられた電磁パルブ19を付勢させ、
これによりエアシリンダー20を動作させること
ができる。
Further, when the logic circuit 10 outputs a logic "1", the display drive circuit 17 energizes the electromagnetic pulse 19 provided in the actuator 18,
This allows the air cylinder 20 to operate.

本考案に係る制御回路装置は前記説明のデイー
ゼルエンジンの制御だけに適用されるものではな
く、パルス系の信号とアナログ系の信号との独立
した2現象の信号が、各々予め設定された閾値
X,Yの大小の組合せに応じた第1図図示のモー
ドを必要とする制御機器一般に適用することがで
きる。
The control circuit device according to the present invention is not only applied to the control of the diesel engine described above, but also allows signals of two independent phenomena, a pulse type signal and an analog type signal, to each have a preset threshold value X. , Y can be applied to general control devices that require the modes shown in FIG.

以上説明した如く、本考案によれば、パルス系
の信号とアナログ系の信号との独立した2現象の
信号状態により、パルス信号系のパルス周波数及
びアナログ信号系の直流レベル電圧が各閾値X,
Yより共に大きい場合及び共に小さい場合には、
同一の論理出力を得、またパルス信号系のパルス
周波数及びアナログ信号系の直流レベル電圧が各
閾値X,Yよりそれぞれが小と大、または大と小
の組合せの場合には、前記の場合と論理出力が反
転した同一の論理出力を得ることができる。すな
わち独立して生ずる2現象の信号についての排他
的論理和の出力を得ることができる。
As explained above, according to the present invention, the pulse frequency of the pulse signal system and the DC level voltage of the analog signal system are adjusted to the respective thresholds
If both are larger than Y or both are smaller than Y,
If the same logic output is obtained and the pulse frequency of the pulse signal system and the DC level voltage of the analog signal system are both smaller and larger than the respective thresholds X and Y, or a combination of large and small, the above case and The same logical output can be obtained with the logical output reversed. That is, it is possible to obtain the output of the exclusive OR of signals of two phenomena that occur independently.

そして本考案の制御回路装置は4個の演算増幅
器を収納している集積回路と、少なくとも2個の
排他的論理和を収納している集積回路との2個の
市販されている集積回路を使つて回路構成を組む
ことができ、回路を構成する部品数が少なくな
り、コストの低減が可能となる。
The control circuit device of the present invention uses two commercially available integrated circuits, one containing four operational amplifiers and the other containing at least two exclusive ORs. The number of components making up the circuit can be reduced, making it possible to reduce costs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は独立して生ずる2現象の信号について
の排他的論理和を説明しているモード説明図、第
2図は本考案に係る制御回路装置の一実施例回路
構成を示している。 図中、1はパルス信号検出回路、2はセンサ、
3は波形整形回路、5は周波数−電圧変換回路、
7は第1の比較回路、9は電源回路、10は論理
回路、11は直流電圧検出回路、12はポテンシ
ヨメータ、13は第2の比較回路、4,6,8,
14は演算増幅器、15,16は排他的論理和、
17は駆動回路、18はアクチユエータ、19は
電磁バルブ、20はエアシリンダーをそれぞれ表
わしている。
FIG. 1 is a mode explanatory diagram illustrating exclusive OR of signals of two phenomena occurring independently, and FIG. 2 shows the circuit configuration of an embodiment of a control circuit device according to the present invention. In the figure, 1 is a pulse signal detection circuit, 2 is a sensor,
3 is a waveform shaping circuit, 5 is a frequency-voltage conversion circuit,
7 is a first comparison circuit, 9 is a power supply circuit, 10 is a logic circuit, 11 is a DC voltage detection circuit, 12 is a potentiometer, 13 is a second comparison circuit, 4, 6, 8,
14 is an operational amplifier, 15 and 16 are exclusive ORs,
17 is a drive circuit, 18 is an actuator, 19 is an electromagnetic valve, and 20 is an air cylinder.

Claims (1)

【実用新案登録請求の範囲】 エンジンの回転数に対応して繰返し数をもつパ
ルス信号を抽出するパルス信号検出回路と、エン
ジンの負荷に対応した信号レベルをもつアナログ
信号を抽出する電圧検出回路とをそなえ、上記パ
ルス信号の繰返し数と上記アナログ信号の信号レ
ベルとの両者の組合わせによつて制御出力を生成
する制御回路装置において、 上記パルス信号についてのパルス波形を整形す
るパルス波形整形回路、 波形整形されたパルス信号の周波数を直流に変
換する周波数−電圧変換回路、 該周波数−電圧変換回路で得られた直流電圧と
予め設定された閾値の基準電圧とを比較する第1
の比較回路、 及び予め設定された閾値の基準電圧と検出され
た上記アナログ信号についての直流レベル電圧と
を比較する第2の比較回路を設けると共に、 上記第1の比較回路及び第2の比較回路の出力
から上記各閾値に対する4つの組合わせに係る各
モードに対応した論理値を出力させる排他的論理
和回路を備え、 パルス信号の形で得られる回転数及びアナログ
信号の形で得られる負荷レベルとの2現象に対応
する各信号が予め設定されている閾値の大小に応
じて排他的論理和に対応する出力信号を得るよう
にした ことを特徴とする制御回路装置。
[Claims for Utility Model Registration] A pulse signal detection circuit that extracts a pulse signal with a repetition rate corresponding to the engine rotation speed, and a voltage detection circuit that extracts an analog signal with a signal level that corresponds to the engine load. A control circuit device that generates a control output based on a combination of the repetition rate of the pulse signal and the signal level of the analog signal, comprising: a pulse waveform shaping circuit that shapes the pulse waveform of the pulse signal; a frequency-voltage conversion circuit that converts the frequency of the waveform-shaped pulse signal into direct current; a first frequency-voltage conversion circuit that compares the DC voltage obtained by the frequency-voltage conversion circuit with a reference voltage of a preset threshold;
and a second comparison circuit that compares a reference voltage of a preset threshold with a DC level voltage of the detected analog signal, and the first comparison circuit and the second comparison circuit. Equipped with an exclusive OR circuit that outputs logical values corresponding to each mode related to the four combinations for each of the above threshold values from the output of the 1. A control circuit device characterized in that each signal corresponding to the two phenomena obtains an output signal corresponding to an exclusive OR according to the magnitude of a preset threshold value.
JP8608883U 1983-06-06 1983-06-06 control circuit device Granted JPS59192703U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8608883U JPS59192703U (en) 1983-06-06 1983-06-06 control circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8608883U JPS59192703U (en) 1983-06-06 1983-06-06 control circuit device

Publications (2)

Publication Number Publication Date
JPS59192703U JPS59192703U (en) 1984-12-21
JPS647363Y2 true JPS647363Y2 (en) 1989-02-28

Family

ID=30216032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8608883U Granted JPS59192703U (en) 1983-06-06 1983-06-06 control circuit device

Country Status (1)

Country Link
JP (1) JPS59192703U (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5620763A (en) * 1979-07-31 1981-02-26 Nissan Motor Co Ltd Controller for internal combustion engine
JPS5628218A (en) * 1980-06-18 1981-03-19 Ryuichi Sato Organic germanium polymer and antispasmodic substance consisting mainly thereof

Also Published As

Publication number Publication date
JPS59192703U (en) 1984-12-21

Similar Documents

Publication Publication Date Title
CN108515842A (en) Dual-motor electric tractor PTO control systems
JPS647363Y2 (en)
JPS6012702U (en) cylinder control device
JPH0337511U (en)
JPH029367U (en)
JPH0374366U (en)
JP2580314Y2 (en) FV converter
JPS5950115U (en) Protection circuit for switching type amplifier
JPS62158922U (en)
JPH0370099U (en)
JPH0310632U (en)
JPS6353107U (en)
JPS6363811U (en)
JPH01129677U (en)
JPS6319421U (en)
JPS6141029U (en) Drive state switching device for four-wheel drive vehicles
JPH0433114U (en)
JPS61138001U (en)
JPH01311710A (en) Gain control system
JPH0475420U (en)
JPH0280270U (en)
JPH0214028U (en)
JPS6233695U (en)
JPH0293813U (en)
JPS63160347U (en)