JPS64745B2 - - Google Patents

Description

請求の範囲 １ バーコード記号の走査中、デコーダ・チツプ
２４のパターン認識アレイから発生した有効デー
タ及び無効データを含む１群のデータを受信する
受信手段１０２，１１６〜１２６，１４０，１４
９，１５０〜１５８，１６４と、前記受信手段に
接続され前記受信したデータを記憶する記憶手段
８１ａ〜８４ｃと、前記受信手段１０２，１１６
〜１２６，１４０，１４９，１５０〜１５８，１
６４から前記記憶手段８１ａ〜８４ｃに対し前記
データをクロツクインさせるタイミング手段８５
ａ〜ｄと、その動作を制御するロジツク手段１９
８，２００とを含み前記１群のデータを処理する
システムであつて、前記受信手段は前記受信デー
タの前記記憶手段８１ａ〜８４ｃに対するクロツ
クインに用いる複数の第１の制御信号FR０〜３
を発生するようにした第１の制御信号発生手段１
１６〜１２６，１４０と、前記ロジツク手段に供
給され前記受信データのフレーム構成の用に供し
うる複数の第２の制御信号，，
OUTMARG，を発生するようにした
第２の制御信号発生手段１５０〜１５８，１６４
とを含み、前記記憶手段は前記受信データを前記
第１の制御信号に基づいて定められた記憶位置に
記憶しうるようにした複数の記憶手段８１ａ〜８
４ｃを含み、前記ロジツク手段１９８，２００及
び前記タイミング手段８５ａ〜ｄは前記受信手段
に接続され前記第１及び第２の制御信号の制御の
もとに前記受信データをデイジタル的に処理して
有効データと無効データとを区別し、前記ロジツ
ク手段は前記記憶装置の前記定められた記憶位置
に対し、現に送信されたデータは有効データであ
ることを示し、それを捕獲させるための信号FR
０CAPを発生して有効データのみを記憶させる
ようにしたデータ処理システム。

技術分野 この発明はバー・コード符号を走査することに
よつてパターン認識アレイ（配列）から発生した
データを処理する種類のシステムに関する。

背景技術 小売業における販売項目を処理するための新し
いデータ識別用装置として光学走査装置を使用
し、それを用いて読まれるべきデータとしてバ
ー・コード符号又はラベルを使用しようとする傾
向は、食料雑貨業及び関連する小売産業用の産業
基準としてユニバーサル・プロダクト・コード
（UPC）として知られる特別バー・コードが設定
されたことから、広く受け入れられるようになつ
た。UPCのような多重バー・コードでは、各10
進数又はキヤラクタは７ビツトで構成される２対
の縦のバー（暗）及びスペース（明又は空白）か
ら成るパターンで表わされ、バイナリ「１」の７
ビツトは所定幅の暗いモジユール又はバーで表わ
され、バイナリ「０」は明るいモジユール又はス
ペースで表わされる。故に、10進「１」又はキヤ
ラクタ「１」はUPCコードによる７ビツト・パ
ターンの0011001によつて表わすことができる。
そのフオーマツト0011001と一致させて、10進文
字「１」は最初の２ビツト幅のスペースと、それ
に続く２ビツト幅のバーと、次の２ビツト幅の空
白と、最後の１ビツト幅のバーとによつて構成さ
れる。このシステムの各キヤラクタ又は10進数で
は、合計７モジユール（又は７ビツト）幅の中に
２つ（２組）のバーと２つ（２組）のスペースと
が存在するように構成される。各キヤラクタを構
成するバー又はスペース（空白）のそれぞれの幅
は、バーとスペースの合計が７ビツト（又は７モ
ジユール）幅となる限り、１モジユール幅でも、
２でも３でも４モジユール幅でもよい。

UPCのような多重バー・コードは、普通チエ
ツク・アウト・カウンタに設けられた手持走査棒
又はスキヤナ機構の形式の光学スキヤナによつて
読取られる。該光学スキヤナはバー・コード・パ
ターンを走査して、そのバー・コード・パターン
で表わされるキヤラクタを確認するための処理装
置に送信するために、バーとスペースを表わす信
号を発生する。

米国特許明細書第4125765号はユニバーサル・
プロダクト・コードを読取中のスキヤナからの有
効なコード情報の始めを検出するシステムを開示
している。この公知システムは所定のシーケンス
の個別的な信号の変化にもとづくゲート期間中
に、複数の関係するパルス周波数をカウントする
ことによつて動作する。次に、累算されたカウン
トは、選ばれたカウントが互いに所定の関係にあ
るかどうかを確認するために比較され、その結
果、有効ラベル・データの始めを表わすコード
か、又は無効ラベル・データの始めを表わすコー
ドかのいずれかが発生される。

発明の開示 この発明の目的は安価な方法で履行することが
できるここに指定した種類のシステムを提供する
ことである。

この発明によると、ここに指定されたシステム
は前述のデータを受信する受信装置と、その受信
装置に接続され受信したデータを記憶する記憶装
置と、受信装置から記憶装置にデータをクロツク
するタイミング装置と、受信装置及び記憶装置に
接続され前述のデータのうちから有効データと無
効データとを区別して記憶装置に有効データを捕
獲させるように働くロジツク装置とを持つことを
特徴とする処理システムである。

この処理システムの利点は、このシステムが認
識効率を失うことなく、相当高速で動作すること
ができるということである。更に、このシステム
の利点は有効データから無効データを区別して取
除くのに有効であるということであり、このシス
テムは容易にNMOS／LSI集積回路チツプに実施
することができるということである。

この発明の他の面によると、それは複数の記憶
装置にデータをクロツクし、無効データから有効
データを区別する第１の信号を発生し、有効デー
タが記憶装置に捕獲されたということを表示する
第２の信号を発生し、複数の第３の信号を発生し
て捕獲された記憶装置からの有効データを利用装
置にクロツクする各工程を含み、バー・コード符
号の走査中に発生しパターン認識アレイから受信
したデータの処理方法を提供するものである。

【図面の簡単な説明】

次に、下記添付図面を参照し、その例により、
この発明の実施例を詳細に説明する。

第１図はUPCコード符号のような符号又はコ
ード・ラベルの模式表示を表わす図、 第２図はUPC符号のキヤラクタ構造の模式表
示を表わす図、 第３図はUPC符号キヤラクタのコードの構造
を表わす表の図、 第４Ａ図及び第４Ｂ図はバー・パターンの模式
表示と、変換されたバイナリの対象的信号とを表
わす図、 第５図はこの認識システムに利用されているバ
ー・コードの寸法関係を例示するための模式表示
を表わす図、 第６図はパターン認識及び走査システムを構成
する種々のアレイのブロツク図、 第７Ａ図及び第７Ｂ図はともに接続されて端末
機とマイクロプロセツサ・インタフエースとを含
むフレーム制御アレイを表わすブロツク図、 第８図は入力インタフエース・ロジツクのデー
タ・ラツチ部を表わす図、 第９図はインタフエース・ロジツクのフレー
ム・デコード部を表わす図、 第１０図は入力インタフエース・ロジツクの作
用デコード部を表わす図、 第１１図はフレーム０状態カウンタ・ロジツク
を表わす図、 第１２図はINCB0遅延バツフア・ロジツクを
表わす図、 第１３図はフレーム０捕獲ロジツクを表わす
図、 第１４図はフレーム１状態カウンタ・ロジツク
を表わす図、 第１５図はINMARG1遅延バツフア・ロジツ
クを表わす図、 第１６図はフレーム１捕獲ロジツクを表わす
図、 第１７Ａ図及び第１７Ｂ図はともに接続されて
F0Aシフト・レジスタ・ロジツクを表わす図、 第１８図はセグメントが捕獲されたことをマイ
クロプロセツサに警報するロジツク回路を表わす
図、 第１９図はSRデータ・バスのSR6データ・ラ
インとSR7データ・ラインを制御するロジツク回
路を表わす図、 第２０図はセグメントのパリテイ・データを翻
訳するROM用のロジツク回路を表わす図、 第２１図は周期的符号捕獲ロジツクを表わす
図、 第２２図は周期的データのクロツキングに協同
するロジツク回路を表わす図、 第２３Ａ図及び第２３Ｂ図はともに接続されて
F0Cシフト・レジスタ・ロジツクを表わす図、 第２４Ａ図乃至第２４Ｃ図はともに接続されて
マイクロプロセツサ指令デコード・ロジツクを表
わす図、 第２５図は、使用シフト・レジスタ
（SHIFT・REGISTER・USED）、フレーム・リ
セツト（FRAME・RESET）、パリテイ・リード
（PARITY・READ）、チツプ・リセツト
（CHIP・RESET）、及び端末機読出及び書込
（TERMINAL・READ・AND・WRITE）等の
ための各指令を発生するロジツク回路を表わす
図、 第２６図は、リード・パリテイ（READ・
PARITY）とセツト・ノーマージ（SET・
NOMAGE）の各指令を発生するロジツク回路を
表わす図、 第２７図はマイクロプロセツサから端末機にデ
ータを送るロジツク回路を表わす図、 第２８図は端末機からマイクロプロセツサにデ
ータを送るロジツク回路を表わす図、 第２９図はマイクロプロセツサとそれに関係す
るロジツク回路を表わす図、 第３０図は周期的に検出されるようなバー・コ
ード多重符号の模式表示を表わす図である。

発明を実施するための最良の形態 第１図にはUPC符号又はコード・ラベルの模
式表示が表わされている。該UPC符号は12個の
キヤラクタを構成する１群の明・暗平行バーで作
られる。該12個のキヤラクタのうち、２個のキヤ
ラクタは産業コード及びモジユロ・チエツク・キ
ヤラクタであり、残る10個のキヤラクタは販売項
目に関係するデータを表わす主コードである。第
１図に表わされているように、そこにはOCR−
Ｂフオントで印字された読取可能な数が付加され
ている。該UPC符号は、１群の明・暗平行バー
の他に、左マージン及び右マージンと呼ばれるス
ペース（空白）を該符号の左右両側に含んでい
る。その他のUPC符号の特性としては次のよう
なものが含まれている。

(1) 符号の全体形状は矩形である。

(2) UPCコードの各キヤラクタは２つの暗バー
と２つの明スペースとによつて表わされる。

(3) 各キヤラクタはモジユールと呼ばれる７個の
等しいデータ要素で構成される。

(4) 各モジユールは明又は暗で良い。

(5) 各バーは１個の暗モジユール又は２個又は３
個又は４個の暗モジユールで構成することがで
き、明スペースも１個のモジユール又は２個又
は３個又は４個の明スペースで構成することが
できる。

(6) 各キヤラクタは独立である。

(7) 符号の最右キヤラクタはモジユロ・チエツ
ク・キヤラクタであり、符号の最左デイジツト
はこの符号がエンコードされたシステムを表示
する。

(8) UPC符号の寸法は可変である。すなわち、
その読取性能に影響を与えずに大きく又は小さ
くすることができる。UPC符号は第１図に表
わされているものと同じ配列を持つ６キヤラク
タのみで構成することができる。

(9) １群の明及び暗のバーは左手及び右手のガー
ド・バー・パターンの各側部にあるマージンで
分離され、UPC符号の中央に設けられた中央
バンド・パターンで分離されている。

第２図には、UPC符号のキヤラクタ構造の模
式表示が表わされている。そこに見られるよう
に、各符号化されたUPCキヤラクタはそれぞれ
異なるモジユール数から成る２個の暗バーと２個
の明スペースとで作られる。黒モジユールに対応
して「１」を割当て、白モジユールに対応して
「０」を割当てることによつて、左手キヤラクタ
は「６」のキヤラクタを示す（0101111）を表わ
し、右手キヤラクタは「０」のキヤラクタを示す
（0001101）を表わしている。キヤラクタ・コード
の構造は各キヤラクタによつて独特なものに限定
されないが、そのキヤラクタが中央バンド・パタ
ーンのどちら側におかれているかによつて異な
る。すなわち、キヤラクタが右側にある場合と左
側にある場合によつて、明モジユールと暗モジユ
ールとが逆になるように配列される。その結果、
第３図に表わされているように、左手側の各キヤ
ラクタ・コードに含まれている黒モジユールの数
は奇数であり、右手側の各キヤラクタ・コードに
含まれている黒モジユールの数は偶数である。こ
のパリテイ関係がコードの読取り方向を決定する
情報を提供する。このような配列によつて、左手
キヤラクタは常に明バーから始まり、右手キヤラ
クタは常に暗バーから始まる（左から右への読取
り）。キヤラクタ・コードの全構造は第３図の表
に表わされている。その表から、左側デイジツト
の暗モジユールの数は常に３又は５であり、右手
デイジツトの暗モジユールの数は常に２又は４で
あるということがわかる。これらの特徴はパリテ
イ・チエツクとして使用される。左側デイジツト
は奇数パリテイを持ち、右側デイジツトは偶数パ
リテイを持つことになる。

キヤラクタが走査された後で、バイナリ値が各
モジユールに割当てられる。故に、第４Ａ図及び
第４Ｂ図に表わされているように、そこに示され
ている方向にモジユールを走査すると、黒バーを
読取つたときには、バイナリ「１」信号が発生
し、白バー又は空白（スペース）を読取つたとき
には、バイナリ「０」信号が発生する。印刷であ
るということから明バーの幅と黒バーの幅とが理
想的値であるのはまれである。従つて、UPC符
号をデコードする際に、その状態を考慮しなけれ
ばならない。

加えて、UPC符号又はタグのための許容誤差
は、キヤラクタの開始又は終了におけるスペース
の場合はより大である。上述したバーとスペース
のプリント状態を考えると、類似する端部間の寸
法の許容誤差は類似しない端部間のそれより良い
ということがわかつた。すなわち、隣り合うバー
の立上り端又は隣り合うスペースの立上り端の間
の距離を測定するか、又は隣り合うバーの立下り
端又は隣り合うスペースの立下り端の間の距離を
測定すると、該システムに対して高い認識効率を
与えるデータを発生させることができる。

第５図には、第１図に表わされているUPCバ
ー・コードのパターンで表わされたキヤラクタを
認識する現在の方法が例示されている。前述した
ように、各キヤラクタは２つの暗バーと２つの白
バー又はスペースとで構成されている。各バーと
スペースとを間隔（INTERVAL）で表わすと、
各キヤラクタは４つの間隔で構成され、各間隔は
同じ背景、すなわち、暗か又は白のいずれかで構
成される。スキヤナで読取られた最新の間隔を表
わすために、呼称I_Nが用いられ、その間隔のバー
又はスペースを表わすためにV_Nが用いられる。
呼称I_Nは後述するような方法で発生する11ビツ
ト・バイナリ数である。現在の間隔の前の間隔を
呼称するためには、同じように呼称I_N-1及びV_N-1
が使用される。更にその前の間隔のためには呼称
I_N-2とV_N-2とが使用され、以下同様とする。該ス
キヤナで走査された４つの連続する間隔の合計
は、第５図に表わされているように、I_N＋I_N-1＋
I_N-2＋I_N-3に等しい呼称S_Nで表わされる。このシ
ステムは走査された各間隔のうち、今、現に走査
された間隔を審査するとともに、その前に走査さ
れた３つの間隔を審査し、それに16進の値を割当
てる。次に、走査された各間隔はバー（バイナリ
「１」）又はスペース（バイナリ「０」）に分類さ
れる。もし、V_Nがバイナリ「１」（バー）であれ
ば、I_N＋I_N-1とI_N-1＋I_N-2とはS_Nの1/2と、23／
64S_Nと、41／64S_Nとに比較される。この比較か
ら２組のウエイト（weight）が見いだされる。
それら各ウエイトは２か３か４か５のいずれかで
ある。このウエイトから、システムは、このキヤ
ラクタが奇数パリテイか偶数パリテイかを確認す
る。更に、これらのウエイトを用いて、該システ
ムはキヤラクタ０、３、４、５、６及び９を設定
する。しかし、２組のあいまいなキヤラクタが見
いだされる。キヤラクタ１と７とは両方とも同一
の外観構成を有するからあいまいであり、キヤラ
クタ２と８も同じである。キヤラクタ２と８とを
区別するためには、各キヤラクタの間隔I_N-1が間
隔I_N-2より大きいかどうかを検出する必要があ
る。もし、それが大きければ、そのキヤラクタは
２である。奇数パリテイ１と７とは、間隔I_Nが間
隔I_N-1より大きいかどうかを確認することによつ
て見分けることができる。この場合、もし大きけ
れば、そのキヤラクタは１である。偶数パリテイ
１と７とは、間隔21／32I_N-2がI_N-1より大きいか
どうかということが必要である。この後者の場
合、その間隔が大きいならば、そのキヤラクタは
１である。これらの場合のすべてについて、あい
まいなキヤラクタを確認するためには、すべて信
号の間隔が使用される。

各間隔の走査と同時に、該システムは、現在走
査された間隔を含めたその前の３つの間隔を総和
し、これら４つの間隔S_N（第５図）の総和と、所
定の限界内にある以前のものと等しいかどうかを
確認するために発生した以前の総和S_Nとを比較
する。故に、もし27／32S_NがS_N-4より小さく、
S_Nが27／32S_N-4より大きく、エラーが検出されな
いならば、等しいことを表示する信号EQUALが
発生する。間隔の幅が所定のカウントを越えた場
合には、エラー状態が発生する。

第１図から、バー・コード符号は左マージン及
び右マージンと該コードの中央バンド部とを持つ
ということがわかる。第１図からわかるように、
左から右に走査する場合、左マージンは入マージ
ンとしての性格を持ち、右マージンは出マージン
としての性格がある。同様にして、中央バンドの
左部分は入中央バンドとしての性質を持つ、中央
バンドの右部分は出中央バンドとしての性質を有
する。これらの性質は、走査が右から左に行われ
る場合には逆になる。それらの状態を識別するた
めに、各間隔の走査の結果発生した16進数が、走
査された間隔は入マージンの部分であるか出マー
ジンの部分であるか、又は入中央バンドが発生さ
れたか出中央バンドが発生されたかということを
表示するであろう。ガード・バーの隣りに幅の広
いスペースの間隔があるならば、それは入マージ
ンとして検出される。それ故、もし（I_N-6＋I_N-7）
５／16がI_N-4＋I_N-5より大で、S_Nが27／32S_N-4よ
り小さく、且つV_N-4及び_N-5であれば、その間
隔は入マージンの部分であり、16進出力数のビツ
トはその状態を表わすであろう。出マージンにつ
いて、もし（I_N＋I_N-1）５／16がI_N-1＋I_N-2より大
で、S_N-4が27／32S_Nより小さく、且つV_N-3及び
V_N-2の場合には、その間隔は出マージンの部分
であり、該システムによつて発生した16進数はそ
の状態を表わすであろう。もし、あいまいなキヤ
ラクタ１、７、２、８が検出され、S_Nが27／32
より小さく、且つV_N-1を伴う現間隔のV_Nが次に
走査される間隔とともにあいまいなキヤラクタを
構成し、そして入マージンが検出されないなら
ば、出中央バンドが検出されたことになり、この
システムから出力される16進数は、その間隔が出
中央バンドの部分であるものと表示するであろ
う。もし、又あいまいなキヤラクタが検出され、
S_N-4が27／32S_Nより小さく。且つV_N-5及び前の
間隔の検出に伴う_N-4があいまいなキヤラクタ
であり、更に出マージンが検出されなかつた場合
には、それは入中央バンドが検出され、16進出力
数は、その間隔が中央バンドの部分であるという
ことを表示するであろう。システムは、各間隔の
走査と同時に、平行して、上述したロジツク・テ
ストを行い、走査した間隔の性質を決定し、その
性質は、そのとき出力している16進数に含まれて
いるキヤラクタの認識に使用するために発生する
その他のバイナリ・ビツトとともに、バイナリ16
進数の部分として具現化される。前に指摘したよ
うに、各走査された間隔は、有効として出力され
た16進数の部分だけから成る４つの２進化10進
（BCD）ビツトを含む16進数の出力とされるであ
ろう。

次に、第６図を見ると、それは反射されたレー
ザ・ビームによつて、該レーザに隣接する開口又
はスロツトの前及び上に走査パターンを発生させ
るスロツト・スキヤナ２０を含み、この発明の実
施例を使用するキヤラクタ認識システムのブロツ
ク図である。レーザ・ビームがUPCタグを横切
り、該UPCタグを構成するバー及びスペースか
らその光を反射するように、該UPCタグ又は符
号を位置決めすると、該反射光を受光したフオト
デテクタは該反射光を電気信号に変換する。走査
ユニツトに設けられているビデオ増幅器（図示し
ていない）はスペースからバーへの（スペース−
バー）変化を示すデイジタル・パルス（セ
ツト・ビデオ）と、バーからスペースへの（バー
−スペース）変化を示す（リセツト・ビデ
オ）とを発生する。これらパルス間の時間幅はバ
ー又はスペースの幅によるものである。信号
STV及びのパルス幅は25ナノ秒乃至２マイ
クロ秒でよい。隣り合う有効信号の間隔は350ナ
ノ秒より近ずかない。これは、有効な又は
RTVに続き、この350ナノ秒期間中に複数のパル
スが発生することが可能であるということを意味
する。

これら時間の間隔はカウンタ制御チツプ２２
（第６図）に送信され、間隔カウンタ（図示して
いない）によつてバイナリ数に変換され、そして
FIFO（先入先出）ICアレイ（図示していない）
に送信される。FIFO時間は各間隔間の時間が許
容しうる期間に平均化されたものである。信号
STV及びのどちらかが該間隔カウンタを停
止し、ビデオ（VIDEO）フリツプ・フロツプ
（図示していない）の状態とともに間隔カウント
をFIFOシフト・レジスタ（図示していない）に
記憶させる。ビデオ（VIDEO）フリツプ・フロ
ツプはバーの場合にツルー（セツト）である。こ
の時点において、間隔カウンタはリセツトされ、
次の間隔カウントを開始する。間隔カウンタの出
力が1280カウント（32マイクロ秒）より大であれ
ば、オーバーフロー状態が発生する。オーバーフ
ロー状態が発生すると、1280のカウントの800ナ
ノ秒ごとに、VIDEOフリツプ・フロツプの最後
の状態がFIFOシフト・レジスタに入力される。
次の又は信号が発生すると、次の1280
カウントがFIFOシフト・レジスタに入力される。
この状態は、更に後述するように、エラー信号を
発生させ、システムがそれを感知すると、このエ
ラー信号を使用して、該システムは、スロツト・
スキヤナ・ユニツト２０及びカウンタ制御チツプ
２２から発生したデータを無視する。カウンタ制
御チツプ２２に設けられているFIFOシフト・レ
ジスタに記憶されているデータは40MHz発振器２
６から発生したクロツク・パルスの制御のもと
に、デコーダ・チツプ２４に出力される。FIFO
シフト・レジスタは、間隔がバーか又はスペース
かを表わすVIDEO信号とともに、走査された間
隔の幅を表わす11ビツトのバイナリ・データをバ
ス２３（第６図）に出力する。又、カウンタ制御
チツプ２２からデコーダ・チツプ２４に対してク
ロツク・パルスCLKを出力する。

NMOS／LSIチツプであるデコーダ・チツプ２
４（第６図）は多数のバイナリ・アダー、比較
器、シフト・レジスタ、スロツト・スキヤナ・ユ
ニツト２０によつて走査されたデータのデコード
に使用される個々のロジツク素子を含んで構成さ
れる。デコーダ・チツプ２４はマージン、中央バ
ンド及びエラーを表わすほかに、10進キヤラクタ
を表わす4BCDビツトを含む16進数を出力する。
間隔がバーかスペースかを表わすための信号
MARKと、前の３つの間隔とともに現在の間隔
の幅が以前の４つの間隔の幅と等しいか等しくな
いかを示す信号EQUALと、ツルーならばその間
隔が奇数パリテイであり、フオールスならば偶数
パリテイであり、それによつて、その間隔が中央
バンドの左側にあるか右側にあるかを示す信号
PARITYとを表わす３つの追加するバイナリ・
ビツトがデコーダ・チツプ２４から出力される。

デコーダ・チツプ２４の出力信号はNMOS／
LSIチツプであるフレーム制御チツプ２８（第６
図）に送信され、該デコーダ・チツプ２４から出
力したデータを有効データと無効データとに分離
する。フレーム制御チツプ２８は、キヤラクタを
フレームに構成するためのチエツク、すなわち、
入マージンと出マージン、入中央バンドと出中央
バンド、及びキヤラクタの同一性等のチエツクを
し、デコーダ・チツプ２４でデコードされた有効
キヤラクタを確認することによつて、有効データ
を選別する。次に、該有効データの正しいセグメ
ントはバス２９を介して次の処理のためにマイク
ロプロセツサ・チツプ３０に送信される。フレー
ム制御チツプ２８は通信アダプタとしても作用さ
れ、マイクロプロセツサからインタフエース・ア
ダプタ３２を介し、バス３３を通してホスト端末
機３４に送られるべきデータを送信する。マイク
ロプロセツサ３０はスロツト・スキヤナ・ユニツ
ト２０のフオトデテクタを監視して、該スロツ
ト・スキヤナで読まれるべき項目がその位置にき
たときに、それを確認する。このデータはスキヤ
ナ制御ユニツト３８に接続されているバス３６を
介してマイクロプロセツサ３０に送信される。要
求した制御信号を受取つたときに、マイクロプロ
セツサはフレーム制御チツプ２８からの情報の監
視を開始する。マイクロプロセツサは相関分析
と、モジユロ１０のチエツクとを行い、それが有
効タグであるかどうかを確認する。そのデータが
有効タグとして組立てられると、インタフエー
ス・アダプタ３２を介してホスト端末機に送信さ
れる。デコーダ・チツプ２４の完全な開示につい
ては、この出願と同一出願人が同日に出願した
「符号デコーデイング・システム」という名称の
国際出願を参照するとよく、マイクロプロセツサ
３０の完全な開示については、この出願と同一出
願人が同日に出願した「スロツト走査システム」
という名称の国際出願を参照するとよい。

この発明の基本回路構成は第７Ａ図及び第７Ｂ
図に例示されている。入力ロジツク・インタフエ
ース８０はデコーダ・チツプ２４（第６図）に設
けられているパターン認識アレイからデータを受
信する。入力ロジツク・インタフエース８０は入
力ラツチと、BCD機能デコーダと、フレーム・
デコーダと、シフト・レジスタ・データ・ラツチ
とを含んで構成される。

デコーダ・チツプ２４（第６図）から受信した
パリテイ・ビツトと４つの２進化16進データ・ビ
ツトとは入力ロジツク・インタフエース８０か
ら、有効データの捕獲に使用される12シフト・レ
ジスタ群８１ａ−８１ｃ，８２ａ−８２ｃ，８３
ａ−８３ｃ，８４ａ−８４ｃ（第７Ａ図）のそれ
ぞれに出力される。シフト・レジスタによるデー
タの捕獲は４つのフレーム状態カウンタ８５ａ−
８５ｄで制御される。これら４つのカウンタは、
BCD機能及びフレーム・デコーダで発生し、入
力ロジツク・インタフエース８０から送信された
データを使用して、どのデータ・セグメントが有
効であり、且つ捕獲されるべきであるかを決定す
る。有効データを有するシフト・レジスタは、有
効セグメントが捕獲されたときに、それをマイク
ロプロセツサ３０（第７Ｂ図）に通知する。

有効データはSRデータ・バス８８（第７Ａ図、
第７Ｂ図）を介して指令デコード・ロジツク及び
バス・ドライバ９０に送信される。この回路のイ
ンタフエースは該有効データをマイクロプロセツ
サ・データ・バスDB２９を介してマイクロプロ
セツサ３０に送信する。

SRデータ・バス８８はホスト通信インタフエ
ース９４を指令デコード・ロジツク９０にも接続
する。このインタフエースは、例えば端末機３４
のような周辺装置にマイクロプロセツサを接続す
るのに必要である。該端末機は、バス３３を用
い、光学的に結合されるインタフエース・アダプ
タ（OCIA）３２を介して通信インタフエース９
４にリンクされる。マイクロプロセツサ３０が端
末機３４にデータを送りたい場合には、データは
DBバス２９を介してホスト通信インタフエース
９４に送られ、次いで端末機３４に送信される。

端末機３４も上記と同様な方法でデータをマイ
クロプロセツサ３０に送信する。端末機３４は
OCIA３２を介して、データをホスト通信インタ
フエース９４にクロツクし、データが待つている
ということをマイクロプロセツサ３０に通知す
る。次に、マイクロプロセツサ３０はインタフエ
ース９４に信号を送り、データを指令デコード・
インタフエース９０に送信するために、SRデー
タ・バス８８に負荷させる。インタフエース９０
はSRバス８８からDBバス２９にデータを転送
し、そのデータをマイクロプロセツサ３０に送信
する。

SRバス８８に現われている有効データ・セグ
メントのパリテイ・ビツトはパリテイ・デコード
ROM９９によつて検出される。ROM９９はSR
バス８８からパリテイ・データを受信してデコー
ドされた情報を指令デコード・ロジツク９０に送
り、DBバス２９を介してその情報をマイクロプ
ロセツサ３０に送信する。

デコーダ・チツプ２４（第６図）のパターン認
識アレイから出力されたデータは７ビツトで構成
される。すなわち、４ビツトは16進数を規定し、
１ビツトはパリテイを検出し、１ビツトは前述の
同一性を規定し、MARKビツトと呼ばれる１ビ
ツトはそこに表わされているデータがスペースで
あるかバーであるかを示すものである。第８図に
表わされているように、４ビツトの16進データ・
ビツト（2⁰〜2³）及びパリテイ・ビツトＰと同一
性ビツトEQとはライン・ドライバ１００を介し
て送信され、CLK１によつてフリツプ・フロツ
プ１０２にクロツクされる。CLK１はクロツキ
ング信号CLKをゲート１０４及びライン・ドラ
イバ１０６を介して送信することによつて発生さ
れる。４つの16進データ・ビツト（2⁰〜2³）はド
ライバ１００からナンド・ゲート１０８に入力さ
れて、その出力信号はゲート１１０
で反転される。ゲート１１０から出力された信号
NEXTERRは４データ・ビツトすべてが存在す
るときに現われ、パターン認識アレイによつてエ
ラーが検出されたことを表示する。

MARKビツトＭ（第８図）はドライバ１０８を
介して送信され、ナンド・ゲート１１２を介し、
ナンド・ゲート１０８から出力された信号
NEXTERRと結合される。ゲート１１２の出力
はオア・ゲート１１４の反転入力に接続される。
ゲート１１４の出力はフリツプ・フロツプ１１８
とともに、２ビツト・バイナリ・カウンタ１１９
を構成するフリツプ・フロツプ１１６を可能化す
る。パターン認識アレイから各データの間隔を受
信したときに、該カウンタは１つ増加するので、
合計４つの状態を発生する。フリツプ・フロツプ
１６の出力信号ML及び（マーク・ラツチ）
と、フリツプ・フロツプ１８の出力信号IDF及び
IDF（IDフリツプ・フロツプ）とはゲート１２０
〜１２６（第９図）でデコードされ、そのデコー
ドされた出力信号はフリツプ・フロツプ１４０に
ラツチされる。第９図に示されているフリツプ・
フロツプ１４０の４つの出力信号はデコードされ
た基準フレームFR０，FR１，FR２，FR３であ
り、パターン認識アレイからの入力データを適当
なシフト・レジスタにクロツクする。

読まれている入力データが、入マージンと中央
バンドとの間の符号（第１図）に配置されている
バー又はスペースに相当するときはいつでも、フ
レーム１の捕獲かフレーム３の捕獲かのいずれか
である。バー又はスペースが中央バンドと出マー
ジンとの間にあるときは、それは常に、フレーム
０の捕獲かフレーム２の捕獲のいずれかである。
第８図に表わされているように、フリツプ・フロ
ツプ１１６の出力に現われる信号はインバ
ータ１１０（第８図）の出力に現われる信号
NEXTERRと、ナンド・ゲート１４２とによつ
て結合される。ナンド・ゲート１４２の出力はオ
ア・ゲート１１４の第２の反転入力に接続され、
このゲートは信号が「ハイ」の場合に、信号
NEXTERRが「ロー」になつたときに、カウン
タ１１９を１カウント進めることを可能にする。

第８図に表わされているように、フリツプ・フ
ロツプ１０２から出力されているBCDデータの
2⁰、2¹、2²ビツトはゲート１４４乃至１４８で反
転される。フリツプ・フロツプ１０２のQ₅出力
に現れているビツトEQUAL（EQ）はフリツプ・
フロツプ１４９に送信される。フリツプ・フロツ
プ１０２からのビツト2⁰、2¹、2²と、インバータ
１４４乃至１４８の出力に現われているビツト
2²、2¹、2²と、2³ビツトとはアンド・ゲート１５
０乃至１５８（第１０図）でデコードされ、その
出力信号はフリツプ・フロツプ１６４にラツチさ
れる。フリツプ・フロツプ１６４の出力信号はパ
ターン認識アレイから送信されたデータ・セグメ
ントが出マージン（）を表わすか、
入マージン（）を表わすか、出中央バ
ンド（）を表わすか、入中央バンド
（）を表わすか、エラー（）を表わす
ものであるかを表示する。

フリツプ・フロツプ１４０（第９図）からの各
出力信号FR０，FR１，FR２，FR３はフレーム
状態カウンタ８５ａ乃至８５ｄ（第７Ａ図）のそ
れぞれ１に供給される。FR2カウンタ８５ｃは
FR０カウンタ８５ａと同様に動作し、FR３カウ
ンタ８５ｄはFR１カウンタ８５ｄと同様に動作
するものと理解して、以下FR０フレーム動作カ
ウンタ８５ａとFR１カウンタ８５ｂの動作のみ
を説明する。

第１１図に表わされているように、出力信号
FR０はナンド・ゲート１６６の１入力に供給さ
れる。また、フリツプ・フロツプ１６４（第１０
図）からの信号と、フリツプ・フロツプ１
４９（第８図）からの信号EQLとはオア・ゲー
ト１６８の反転入力に供給され、その出力は前述
のゲート１６６の第２の入力に接続される。ゲー
ト１６６の出力はフリツプ・フロツプ１６４（第
１０図）からの信号及びと同様
に、オア・ゲート１６９の反転入力に接続され
る。出力信号FR０はナンド・ゲート１７０（第
１２図）を介してシステム・クロツクである信号
CLK SRにも結合され、ゲート１７０の出力は
フリツプ・フロツプ１７２のクロツクとなる。フ
リツプ・フロツプ１７２の入力はフリツプ・フロ
ツプ１６４（第１０図）からの信号を、イ
ンバータ１７４（第１２図）を介して送信して作
られた信号INCBである。フリツプ・フロツプ１
７２の目的はINCB信号の４間隔バツフアを発生
することである。フリツプ・フロツプ１７２はフ
リツプ・フロツプ１６４（第１０図）から送信さ
れた信号とでクリヤされる。こ
れら２つの信号はオア・ゲート１７６の反転入力
に供給され、その出力はアンド・ゲート１７８を
介してシステム・クロツクである信号DVALと
結合される。ゲート１７８の出力信号
0MARGERRはフリツプ・フロツプ１７２のマ
スタ・リセツトに接続される。

再び第１１図をみると、オア・ゲート１６９の
出力はナンド・ゲート１８０を介してシステム・
クロツク信号CLK SRと結合され、その出力信
号はアンド・ゲート１８２及び１８４の反転入力
に送信される。フリツプ・フロツプ１７２（第１
２図）から送信された信号INCB０はアンド・ゲ
ート１８２の第２の反転入力に供給され、フリツ
プ・フロツプ１７２の反転信号出力０はゲ
ート１８４の第２の反転入力に供給される。ゲー
ト１８２の出力はフリツプ・フロツプ１８８のマ
スタ・リセツトに接続され、フリツプ・フロツプ
１８８をクリヤすることに使用される。ゲート１
８４の出力はフリツプ・フロツプ１８８のマス
タ・セツトに接続されて、現に説明中の方法で該
フリツプ・フロツプをセツトする。

デコーダ・チツプ２４（第６図）パターン認識
アレイからのデータが、入中央バンドが走査され
ていることを示したときに、信号０は４ク
ロツク・パルス後に「ロー」となり、ゲート１８
４の出力は、フリツプ・フロツプ１８８，１９
０，１９２から成る８ビツト・バイナリ・カウン
タ１９３を１にセツトする。フリツプ・フロツプ
１８８が１にセツトされ、フリツプ・フロツプ１
９０及び１９２が０にセツトされたときに、ゲー
ト１８０の出力はゲート１９４で反転されるの
で、該ゲート１９４の出力はフリツプ・フロツプ
１９０及び１９２のマスタ・リセツトに接続され
る。該カウンタの最下位ビツトであるフリツプ・
フロツプ１８８は４入力ナンド・ゲート１９５で
クロツクされる。ゲート１９５への３つの入力は
フリツプ・フロツプ１４９（第８図）からの信号
EQLと、フリツプ・フロツプ１４０（第９図）
からのFR０と、CLK SRとである。その第４番
目の入力はオア・ゲート１９６の出力に接続され
る。ゲート１９６の３つの反転入力はフリツプ・
フロツプ１８８（０１）、１９０（０２）、１
９２（０３）の反転出力からとられる。

フリツプ・フロツプ１８８の反転出力に現われ
た信号はその入力にフイード・バツクされ、又フ
リツプ・フロツプ１９０のクロツク入力にも接続
される。フリツプ・フロツプ１９０の反転出力に
現われた信号はその入力にフイード・バツクさ
れ、又フリツプ・フロツプ１９２のクロツク入力
にも接続される。フリツプ・フロツプ１９２の反
転出力に現われた信号はその入力にフイード・バ
ツクされる。そして、これらフリツプ・フロツプ
１８８乃至１９２が８ビツト・バイナリ・カウン
タとして作用することができるようにする。

動作について説明すると、フレーム状態カウン
タFR０８５ａ（第７Ａ図及び第１１図）はゲート
１８４（第１１図）の出力信号によつて初期的に
１にセツトされ、EQL信号及びFR０信号が存在
し、カウンタが０でないそれぞれのときに、ゲー
ト１９５を介してシステム・クロツク信号CLK
SRによつてクロツクされる。該カウンタが、FR
０シフト・レジスタ８１ａ乃至８１ｃ（第７Ａ図）
に６個のキヤラクタを記憶したということを示し
て６までカウント・アツプしたときに（又は、４
キヤラクタ符号の場合には、該カウンタは４まで
カウント・アツプされたときとに）、該フレーム
状態カウンタ８５ａは、現に説明中の方法で、セ
グメントが捕獲されたということをシフト・レジ
スタに信号する。

次に、第１３図をみると、４入力ナンド・ゲー
ト１９８によつてフレーム捕獲信号FR０CAPが
発生され、その出力はゲート２００で反転され
る。フリツプ・フロツプ１４０（第９図）の出力
信号FR０はゲート１９８の１入力に接続され、
システム・クロツク信号DVALが他の入力に接
続される。その第３の入力はアンド・ゲート２０
２の出力に接続され、該ゲート２０２の反転入力
には、フリツプ・フロツプ１８８（第１１図）か
らの信号Ｑ０１とフリツプ・フロツプ１９２（第
１１図）からの信号０３とが入力される。ゲー
ト１９８への第４の入力は信号OUTMARG０で
あり、それは下記のように、数個のゲートの組合
せによつて作られる。信号OUTMARG０はオ
ア・ゲート２０４の出力に現われ、該オア・ゲー
ト２０４の入力の１つにはフリツプ・フロツプ１
６４（第１０図）から発生された入力信号
OUTMARGを持つインバータ２０６の出力が接
続される。ゲート２０４に対する第２の入力は２
入力オア・ゲート２０８の出力に接続される。

ゲート２０８の一方の入力は、スキヤナによつ
て４つのキヤラクタ・セグメントが読取られたと
きに可能化され、他の入力は、同様な方法で６つ
のキヤラクタ・セグメントが読取られたときに可
能化される。２入力アンド・ゲート２１０は、フ
リツプ・フロツプ１４９（第８図）から送信され
てきた信号EQLを、インバータ２１２を通して
その出力に発生したと、マイクロプロセツサ
の指令である信号NOMARGとをその入力に持
ち、４つのキヤラクタ・セグメントが走査された
ときに、該及びNOMARGの両信号がともに
「ハイ」となつて、アンド・ゲート２１０を可能
化する。アンド・ゲート２１０の出力はゲート２
０８，２０４を可能化して、信号OUTMARG０
を「ハイ」にする。

アンド・ゲート２１４はその入力に、マイクロ
プロセツサ指令信号NOMARGと、フリツプ・フ
ロツプ１９０（第１１図）からＱ０２と、フリツ
プ・フロツプ１９２（第１１図）からのＱ０３と
を有する。６つのキヤラクタ・セグメントが読取
られたときに、これら３つの信号すべてが「ハ
イ」となり、ゲート２１４（第１３図）、２０８，
２０４を可能化してOUTMARG０を「ハイ」に
するNOMARG指令はマージンを持たない符号か
らデータを捕獲することに使用される。読取中の
符号がマージンを持つ場合は、データの捕獲はゲ
ート２０４の信号で制御される。こ
の信号が「ロー」になると、ゲート２０４からの
OUTMARG０を「ハイ」にする。第１１図に表
わされている８ビツト・バイナリ・カウンタ１９
３が４か又は６までカウントしたときに、その出
力信号Ｑ０１，０３両信号とも「ロー」とな
り、ゲート２０２（第１３図）を可能化する。
OUTMARG０信号及びFR０信号の両信号とも
に「ハイ」になるので、システム・クロツク信号
DVALがゲート１９８をトグルしてFR０CAPを
「ハイ」にする。この信号は有効データの捕獲の
ために、シフト・レジスタ８１ａ乃至８１ｃ（第
７Ａ図）で使用される。

次に、第１４図にはフレーム１状態カウンタ８
５ｂ（第７Ａ図）に関係するロジツクが表わされ
ている。そこで、フリツプ・フロツプ１４０（第
９図）からの信号FR１がナンド・ゲート１６６
ａの入力においてフレーム状態カウンタに供給さ
れる。フリツプ・フロツプ１６４（第１０図）か
ら送信された信号と、フリツプ・フロ
ツプ１４９（第８図）から送信された信号EQL
とがオア・ゲート１６８ａの反転入力に供給さ
れ、その出力はゲート１６６ａの第２の入力に接
続される。ゲート１６６ａの出力はフリツプ・フ
ロツプ１６４（第１０図）からの信号及び
OUTMARGとともに、オア・ゲート１６９ａの
反転入力に接続される。信号FR１はナンド・ゲ
ート１７０ａ（第１５図）を介してシステム・ク
ロツクCLK SRにも結合される。ゲート１７０
ａの出力はフリツプ・フロツプ１７２ａに対する
クロツク入力であり、そのフリツプ・フロツプの
他の入力には、オア・ゲート１７４ａの反転入力
に対して信号及びを送信す
ることによつて発生した信号INMARGが入力さ
れる。フリツプ・フロツプ１７２ａの目的は
INMARG信号の４間隔バツフアを発生すること
である。フリツプ・フロツプ１７２ａはオア・ゲ
ート１７６ａを介し、アンド・ゲート１７８ａか
ら送信された信号0MARGERRによつてクリヤ
される。

第１４図において、オア・ゲート１６９ａの出
力はナンド・ゲート１８０ａを介してシステム・
クロツク信号CLKSRと結合され、該ゲート１８
０ａの出力信号はアンド・ゲート１８２ａ及び１
８４ａの反転入力に送信される。フリツプ・フロ
ツプ１７２ａ（第１５図）から送信された信号
INMARG１はゲート１８２ａの第２の反転入力
に供給され、それとともに信号１（第
１５図）はゲート１８４ａの第２の反転入力に供
給される。ゲート１８２ａの出力はフリツプ・フ
ロツプ１８８ａのマスタ・リセツトに接続され、
該フリツプ・フロツプ１８８ａのクリヤに使用さ
れる。ゲート１８４ａの出力はフリツプ・フロツ
プ１８８ａのマスタ・セツトに接続される。デコ
ーダ・チツプ２４のパターン認識アレイからのデ
ータが、入マージンが走査されたということを示
したときに、信号１は４クロツク・パ
ルス後に「ロー」となり、１８４ａの出力は、フ
リツプ・フロツプ１８８ａ，１９０ａ，１９２ａ
から成る８ビツト・バイナリ・カウンタ１９３ａ
を１にセツトする。フリツプ・フロツプ１８８ａ
が１にセツトされたときに、ゲート１８０ａの出
力がゲート１９４ａで反転され、該ゲート１９４
ａの出力がフリツプ・フロツプ１９０ａ及び１９
２ａのマスタ・リセツトに接続されるので、該フ
リツプ・フロツプ１９０ａ及び１９２ａは０にセ
ツトされる。

該カウンタの最下位ビツトであるフリツプ・フ
ロツプ１８８ａは４入力ナンド・ゲート１９５ａ
によつてクロツクされる。ゲート１９５ａの３つ
の入力には、フリツプ・フロツプ１４９（第８
図）からの信号EQLと、フリツプ・フロツプ１
４０（第９図）からの信号FR１と、システム・
クロツクCLK SRとが現われる。第４の入力は
オア・ゲート１９６ａの出力に接続される。ゲー
ト１９６ａの３反転入力はフリツプ・フロツプ１
８８ａ，１９０ａ及び１９２ａのそれぞれ反転出
力１１，１２及び１３からとられる。第１
４図に表わされているように、フリツプ・フロツ
プ１８８ａの反転出力に現われた信号はその入力
にフイード・バツクされ、フリツプ・フロツプ１
９０ａのクロツク入力にも接続される。フリツ
プ・フロツプ１９０ａの反転出力に現われた信号
はその入力にフイード・バツクされ、フリツプ・
フロツプ１９２ａのクロツク入力にも接続され
る。フリツプ・フロツプ１９２ａの反転出力に現
われた信号はその入力にフイード・バツクされ
る。

次に、動作を説明する。フレーム状態カウンタ
FR１８５ｂ（第７Ａ図）は初期的に１にセツトさ
れ、該カウンタが０でなく、又信号EQL及びFR
１があるときには、いつでもゲート１９５ａを介
して入力された信号CLK SRによつてクロツク
される。該カウンタが６までカウントしたとき
に、それは６キヤラクタがFR１シフト・レジス
タ８２ａ乃至８２ｃ（第７Ａ図）に記憶されたと
いうことを示し（４キヤラクタ符号の場合には、
該カウンタが４までカウントしたときに）、フレ
ーム状態カウンタ８５ｂはセグメントが捕獲され
たということを、該シフト・レジスタに信号す
る。

第１６図は４入力ナンド・ゲート１９８ａの出
力をインバータ２００ａで反転して出力するフレ
ーム捕獲信号FR１CAPを表わす。FR１信号は
ゲート１９８ａの１方の入力に接続され、システ
ム・クロツク信号DVALは他の入力に接続され
る。ゲート１９８ａに対する第３の入力はアン
ド・ゲート２０２ａの出力に接続され、その反転
入力はフリツプ・フロツプ１８８ａ（第１４図）
から送信されたＱ１１に接続され、及びフリツ
プ・フロツプ１９２ａ（第１４図）から送信され
た１３に接続される。ゲート１９８ａに対する
第４の入力はインバータ２０４ａの出力である信
号OUTCBであり、その入力はフリツ
プ・フロツプ１６４（第１０図）から発生され
る。８ビツト・バイナリ・カウンタ１９３ａ（第
１４図）が４又は６のどちらかまでカウントした
ときに、出力信号Ｑ１１と１３の両方とも「ロ
ー」となり、ゲート２０２ａ（第１６図）を可能
化する。信号FR１とともに信号OUTCBがある
ときに、システム・クロツク信号DVALが入力
すると、それはゲート１９８ａをトグルし、信号
FR１CAPを「ハイ」にする。この信号はシフ
ト・レジスタ８２ａ乃至８２ｃ（第７Ａ図）によ
つて使用され、有効データを捕獲する。

次に、第７Ａ図をみて、デコーダ・チツプ２４
（第６図）に設けられているパターン認識アレイ
から出力された有効データを捕獲するシフト・レ
ジスタの動作を説明する。第８図に表わされてい
るように、16進データ・ビツト2⁰〜2³とパリテ
イ・ビツトＰとから成るフリツプ・フロツプ１０
２の出力はライン・ドライバ２２０を通してフリ
ツプ・フロツプ１４９に送信される。フリツプ・
フロツプ１４９の出力は12シフト・レジスタ８１
ａ〜８１ｃ，８２ａ〜８２ｃ，８３ａ〜８３ｃ，
８４ａ，８４ｃ（第７Ａ図）のそれぞれの入力に
接続される。該12シフト・レジスタはそれぞれ４
つのグループに分けられて、各３つのシフト・レ
ジスタがそれぞれ関係するフレーム状態カウンタ
８５ａ〜８５ｄに接続される。説明をしやすくす
るために、シフト・レジスタ１個のみの動作を説
明するが、その動作は他のシフト・レジスタにつ
いても同様であるということはわかるであろう。

第１７Ａ図及び第１７Ｂ図にはシフト・レジス
タ８１ａの回路の配列が表わされている。各シフ
ト・レジスタは５つの１×６フリツプ・フロツプ
２２２〜２３０から成る５×６ビツト・シフト・
レジスタである。データ及びパリテイ・ビツトの
各16進ビツトは該フリツプ・フロツプの１に入力
される。データはナンド・ゲート２３２を介して
該各フリツプ・フロツプにクロツク・インされ
る。該ゲート２３２への入力はフレーム０中「ハ
イ」であるフリツプ・フロツプ１４０（第９図）
からの信号FR０と、初期的に「ハイ」である信
号０と、システム・クロツク信号CLK SR
とである。パリテイ・データは信号CLK SRが
トグルしたときにパリテイ・シフト・レジスタ２
２２にクロツク・インされ、16進データはノア・
ゲート２３４を介してフリツプ・フロツプ２２４
〜２３０にクロツク・インされる。ナンド・ゲー
ト２３２は、またシフト・レジスタ２３６（第１
７Ａ図）をクロツクする。シフト・レジスタ２３
６の出力はゲート２００（第１３図）から送信さ
れた信号FR０CAPでクロツクされるフリツプ・
フロツプ２３８の入力に接続される。動作につい
て述べると、第６キヤラクタがフリツプ・フロツ
プ２２２乃至２３０にクロツク・インされたとき
に、シフト・レジスタ２３６の出力は「ハイ」に
なる。この出力はフリツプ・フロツプ２３８の入
力に送信され、セグメントが捕獲されたときに信
号FR０CAPは「ハイ」となるので、該フリツ
プ・フロツプにクロツク・インされる。フリツ
プ・フロツプ２３８のＱ出力信号Ｆ０Ａが「ハ
イ」となり、出力０が「ロー」になると、
ゲート２３２は無能化され、フリツプ・フロツプ
２２２〜２３０からクロツク信号を取り除く。

フリツプ・フロツプ２３８の出力信号Ｆ０Ａは
フリツプ・フロツプ２３９（第１７Ｂ図）をクロ
ツクすることにも使用される。シフト・レジスタ
によつて捕獲されたセグメントが４キヤラクタ・
セグメントになつたときに、フリツプ・フロツプ
２３９に対する入力信号０２が「ハイ」にな
る。フリツプ・フロツプ２３９に対する他の入力
信号Ｆ０Ａが「ハイ」になつたときに、フリツ
プ・フロツプ２３９の出力信号４０Ａも「ハイ」
になる。この出力信号は、捕獲されたセグメント
が４キヤラクタ・セグメントであるということを
マイクロプロセツサに知らせることに使用され
る。

出力信号Ｆ０Ａも４入力ナンド・ゲード２４０
（第１７Ａ図）に入力される。ゲート２４０に対
する他の入力は12シフト・レジスタのすべてから
負荷される信号から成る信号である。
シフト・レジスタのいずれか１にデータが捕獲さ
れたときに、その信号は「ロー」にな
る。該ゲート２４０への第３入力信号FR０はフ
レーム０中「ハイ」であり、第４入力信号CLK
SRはシステム・クロツク信号である。シフト・
レジスタにセグメントが捕獲されたときに、ゲー
ト２４０の出力はオア・ゲート２４４とともにラ
ツチ２４１を形成するオア・ゲート２４２（第１
７Ａ図）の反転入力を可能化する。

ゲート２４２の出力信号LDF０Ａは、「ハイ」
になつたときに、ノア・ゲート２４６（第１８
図）を可能化し、そして反転入力を持つノア・ゲ
ート２４７を可能化して、該ゲート２４７の出力
信号を「ロー」にする。シフト・レジ
スタ８１ｂ及び８１ｃ（第７Ａ図）から送信され
たLDF０Ａに類似する信号はゲート２４６にも
入力される。シフト・レジスタ８２ａ〜８２ｃ，
８３ａ〜８３ｃ，８４ａ〜８４ｃからの同様な信
号もノア・ゲート２４８及び２４９を介してゲー
ト２４７に送信される。出力信号はゲ
ート２５０を介して直接、割込みとしてマイクロ
プロセツサ３０（第６図）に送信されて、有効デ
ータ・セグメントが捕獲されたということを警報
する。

ゲート２４６及び２４９の出力信号は、また第
１９図に表わされているように、ナンド・ゲート
２５１の入力にも送信される。ゲート２５１の出
力はオア・ゲート２５２の反転入力に接続され
る。ゲート２５２への他の入力は通常「ハイ」で
あり、周期的データの捕獲中においてのみ「ロ
ー」になる。ゲート２５２の出力は３−状態
（tri−state）バツフア２５３の入力に接続され
る。LDF０Ａのようなシフト・レジスタの１の
負荷信号が「ハイ」になつたときに、ゲート２５
１の出力は「ハイ」となり、該バツフア２５３に
対する入力を「ロー」にする。マイクロプロセツ
サ３０（第６図）がシフト・レジスタを読出すべ
く待状態のときに、プロセツサ３０はクロツキン
グ信号SR RD（マイクロプロセツサの指令の信号
の発生は後述する）を発生する。信号 が
「ロー」になると、バツフア２５３を可能化し、
SRデータ・バスの出力ラインSR６を「ロー」に
する。この信号は、どのような型のセグメントが
シフト・レジスタに捕獲されたかを、マイクロプ
ロセツサが確認する助けとなる。

再び、第１７Ａ図にいき、そこでマイクロプロ
セツサ３０（第６図）から発生した信号SR RD
はナンド・ゲート２５４の１入力に送信されると
いうことがわかる。ゲート２５４の他の入力に
は、ゲート２４２から送信された信号LDF０Ａ
が現われる。ゲート２５４の出力には、信号
０Ａが現われ、３−状態バツフア２５５を可能化
して、フリツプ・フロツプ２４４乃至２３０から
のデータをSRデータ・バスに負荷する。信号SR
RDは、またフリツプ・フロツプ２４４〜２３０
からその記憶キヤラクタをSRバスを介し、レベ
ル・コンバータ２５６，２５７及び３−状態ドラ
イバ２５８（第２４Ｂ図）を介してマイクロプロ
セツサに対し、並列にクロツク・アウトするま
で、ゲート２５４及び２３４をトグルする。マイ
クロプロセツサからの信号 は読取られた
符号を解釈するためにマイクロプロセツサで使用
されるデータをデータ・ラインSR４，SR５から
フリツプ・フロツプ２５９（第２０図）にクロツ
ク・インすることに使用される。

フリツプ・フロツプ２２２に捕獲されたセグメ
ントのパリテイ・ビツトＰは、このときマイクロ
プロセツサに読込むことができる。これで、フリ
ツプ・フロツプ２２２は６ビツトすべてを並列に
３−状態バツフア２６０に出力したことになる。
該バツフア２６０は、それぞれオア・ゲート２４
２（第１７Ａ図）及びマイクロプロセツサ３０
（第６図）から送信された信号LDF０Ａ及び
PARTYによつて可能化されるナンド・ゲート２
６１で制御される。今、信号LDF０Ａはすでに
「ハイ」であるから、マイクロプロセツサ制御信
号であるPARTYが「ハイ」にならなければなら
ず、それによつて、ラインSR０−５を介し、SR
バスにデータを送信させることができる。マイク
ロプロセツサ３０がパリテイ・ビツトの読取り待
ちとなつたときに、マイクロプロセツサは指令デ
コード・アレイ９０（第７Ｂ図）によつてデコー
ドされる指令をそこに送り、信号PARTYをゲー
ト２６１に送り、又、第２０図の反転ゲート２６
３にもそれを送る。

第２０図において、ラインSR０乃至SR５に現
われたデータはフリツプ・フロツプ２６４にラツ
チされ、レベル・コンバータ２６５で変換された
信号はROM９９をアドレスすることを可能化す
る。他のマイクロプロセツサ基準指令である信号
PARDECは該ROMに対するチツプ選択入力を制
御する。その信号が活性にされたときに、パリテ
イ・データに対応するアドレスをROM９９のデ
ータからマイクロプロセツサに読出させ、該マイ
クロプロセツサは、符号から読取られたセグメン
トは左手なのか又は右手なのか、それは多数の異
なる型の符号の１からのものであるか又は周期的
に置かれた符号であるか、それは前方向読取りで
あるか、逆方向読取りであるか、ということを表
示する。このデコード方法はマイクロプロセツサ
のROMの約200乃至300バイトを節約し、更に時
間を節約する。

再び第１７Ａ図を参照し、６キヤラクタ及びパ
リテイ・データをマイクロプロセツサの中に読取
つた後で、フレームのリセツトが下記のような方
法で行われる。マイクロプロセツサ３０（第６
図）から信号FR RSTが発生されてナンド・ゲ
ート２６８に送られる。該ゲート２６８の他の入
力には、オア・ゲート２４２からの信号LDF０
Ａを受信する。信号LDF０Ａが「ハイ」になつ
たときに、信号FR RSTはゲート２６８を可能
化して、オア・ゲート２７０の反転入力を可能化
する。ゲート２７０の出力信号Ｆ０ARSTはフ
リツプ・フロツプ２３８，２３９のマスタ・リセ
ツトに接続され、その出力信号Ｆ０Ａを「ロー」
にし、ゲート２４４の出力信号０が「ハ
イ」になるように可能化する。次に、それはゲー
ト２４６，２４７（第１８図）を介して、信号
SYMCAPが「ハイ」状態に転ずることができる
ようにする。信号は「ハイ」になる
と、今、マイクロプロセツサは有効セグメントを
捕獲した他のシフト・レジスタを読むことができ
るようになる。信号Ｆ０ASTはシフト・レジス
タ２３６に対する並列負荷入力にも接続され、新
しいカウントの開始を可能にする。

周期的に発生するようなUPC多重−符号の読
取りは、他の符号の読取りと同様な方法で行われ
る。周期的発生型のようなUPC多重−符号は第
３０図に表わされている。第１の符号２９６は第
１図に表わされている型のものでよい。第１の符
号に続き、６モジユール幅の無地のスペースがあ
る。第２の符号２９８は該無地の部分に続き、第
１の符号より小さい。第２の符号は１モジユール
幅のバーで始まり、次に１モジユール幅のスペー
スがあり、次に２モジユール幅のバーが続く。こ
れらのバー及びスペースに続き、２又は５キヤラ
クタのいずれかを置くことができる。多重符号又
は周期的符号は標準のUPC符号と同じ方法で走
査される。

周期的符号の捕獲はＦ０Ｃシフト・レジスタ８
１ｃ（第７Ａ図）によつてのみ行われる。以下詳
細に説明するように、周期的ラツチがマイクロプ
ロセツサからの指令によつてセツトされる。該ラ
ツチの出力信号PERIODはナンド・ゲート３０
０（第１７Ｂ）に送信される。信号FR０CAP
（第１３図）はゲート３００にも送信される。ゲ
ート３００に対する第３の入力はアンド・ゲート
３０２の出力に接続される。フリツプ・フロツプ
２２２（第１７Ｂ図）からの６ビツトのデータ
と、オア・ゲート３０４からの信号GO0B（第１
７Ａ図）とはすべてゲート３０２の反転入力に送
信される。スキヤナが２つの周期的符号の間の部
分を走査しているときに、ゲート３０２の出力は
「ハイ」になる。信号PERIOD及びFR０CAPも
「ハイ」であり、ゲート３００の出力を「ロー」
にする。この出力信号２０はオア・ゲート３
０６と３０８（第１７Ｂ図）で形成されているラ
ツチ３０５に接続される。信号２０が「ロ
ー」になつたときに、ラツチ３０５はセツトさ
れ、ゲート３０６の出力信号Ｌ２Ｒは「ハイ」に
なる。

ラツチ３０５のゲート３０６に対する他の入力
は信号２２である。この信号はフレーム０で
はなくフレーム２において発生したということを
除き、２０と等価である。２２はナン
ド・ゲート３１０で作られる。ゲート３１０に対
する１方の入力は信号PERIODであり、他方の
入力はフレーム２（図示していない）によつて作
成された信号を使用し、ナンド・ゲート３１４を
介してオア・ゲート３１２から発生する。

第２１図には、ナンド・ゲート３２０に送信さ
れる信号Ｌ２ＲとPERIODとが表わされている。
フリツプ・フロツプ３２２の反転出力から送信し
た信号 も又、ゲート３２０に入力さ
れる。スキヤナが、周期的ラベルの走査中に、２
つのタグの間の部分にあるときに、及び前述の信
号のすべてが「ハイ」であれば、システム・クロ
ツク信号CLK１がゲート３２０をトグルするこ
とができ、それによつてフリツプ・フロツプ３２
２をクロツクする。フリツプ・フロツプ３２２へ
のデータ入力は信号０であり、それはＦ０Ｃ
シフト・レジスタ８１ｃ（第７図）にデータが捕
獲されないときに「ハイ」である。フリツプ・フ
ロツプ３２２がゲート３２０でクロツクされたと
きに、その出力信号START Ｐは「ハイ」とな
り、反転出力 は「ロー」となり、ゲ
ート３２０をデイセーブルする。この信号
START Ｐはシステム・クロツク信号CLK１で
シフト・レジスタ３２４にクロツク・インされる
ように、シフト・レジスタ３２４のデータ入力に
送信される。６つのCLK１クロツク・パルスの
後、シフト・レジスタ３２４の出力Q₅は「ハイ」
となり、その信号はフリツプ・フロツプ３２６の
マスタ・セツト入力に送信され、フリツプ・フロ
ツプ３２６「LOAD Ｐ」の出力信号LOAD Ｐ
を「ハイ」にする。次に、「ハイ」のLOAD Ｐ
信号はナンド・ゲート３２８に送信され、そこで
システム・クロツク信号DVALと結合される。
ゲート３２８の出力はオア・ゲート３３０の反転
入力に接続され、その他方の入力には、Ｆ０Ｃシ
フト・レジスタ８１ｃのためのリセツト信号であ
る０が現われる。信号０は第１
７Ａ図に表わされているリセツト信号Ｆ０
ARSTと類似である。ゲート３３０の出力信号
はゲート３３２で反転され、シフト・レジスタ３
２４のマスタ・リセツト入力に送信される。

動作について、信号START Ｐが存在する限
り、フリツプ・フロツプ３２４はCLK１の６パ
ルスの後のQ₅で出力を発生し、フリツプ・フロ
ツプ３２６から信号LOAD Ｐを発生し、それは
ゲート３２８，３３０，３３２を介してフリツ
プ・フロツプ３２４をクリヤする。この動作は、
START Ｐを発生しているフリツプ・フロツプ
３２２がオア・ゲート３３４及びナンド・ゲート
３３６を介して送信された信号によつてクリヤさ
れるまで継続的に繰返えされる。ゲート３３６の
入力に対する信号はフリツプ・フロツプ３３８か
ら発生した信号PERと、ロジツク電圧電源V_DDと
である。ゲート３３６の出力はゲート３３４の反
転入力に接続される。該ゲート３３４の他方の入
力は０である。ゲート３３４の出力はフ
リツプ・フロツプ３２２のマスタ・リセツト入力
に接続される。

フリツプ・フロツプ３２４のQ₁出力はナン
ド・ゲート３４０に接続され、Q₂出力はアン
ド・ゲート３４２の反転入力に接続される。ゲー
ト３４２の他方の反転入力はフリツプ・フロツプ
３３８のQ₀出力に接続される。その動作は、ク
ロツク・パルスCLK１の２番目を受信後、フリ
ツプ・フロツプ３２４からのQ₁出力が「ハイ」
となり、Q₂出力が「ロー」になる。フリツプ・
フロツプ３３８のQ₀出力もまた、このとき「ロ
ー」となり、ゲート３４２を可能化し、又、フリ
ツプ・フロツプ３２４のQ₁も、このとき「ハイ」
であるから、ゲート３４２の出力信号とフリツ
プ・フロツプ３２４のQ₁出力とはゲート３４０
を可能化する。ゲート３４０の出力信号はインバ
ータ３４２で反転されて信号1STを発生する。こ
の信号1STは、次のクロツク・パルスがフリツ
プ・フロツプ３２４のQ₂を「ハイ」にして、ゲ
ート３４２及び３４０を無能化するのでCLK１
の１クロツク・パルスの間だけ「ハイ」である。

信号1STはノア・ゲート３４４（第２２図）の
入力に送信される。ゲート３４４の他方の入力に
は、フリツプ・フロツプ３２６（第２１図）から
の信号LOAD Ｐが送信される。ゲート３４４の
出力は４入力オア・ゲート３４６の反転入力に接
続され、他の３つの入力には、フリツプ・フロツ
プ１６４（第１０図）からの信号、
OUTMARG及びが接続される。ゲー
ト３４６の出力はナンド・ゲート３４８の一方の
入力に接続され、他方の入力には、フリツプ・フ
ロツプ３２２（第２１図）からの信号START
Ｐとシステム・クロツク信号CLK SRとが現わ
れる。ゲート３４８の出力はシフト・レジスタ３
３８（第２１図）のクロツクに使用される信号
CLK Ｐである。信号1STがゲート３４４及び３
４６をパルスして可能化すると、信号CLK SR
がゲート３４８をトグルすることが許されて、次
にシフト・レジスタ３３８を活性にする信号
CLK Ｐを発生する。信号1STの除去後に、CLK
Ｐは信号LOAE Ｐで発生されるか、又は、
OUTMARG、信号によつて発生され
ることができる。

再び第２１図において、信号CLK Ｐが６回発
信したときに、シフト・レジスタ３３８のQ₅出
力信号PERは「ハイ」になる。信号PERはゲー
ト３３６（第２１図）に送信されてフリツプ・フ
ロツプ３２２をクリヤさせ、前述した方法によつ
てCLK Ｐ（第２２図）をデイセーブル（無能化）
する。

信号CLK Ｐはノア・ゲート３５０（第２２
図）の反転入力に送信され、その出力は信号CP
０Ｃであり、インバータ３６０を介して該周期的
データをフリツプ・フロツプ３５２〜３５８（第
２３Ａ）にクロツク・インすることに使用され
る。信号CP０Ｃは、またナンド・ゲート３６２
の通常の動作でそれをクロツクすることができ、
その動作は第１７Ａ図のゲート２４０と同様であ
る。信号CLK Ｐはオア・ゲート３６４（第２２
図）にも送信される。その出力は信号CP０であ
り、周期的符号からのパリテイ・データをシフ
ト・レジスタ３６６（第２３Ｂ）にクロツク・イ
ンすることに使用される。信号CP０は、通常の
動作でシフト・レジスタ３６８（第２３Ａ図）を
クロツク・インすることにも使用され、その動作
は第１７Ａ図のシフト・レジスタ２３６の動作と
同様である。信号CLK Ｐ（第２２図）はゲート
３６２の出力によつても発生することができる。
その動作は第１７Ａ図のゲート２３２のそれと同
様である。

第２３Ａ図及び第２３Ｂ図をみると、信号
PERはフリツプ・フロツプ３７０（第２３Ａ図）
のマスタ・セツト入力にも送信される。信号
PERが「ハイ」になつたときに、フリツプ・フ
ロツプ３７０の出力信号Ｆ０Ｃも「ハイ」とな
る。アンド・ゲート３７２，３７４は、通常動作
中はフリツプ・フロツプ３７０のセツトに使用さ
れ、フリツプ・フロツプ３７６（第２３Ｂ図）に
接続されている信号Ｆ０Ｃは、通常動作で、４キ
ヤラクタの捕獲を示すことに使用される。その動
作は第１７Ｂ図のフリツプ・フロツプ２３９の動
作と類似する方法である。ゲート３７８はフリツ
プ・フロツプ３７６をリセツトすることに使用さ
れるインバータである。信号Ｆ０Ｃはアンド・ゲ
ート３７７（第２３Ａ図）にも送信され、該ゲー
トの他の入力はアンド・ゲート３７５の出力から
とられる。ゲート３７５の入力には信号０及
び０が現われる。Ｆ０Ｃレジスタ８１ｃ（第
７Ａ図）があるデータを捕獲したときに、ゲート
３７７の出力信号は「ハイ」となり、ナンド・ゲ
ート３８０に送信される。該ゲート３８０への他
の入力はFR０及びを含み、それらが
「ハイ」になつたときに、入力クロツク信号CLK
SRがゲート３８０をトグルすることができるよ
うになる。それは、オア・ゲート３８２，３８４
で構成されたラツチ３８１をセツトするだろう。
ゲート３８２の出力信号LDF０Ｃも「ハイ」と
なり、ゲート２４６及び２４７（第１８図）を介
して信号を「ロー」にし、セグメント
が捕獲されたということをマイクロプロセツサに
信号する。

信号LDF０Ｃ（第２３Ａ図）はナンド・ゲート
３８５（第１９図）にも送信され、そこで信号
PER（第２１図）と組合わされ、信号を
発生してゲート２５２を可能化し、バツフア２５
３がマイクロプロセツサから発生した信号
RDによつてクロツクされたときに、SR６ライン
を「ハイ」にする。そして、マイクロプロセツサ
が読取られた符号の型を解釈する助けをする。信
号はオア・ゲート３８６（第２０図）に
も送信される。このとき、信号は「ロ
ー」であるから、それはフリツプ・フロツプ２５
９のD₁入力を「ロー」にする。その「ロー」は
SR RDによつてフリツプ・フロツプ２５９にク
ロツク・インされ、それも、読取中の符号の解釈
でマイクロプロセツサの助けとなる。

第２２図において、マイクロプロセツサ３０
（第６図）は、データ・セグメントの受信待ちの
ときには、SR RD信号を発生し、それをナン
ド・ゲート３８７に送信する。ゲート３８７の負
荷出力信号０が「ロー」になると、３−状
態バツフア３８８を可能化してデータをSRデー
タ・バスに負荷させ、信号CP０Ｃにもフリツ
プ・フロツプ３５２〜３５８からバツフア３８８
にデータをクロツク・インさせるようにする。次
に、マイクロプロセツサは信号PARTYを発生す
ることによつて、パリテイ・データをSRデー
タ・バスにクロツク・アウトする。信号PARTY
はアンド・ゲート３９０で信号LDF０Ｃ（第２３
Ａ図）と組合わされ、そのゲート３９０の出力信
号は３−状態バツフア３９２（第２３Ｂ図）を可
能化して、そのパリテイ・データをバス・ライン
SR０乃至SR５から成るSRバスに負荷させる。

Ｆ０Ｃレジスタ８１ｃ（第７Ａ図）は、マイク
ロプロセツサが信号FR RSTを発生したときに
リセツトされ、アンド・ゲート３９４及びオア・
ゲート３９６を介してフリツプ・フロツプ３７０
（第２３Ａ図）をクリヤさせる。フリツプ・フロ
ツプ３７０がクリヤすると、それはLDF０Ｃラ
ツチ３８１をクリヤし、を「ハイ」状
態（第１８図）に戻すことができ、シフト・レジ
スタＦ０Ｃが次のデータを捕獲することができる
ようにする。

第２４Ａ図乃至第２４Ｃをみると、マイクロプ
ロセツサDBデータ・バス２９（第７Ｂ）は、デ
ータ・ラインDB０〜DB７、ALE（アドレス・ラ
ツチ・エネーブル）、（書込）、（読出し）
等の11バス・ラインを有する。このバス・ライン
はバツフア４００及び４０２に接続される。デー
タ・ラインDB２乃至DB７はアンド・ゲート４
０４の反転入力に接続され、その出力信号
COMNDはマイクロプロセツサ読出し（）及
び書込み（）メモリー指令を特別のチツプ指
令にデコードすることに使用される。バツフア４
０２からのDB０，DB１データ・ラインはゲー
ト４０６，４０８で反転され、４つの信号DB
１，１，DB０，０は信号COMNDととも
に、ナンド・ゲート４１０〜４１６（第２４Ｃ）
でデコードされて指令信号，，，
RESを発生し、それはゲート４２０（第２４Ａ
図）で反転されたバツフア４００からの信号
ALEによつてフリツプ・フロツプ４１８にクロ
ツク・インされる。バス・ラインDB０，DB１
及びDB３乃至DB７は、アンド・ゲート４２４
において、インバータ・ゲート４２２から出力さ
れたバス・ライン２と組合わされ、インバー
タ４２６を通して信号０４を発生し、フ
リツプ・フロツプ４１８にも記憶される。指令信
号０４，，，，はマ
イクロプロセツサからの信号及びと組合
わされて、フレーム制御チツプのための指令作用
を発生する。

次に、第２５図をみると、信号はフリツ
プ・フロツプ４１８からの信号とともにア
ンド・ゲート４２８の反転入力に送信されて、信
号PARTY（マイクロプロセツサ指令00RD）を発
生する。この信号、パリテイ読出し指令はシフ
ト・レジスタに捕獲された有効パリテイ・セグメ
ントを、SRデータ・バス８８を介してパリテ
イ・デコードROM（第７Ｂ図）に送信する。
信号はフリツプ・フロツプ４１８（第２４Ｃ図）
からの信号とともに、アンド・ゲート４３
０（第２５図）の反転入力にも送信されて、信号
SR RD（01 RD）を発生する。シフト・レジスタ
読出指令であるこの信号は、現在活性中のシフ
ト・レジスタからの捕獲された有効データ・セグ
メントをSRデータ・バスにクロツク・アウトし
てマイクロプロセツサに送信する。次に、該SR
RD信号はインバータ・ゲート４３２を介して送
られて を発生する。信号はフリツプ・
フロツプ４１８からの信号０４とともに、
アンド・ゲート４３４（第２６図）の反転入力に
も送信されて、パリテイ・デコード指令である信
号PARDEC（04 RD）を発生し、マイクロプロセ
ツサがパリテイ・デコードROM９９（第７Ｂ
図）からパリテイ・ビツト情報を読むことができ
るようにする。この信号は、更にインバータ４３
６（第２６図）を通して送信されて、信号
PARDECを発生する。

マイクロプロセツサ３０から発生した信号
は信号とともにアンド・ゲート４３８（第
２５図）の反転入力に送信されて、信号FR
RST（01 WR）を発生する。フレーム・リセツト
指令であるこの信号は、前に記憶したデータを持
つシフト・レジスタが新たなデータの収集を開始
することができるようにする。信号は信号
CMND０４とともにアンド・ゲート４４０（第
２６図）の反転入力にも送信され、その出力はゲ
ート４４２，４４４（第２６図）で構成されるラ
ツチ４４１に接続される。該ゲート４４４の出力
信号NOMARG（04 WR）はマージンの要求なし
に、シフト・レジスタでセグメントを捕獲するこ
とができるようにする。ラツチ４４１はゲート４
４４の入力に信号RESETを送信してクリヤされ
る。

次のような１対のマイクロプロセツサの指令信
号が周期的符号の読取り制御に使用される。これ
ら信号に含まれる信号の１つはフリツプ・フロツ
プ４１８（第２４Ｃ図）からの信号ととも
にアンド・ゲート４４６（第２５図）の反転入力
に送信される信号を含み、その出力はノア・
ゲート４４８及び４５０によつて形成されるラツ
チ４４７に接続される。ゲート４４８の出力信号
PERIOD（03 RD）は周期的指令のセツトであ
り、Ｆ０シフト・レジスタ８１ｃ（第７Ａ図）が
周期的タグを捕獲することができるようにする。
ラツチ４４７はアンド・ゲート４５２の反転入力
に供給された信号とともに信号を受信し
てリセツトされる。ゲート４５２（第２５図）の
出力はラツチ４４７を構成するゲート４４８の１
入力に接続され、ノア・ゲート４５４の１入力に
も接続される。その出力信号（03 WR）
はチツプ・リセツト指令であり、このチツプに含
まれているロジツクの一般的リセツトである。ゲ
ート４５４に対するもう一方の入力はインバータ
４５６の出力に接続され、その入力はPWRRST
として受信される。この信号は、また信号
RESETとなつてチツプ・ロジツクの一般的リセ
ツトとなる。信号はインバータ４５８に
送信されて、信号RESETを出力する。信号
RESETはフレーム・カウンタFR０にセツトし、
12シフト・レジスタのすべてのデータ捕獲をリセ
ツトし、前述の方法でホスト通信／OCIAインタ
フエースの送受信ロジツクをクリヤする。

一対のメモリー指令信号が使用されて、マイク
ロプロセツサ３０（第７Ｂ図）がOCIA３２及び
ホスト通信インタフエース９４を介して端末機３
４と通信することができるようにする。信号
はフリツプ・フロツプ４１８（第２４Ｃ図）から
アンド・ゲート４６０（第２５図）の反転入力に
対し、信号とともに送信される。ゲート４
６０の出力信号RD COM（02 RD）は、OCIAの
レジスタに記憶されていた端末機からのデータを
マイクロプロセツサが読出しうるようにする。信
号はフリツプ・フロツプ４１８からアンド・
ゲート４６２（第２５図）の反転入力に対し、信
号とともに、バスを介して送信されWR
COM信号（02 WR）を発生する。この信号は、
OCIAを介してマイクロプロセツサがデータを端
末機に送信することができるようにする。

SRバスを調整する３−状態ドライバ２５８を
制御する信号（第２４Ｂ）はマイクロプ
ロセツサのメモリー指令信号と、フリツ
プ・フロツプ４１８（第２４Ｃ図）からナンド・
ゲート４６４の入力に送信された０４と
によつて作られる。ゲート４６４の出力はインバ
ータ・ゲート４６６によつて反転され、その出力
はオア・ゲート４６８の反転入力に接続される。
フリツプ・フロツプ４１８からゲート４６８の反
転入力に送信される他の信号はととで
ある。ゲート４６８の出力はインバータ・ゲート
４７０で反転されて、この出力信号はナ
ンド・ゲート４７２の反転入力に接続される。ゲ
ート４７２のもう一方の入力には信号が接続
される。ゲート４７２の出力は３−状態ドライバ
２５８のエネーブリング入力に接続されて、デー
タをマイクロプロセツサを送信できるようにす
る。及びの両信号は、SRデータ・バス
からマイクロプロセツサにデータを送信させるた
めには、「ロー」でなければならない。

端末機３４（第７Ｂ図）はOCIA３２及びホス
ト通信インタフエース９４を介してマイクロプロ
セツサ３０と通信することができる。マイクロプ
ロセツサ３０から端末機３４に送られるべきデー
タはDBデータ・バス・ラインDB０〜DB７から
シフト・レジスタ５００（第２７図）に挿入され
る。マイクロプロセツサはシフト・レジスタ５０
０の並列負荷入力に対し、信号WR COMを出力
して、該ラインDB０〜DB７からデータを負荷
することができるようにする。信号WR COMは
フリツプ・フロツプ５０２のマスタ・セツト入力
にも送信される。フリツプ・フロツプ５０２の出
力はアンド・ゲート５０４の反転入力に接続さ
れ、信号WR COMが該ゲートの他の反転入力に
接続される。ゲート５０４の出力信号Ｒ
DATAはデータがホスト通信インタフエース９
４にあるということを端末機３４に通知する。信
号WR COMはフリツプ・フロツプ５０６のマス
タ・クリヤ入力にも送信され、そのＱ出力はゲー
ト５０８で反転される。インバータ５０８の出力
信号は、データがホスト通信インタフエー
ス９４から端末機にクロツク・アウトされたとき
に、それをマイクロプロセツサ３０（第２９図）
に通知する。信号WR COMが「ハイ」になつた
ときに、それは信号を「ハイ」にして、デ
ータが送信待ちであるということを表示する。

信号WR COMはシフト・レジスタ５１０（第
２７図）の並列負荷入力にも送信される。このシ
フト・レジスタは、ホスト通信インタフエースか
ら端末機に対してデータをクロツク・アウトする
クロツキング・パルスをカウントする。
端末機がデータの受信待ちとなつたときに、イン
バータ５１２を介してラインの１群のパ
ルスをシフト・レジスタ５００，５１０及びフリ
ツプ・フロツプ５０２，５０６に送信する。最初
の８パルス がDBデータ・ラインDB０〜
DB７からのデータを、シフト・レジスタ５０
０、フリツプ・フロツプ５０２、アンド・ゲート
５０４を通し、Ｒ DATAライン及びOCIAを介
して端末機にクロツク・アウトする。第９番目の
パルスはフリツプ・フロツプ５０６の出
力を「ハイ」にし、信号を「ロー」に下げ
てデータすべてが端末機に送られたということを
表示する。

端末機がマイクロプロセツサに送られるべきデ
ータを持つ場合は、ライン（第２８図）
を介して直列に、ホスト通信インタフエースにデ
ータを送信する。そのデータはシフト・レジスタ
５１４及び５１６に送信される。端末機は、ゲー
ト５１８で反転されてシフト・レジスタ５１４，
５１６，５２０に送信される信号 によつ
て該データを該シフト・レジスタにクロツク・イ
ンする。１バイトのデータがシフト・レジスタ５
１４及び５１６にクロツク・インされたときに、
クロツク・パルス をカウントするシフ
ト・レジスタ５２０の出力は「ハイ」となる。こ
の出力信号Ｒ COMMはノア・ゲート５２２
（第１８図）に送信され、その出力はノア・ゲー
ト２４７の反転入力に接続される。ゲート２４７
の出力信号は、信号Ｒ COMMが
「ハイ」になつたときに、「ロー」となり、マイク
ロプロセツサに対してSRデータ・バスを読むよ
うに信号を送る。

信号Ｒ COMMは３−状態バツフア２５３
（第１９図）にも送信される。信号 が発生
したことにより、マイクロプロセツサがSRデー
タ・バスを読取るときに、信号Ｒ COMMはバ
ツフア２５３を介してSRデータ・バス・ライン
のSR７に送信される。Ｒ COMM信号が「ハ
イ」であるところから、ラインSR７が「ハイ」
であるということを知つたマイクロプロセツサ
は、それが読取られるのを待つている端末機から
のデータであるということがわかる。ここで、マ
イクロプロセツサはRD COM信号を発生して３
−状態バツフア５２６及び５２８（第２８図）を
可能化し、SRデータ・バスを介して端末機デー
タをマイクロプロセツサに送信する。信号RD
COMはインバータ５３２を介してオア・ゲート
５３０にも送信される。ゲート５３０はシフト・
レジスタ５２０のリセツトを行う。

第２９図に表わされているように、マイクロプ
ロセツサ３０はスロツト・スキヤナ用に使用する
４つの出力ライン、すなわち、音声のためのライ
ン（TONE）５３４、有効ライトのためのライ
ン（GD LITE）５３６、無効ライトのためのラ
イン（BD LITE）５３８及びレーザ・オンのた
めのライン（LASER ON）５４０を持つ。音声
信号TONEはラベルが読まれたときに発音する
可聴信号を制御する。有効ライト信号GD LIDE
は読取られたラベルが有効であることを示すライ
トを点灯する。無効ライト信号BD LITEは読取
られたラベルが無効であることを示すライトを点
灯する。レーザ・オン信号LASER ONはレー
ザ・ビームを投射させることができる窓のシヤツ
タを制御する。