JPS648379B2 - - Google Patents
Info
- Publication number
- JPS648379B2 JPS648379B2 JP58066750A JP6675083A JPS648379B2 JP S648379 B2 JPS648379 B2 JP S648379B2 JP 58066750 A JP58066750 A JP 58066750A JP 6675083 A JP6675083 A JP 6675083A JP S648379 B2 JPS648379 B2 JP S648379B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- input
- interrupt
- machine check
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は複数のチヤネルや演算処理部でハード
ウエアを共有し、それを時分割で使用している情
報処理装置において、装置内部の障害処理方式に
関する。
ウエアを共有し、それを時分割で使用している情
報処理装置において、装置内部の障害処理方式に
関する。
チヤネルに関する障害には、入出力装置（Ｉ／
Ｏ）インターフエイス制御下の障害とチヤネルを
含む共有ハードウエア内部での障害がある。この
うち、Ｉ／Ｏインターフエイス制御下で障害が発
生した場合は、該当ハードウエア情報にログアウ
トを行つた後、該当Ｉ／Ｏインターフエイスを切
離し、チヤネル状態語（CSW）にインターフエ
イス制御チエツク（ICC）をセツトし、入出力割
込みコードにエラーを検出したチヤネル番号をセ
ツトすることにより、プログラムに入出力割込み
を行う。この場合、プログラムでは、障害が該当
チヤネルのみに限定できるため、チヤネルプログ
ラムの再試行などにより障害の回復が比較的簡単
に行える。
Ｏ）インターフエイス制御下の障害とチヤネルを
含む共有ハードウエア内部での障害がある。この
うち、Ｉ／Ｏインターフエイス制御下で障害が発
生した場合は、該当ハードウエア情報にログアウ
トを行つた後、該当Ｉ／Ｏインターフエイスを切
離し、チヤネル状態語（CSW）にインターフエ
イス制御チエツク（ICC）をセツトし、入出力割
込みコードにエラーを検出したチヤネル番号をセ
ツトすることにより、プログラムに入出力割込み
を行う。この場合、プログラムでは、障害が該当
チヤネルのみに限定できるため、チヤネルプログ
ラムの再試行などにより障害の回復が比較的簡単
に行える。
一方、チヤネルを含む共通ハードウエアで障害
が発生した場合は、従来は一律に全チヤネルをク
リアした後、マシンチエツク割込みコード
（MCIC）に外部障害（ED）をセツトし、これを
主記憶装置の所定の記憶位置に格納して、プログ
ラムにマシンチエツク割込みを行つていた。この
ため、ほとんどの場合プログラムのリカバリーが
不能で、実質的なシステムダウンにつながつてい
た。以下、これらについてより詳細に説明する。
が発生した場合は、従来は一律に全チヤネルをク
リアした後、マシンチエツク割込みコード
（MCIC）に外部障害（ED）をセツトし、これを
主記憶装置の所定の記憶位置に格納して、プログ
ラムにマシンチエツク割込みを行つていた。この
ため、ほとんどの場合プログラムのリカバリーが
不能で、実質的なシステムダウンにつながつてい
た。以下、これらについてより詳細に説明する。
第１図は複数チヤネルを統合制御するチヤネル
制御装置の従来の構成例を示している。第１図に
おいて、１は制御しているチヤネル番号を格納し
ているチヤネルアドレスレジスタ（CHAD）で
あり、該レジスタ１の内容をデコーダ２でデコー
ドし、その出力信号により制御対象のチヤネル３
を選択する。第１図の場合、チヤネル３はCH０
〜CH３よりなる。４は演算器であり、４つのチ
ヤネル３により共有されているが、更に演算処理
ユニツト（BPU）と共有されていてもよい。演
算器４の入力側にはバスライン５が接続されてお
り、選択されたチヤネル３のレジスタの内容をの
せることができる。また、演算器４は他の共通の
レジスタ類とも接続されている。演算器４の出力
側にはバスライン６が接続されており、選択され
たチヤネル３のレジスタへの処理結果の格納、あ
るいは該処理結果の主記憶装置（図示せず）への
格納等が行われる。
制御装置の従来の構成例を示している。第１図に
おいて、１は制御しているチヤネル番号を格納し
ているチヤネルアドレスレジスタ（CHAD）で
あり、該レジスタ１の内容をデコーダ２でデコー
ドし、その出力信号により制御対象のチヤネル３
を選択する。第１図の場合、チヤネル３はCH０
〜CH３よりなる。４は演算器であり、４つのチ
ヤネル３により共有されているが、更に演算処理
ユニツト（BPU）と共有されていてもよい。演
算器４の入力側にはバスライン５が接続されてお
り、選択されたチヤネル３のレジスタの内容をの
せることができる。また、演算器４は他の共通の
レジスタ類とも接続されている。演算器４の出力
側にはバスライン６が接続されており、選択され
たチヤネル３のレジスタへの処理結果の格納、あ
るいは該処理結果の主記憶装置（図示せず）への
格納等が行われる。
７はチヤネルアドレスレジスタ１のパリテイエ
ラーが発生した時にセツトされるチエツクラツチ
（CHADPE）、８は出力バスライン６のパリテイ
エラーが発生した時にセツトされるチエツクラツ
チ（OBUSPE）である。オアゲート９は、これ
らチエツクラツチ類の信号を論理和してマシンチ
エツク要求信号１０を出力する。該マシンチエツ
ク要求信号１０が“１”になると、CPUは凍結
され、障害処理が開始される。１４はチヤネル処
理中を示す制御フリツプフロツプ
（CHPROCESS）であり、入出力命令、入出力割
込み、スチールの先頭でセツトされ、終了時にリ
セツトされる。
ラーが発生した時にセツトされるチエツクラツチ
（CHADPE）、８は出力バスライン６のパリテイ
エラーが発生した時にセツトされるチエツクラツ
チ（OBUSPE）である。オアゲート９は、これ
らチエツクラツチ類の信号を論理和してマシンチ
エツク要求信号１０を出力する。該マシンチエツ
ク要求信号１０が“１”になると、CPUは凍結
され、障害処理が開始される。１４はチヤネル処
理中を示す制御フリツプフロツプ
（CHPROCESS）であり、入出力命令、入出力割
込み、スチールの先頭でセツトされ、終了時にリ
セツトされる。
従来の障害処理のフローを示すと第２図のよう
になる。本処理はチヤネル制御装置、CPUと独
立の診断専用の装置やサービスプロセツサで行な
われる場合もあり、チヤネル制御装置もしくは
CPU自身が行なうこともあり、またはこれらの
各装置が分担し合つて処理することもある。
になる。本処理はチヤネル制御装置、CPUと独
立の診断専用の装置やサービスプロセツサで行な
われる場合もあり、チヤネル制御装置もしくは
CPU自身が行なうこともあり、またはこれらの
各装置が分担し合つて処理することもある。
さて、マシンチエツク要求信号１０が“１”に
なると、障害処理が開始され、まずハードウエア
情報のログアウトを行い（ステツプ100）、次に
CH−PROCESS１４がセツトされているかどう
かテストする（ステツプ101）。CHPROCESS１
４がセツトされていれば、チヤネル処理中の共通
のハードウエア部分の障害と判断し、一律に全チ
ヤネルCH０〜CH３をクリアする（ステツプ
103）。これにより、各チヤネルに接続されている
全ての入出力装置（Ｉ／Ｏ）もクリアされること
になる。次にマシンチエツク割込みコード
（MCIC）に外部障害（ED）をセツトして主記憶
装置の所定の記憶位置に格納し（ステツプ104）、
マシンチエツク割込みを行う（ステツプ105）。一
方、CHPROCESS１４がセツトされていなけれ
ば、MCICに内部障害をセツトして主記憶装置に
格納した後（ステツプ102）、マシンチエツク割込
みを行う。
なると、障害処理が開始され、まずハードウエア
情報のログアウトを行い（ステツプ100）、次に
CH−PROCESS１４がセツトされているかどう
かテストする（ステツプ101）。CHPROCESS１
４がセツトされていれば、チヤネル処理中の共通
のハードウエア部分の障害と判断し、一律に全チ
ヤネルCH０〜CH３をクリアする（ステツプ
103）。これにより、各チヤネルに接続されている
全ての入出力装置（Ｉ／Ｏ）もクリアされること
になる。次にマシンチエツク割込みコード
（MCIC）に外部障害（ED）をセツトして主記憶
装置の所定の記憶位置に格納し（ステツプ104）、
マシンチエツク割込みを行う（ステツプ105）。一
方、CHPROCESS１４がセツトされていなけれ
ば、MCICに内部障害をセツトして主記憶装置に
格納した後（ステツプ102）、マシンチエツク割込
みを行う。
以上の様に、チヤネル処理中に、チヤネルを含
む共通ハードウエアで障害が発生した場合、従来
は影響が全チヤネル、全Ｉ／Ｏに及び、実質的な
システムダウンにつながつていたのである。
む共通ハードウエアで障害が発生した場合、従来
は影響が全チヤネル、全Ｉ／Ｏに及び、実質的な
システムダウンにつながつていたのである。
本発明の目的は、チヤネル制御装置、CPU内
部の共通ハードウエア障害に関して、ある特定の
チヤネルだけの障害として処理し、システムの信
頼度を向上させる情報処理装置の障害処理方式を
提供することによる。
部の共通ハードウエア障害に関して、ある特定の
チヤネルだけの障害として処理し、システムの信
頼度を向上させる情報処理装置の障害処理方式を
提供することによる。
チヤネル制御装置、CPU内部のチヤネルで共
通に使用される部分の障害に対して、その障害の
結果、直接影響を受けるのは、ほとんどの場合そ
の時処理対象となつているチヤネルのみである。
本発明はこの点に着目し、障害の結果、処理対象
となつているチヤネル番号が保証されているかど
うかチエツクし、保証されている場合はそのチヤ
ネルの入出力割込みとしてプログラムに報告する
ものである。
通に使用される部分の障害に対して、その障害の
結果、直接影響を受けるのは、ほとんどの場合そ
の時処理対象となつているチヤネルのみである。
本発明はこの点に着目し、障害の結果、処理対象
となつているチヤネル番号が保証されているかど
うかチエツクし、保証されている場合はそのチヤ
ネルの入出力割込みとしてプログラムに報告する
ものである。
第３図は本発明の一実施例のブロツク図を示
す。第３図において、第１図と相違する部分は、
チヤネル処理中を示す制御フリツプフロツプ１４
の代りに、入出力命令処理中であることを示すフ
リツプフロツプ（IOINIS）１１と、入出力割込
み処理中であることを示すフリツプフロツプ
（IOINT）１２と、スチール処理中であることを
示すフリツプフロツプ（IOSTL）１３を設けた
ことである。又、第３図では、全体の構成が分る
ように制御ユニツト１５、主記憶制御装置１６及
び主記憶装置１７が示されている。制御ユニツト
１５は主記憶装置１７から読出した命令の解読、
実行の制御を司どる部分であり、図では省略した
が、マイクロプログラム格納用の制御メモリが具
備されている。なお、後述する第４図及び第５図
の処理フローは制御ユニツト１５内のマイクロプ
ログラムの制御下で実行されるとする。主記憶装
置１７にはプログラム、データの他、得定の記憶
位置に新旧のプログラム状態語（PSW）、チヤネ
ル状態語（CSW）、割込みコード等が格納されて
いる。
す。第３図において、第１図と相違する部分は、
チヤネル処理中を示す制御フリツプフロツプ１４
の代りに、入出力命令処理中であることを示すフ
リツプフロツプ（IOINIS）１１と、入出力割込
み処理中であることを示すフリツプフロツプ
（IOINT）１２と、スチール処理中であることを
示すフリツプフロツプ（IOSTL）１３を設けた
ことである。又、第３図では、全体の構成が分る
ように制御ユニツト１５、主記憶制御装置１６及
び主記憶装置１７が示されている。制御ユニツト
１５は主記憶装置１７から読出した命令の解読、
実行の制御を司どる部分であり、図では省略した
が、マイクロプログラム格納用の制御メモリが具
備されている。なお、後述する第４図及び第５図
の処理フローは制御ユニツト１５内のマイクロプ
ログラムの制御下で実行されるとする。主記憶装
置１７にはプログラム、データの他、得定の記憶
位置に新旧のプログラム状態語（PSW）、チヤネ
ル状態語（CSW）、割込みコード等が格納されて
いる。
第４図はフリツプフロツプ１１，１２，１３の
セツト、リセツトの時期を示したものである。即
ち、フリツプフロツプ（IOINIS）１１は、入出
力命令でチヤネルアドレスレジスタ（CHAD）
１に命令で指定されたチヤネル番号をセツトした
あとにセツトされ、該命令の処理後にリセツトさ
れる。フリツプフロツプ（IOINT）１２は、入
出力割込みを受付けたチヤネル番号をCHAD１
にセツトしたあとにセツトされ、割込み処理後リ
セツトされる。フリツプフロツプ（IOSTL）１
３はスチール（実行中の処理を中断し、それによ
り優先順位の高い処理に移行すること）したチヤ
ネル番号をCHAD１にセツトしたあとにセツト
され、スチール処理後、下位レベルに回復
（RTN）とするとリセツトされる。なお、本列で
は、チヤネル処理内容を知るため３個のフリツプ
フロツプ１１，１２，１３により表現したが、こ
れはコード化されていてもよいし、“チヤネル中”
という主フリツプフロツプを設け、サブフリツプ
フロツプに“入出力命令処理中”を設け、“入出
力割込み処理中”を上記フリツプフロツプの排反
で使用してもよい。
セツト、リセツトの時期を示したものである。即
ち、フリツプフロツプ（IOINIS）１１は、入出
力命令でチヤネルアドレスレジスタ（CHAD）
１に命令で指定されたチヤネル番号をセツトした
あとにセツトされ、該命令の処理後にリセツトさ
れる。フリツプフロツプ（IOINT）１２は、入
出力割込みを受付けたチヤネル番号をCHAD１
にセツトしたあとにセツトされ、割込み処理後リ
セツトされる。フリツプフロツプ（IOSTL）１
３はスチール（実行中の処理を中断し、それによ
り優先順位の高い処理に移行すること）したチヤ
ネル番号をCHAD１にセツトしたあとにセツト
され、スチール処理後、下位レベルに回復
（RTN）とするとリセツトされる。なお、本列で
は、チヤネル処理内容を知るため３個のフリツプ
フロツプ１１，１２，１３により表現したが、こ
れはコード化されていてもよいし、“チヤネル中”
という主フリツプフロツプを設け、サブフリツプ
フロツプに“入出力命令処理中”を設け、“入出
力割込み処理中”を上記フリツプフロツプの排反
で使用してもよい。
次に、第５図により本発明の障害処理について
説明する。マシンチエツク要求信号１０が“１”
になると、制御ユニツト１５の制御下で、まずハ
ードウエア情報のログアウトを行い（ステツプ
200）、次にIOINIS１１、IOINT１２がセツトさ
れているかどうかチエツクする（ステツプ201）。
セツトされていればチヤネルの入出力命令、入出
力割込み処理中の障害であるので、次にCHAD
１のパリテイエラー・チエツククラツチ
（CHADPE）７がセツトされているかどうかチエ
ツクする（ステツプ202）。CHADPE７がセツト
されていると、チヤネル番号を記憶している
CHAD１の内容が保証されないことを意味して
おり、この場合は従来と同様にマシンチエツク割
込み処理を行なう（ステツプ210、211）。また、
この時装置によつては、他のエラー要因に関して
もマシンチエツク割込みとして処理しなければな
らない場合もあり、一般にはCHADPE７にのみ
限定するものではない。
説明する。マシンチエツク要求信号１０が“１”
になると、制御ユニツト１５の制御下で、まずハ
ードウエア情報のログアウトを行い（ステツプ
200）、次にIOINIS１１、IOINT１２がセツトさ
れているかどうかチエツクする（ステツプ201）。
セツトされていればチヤネルの入出力命令、入出
力割込み処理中の障害であるので、次にCHAD
１のパリテイエラー・チエツククラツチ
（CHADPE）７がセツトされているかどうかチエ
ツクする（ステツプ202）。CHADPE７がセツト
されていると、チヤネル番号を記憶している
CHAD１の内容が保証されないことを意味して
おり、この場合は従来と同様にマシンチエツク割
込み処理を行なう（ステツプ210、211）。また、
この時装置によつては、他のエラー要因に関して
もマシンチエツク割込みとして処理しなければな
らない場合もあり、一般にはCHADPE７にのみ
限定するものではない。
CHADPE７がセツトされていない場合、
CHAD１で選択されているチヤネル３のＩ／Ｏ
インターフエースの切離しを行う（ステツプ２０
３）。次にチヤネル状態語（CSW）の状態バイト
にチヤネル制御チエツク（CCC）をセツトし記
憶制御装置１６を介して主記憶装置１７の所定記
憶位置に格納する（ステツプ204）。又、割込みコ
ードにはCHAD１の内容をセツトし、同様に主
記憶装置１７の所定記憶位置に格納する（ステツ
プ205）。次に、IOINIS１１がセツトされている
かどうかチエツクし（ステツプ206）、セツトされ
ていれば、コンデイシヨンコードに“１”をセツ
トして該当入出力命令を終了する（ステツプ
208）。IOINIS１１がセツトされていなければ
IOINT１２がセツトされていることであり、こ
の場合は、入出力割込みのPSWを切換えること
により、CHAD１のチヤネルからの入出力割込
みが発生することになる（ステツプ207）。
CHAD１で選択されているチヤネル３のＩ／Ｏ
インターフエースの切離しを行う（ステツプ２０
３）。次にチヤネル状態語（CSW）の状態バイト
にチヤネル制御チエツク（CCC）をセツトし記
憶制御装置１６を介して主記憶装置１７の所定記
憶位置に格納する（ステツプ204）。又、割込みコ
ードにはCHAD１の内容をセツトし、同様に主
記憶装置１７の所定記憶位置に格納する（ステツ
プ205）。次に、IOINIS１１がセツトされている
かどうかチエツクし（ステツプ206）、セツトされ
ていれば、コンデイシヨンコードに“１”をセツ
トして該当入出力命令を終了する（ステツプ
208）。IOINIS１１がセツトされていなければ
IOINT１２がセツトされていることであり、こ
の場合は、入出力割込みのPSWを切換えること
により、CHAD１のチヤネルからの入出力割込
みが発生することになる（ステツプ207）。
IOINIS１１とIOINT１２がセツトされておら
ず、IOSTL１３がセツトされていれば（ステツ
プ209）、CHADPE７がセツトされていないこと
を確認して（ステツプ212）、割込みフラグをセツ
トし（ステツプ213）、一担、下位レベルへ処理を
戻す（ステツプ214）。その後、入出力割込みマス
クが“１”になつて割込みが受付けられると、該
当チヤネルのIOインターフエースの切離しを行
い（ステツプ203）、以下、ステツプ204以降の手
順で入出力割込みをかけることになる。
ず、IOSTL１３がセツトされていれば（ステツ
プ209）、CHADPE７がセツトされていないこと
を確認して（ステツプ212）、割込みフラグをセツ
トし（ステツプ213）、一担、下位レベルへ処理を
戻す（ステツプ214）。その後、入出力割込みマス
クが“１”になつて割込みが受付けられると、該
当チヤネルのIOインターフエースの切離しを行
い（ステツプ203）、以下、ステツプ204以降の手
順で入出力割込みをかけることになる。
以上、第５図の障害処理をCPUの制御ユニツ
ト１５で行うとして説明したが、従来と同様、チ
ヤネル制御装置、CPUと独立の診断専用の装置
やサービスプロセツサで行うことも可能であり、
また、チヤネル制御装置もしくは上記の各装置が
分担し合つて処理するようにしてもよい。
ト１５で行うとして説明したが、従来と同様、チ
ヤネル制御装置、CPUと独立の診断専用の装置
やサービスプロセツサで行うことも可能であり、
また、チヤネル制御装置もしくは上記の各装置が
分担し合つて処理するようにしてもよい。
以上の説明から明らかな如く、本発明によれ
ば、障害が複数のチヤネルの共通ハードウエア部
分で発生しても、チヤネル番号が保証されていれ
ば、そのチヤネルのみの障害にすることができ、
IOインターフエース制御障害と同様に、チヤネ
ルプログラムの再試行などにより障害の回復が比
較的簡単に行える利点がある。従つて、仮に再試
行が失販してもそのチヤネルのみの部分的ダウン
ですみ、システムの信頼性を向上することができ
る。
ば、障害が複数のチヤネルの共通ハードウエア部
分で発生しても、チヤネル番号が保証されていれ
ば、そのチヤネルのみの障害にすることができ、
IOインターフエース制御障害と同様に、チヤネ
ルプログラムの再試行などにより障害の回復が比
較的簡単に行える利点がある。従つて、仮に再試
行が失販してもそのチヤネルのみの部分的ダウン
ですみ、システムの信頼性を向上することができ
る。
第１図は従来のチヤネル制御装置の構成例を示
す図、第２図は従来の障害処理を説明する流れ
図、第３図は本発明の一実施例の構成図、第４図
は第３図のフリツプフロツプのセツト、リセツト
の時期を説明する流れ図、第５図は本発明による
障害処理を説明する流れ図である。 １……チヤネルアドレスレジスタ、２……デコ
ーダ、３……チヤネル、４……演算器、７，８…
…チエツクラツチ、９……オアゲート、１０……
マシンチエツク要求信号、１１〜１３……フリツ
プフロツプ、１５……制御ユニツト、１６……主
記憶制御装置、１７……主記憶装置。
す図、第２図は従来の障害処理を説明する流れ
図、第３図は本発明の一実施例の構成図、第４図
は第３図のフリツプフロツプのセツト、リセツト
の時期を説明する流れ図、第５図は本発明による
障害処理を説明する流れ図である。 １……チヤネルアドレスレジスタ、２……デコ
ーダ、３……チヤネル、４……演算器、７，８…
…チエツクラツチ、９……オアゲート、１０……
マシンチエツク要求信号、１１〜１３……フリツ
プフロツプ、１５……制御ユニツト、１６……主
記憶制御装置、１７……主記憶装置。
Claims (1)
- 【特許請求の範囲】 １ 複数のチヤネルを持ち、該複数チヤネルや演
算処理部で同一ハードウエアを共有し、該共有ハ
ードウエアでエラーを検出するとマシンチエツク
割込みを行う情報処理装置において、処理状態を
記憶する記憶手段を設け、前記共有ハードウエア
のエラーを検出してマシンチエツク要求が出る
と、前記記憶手段がチヤネルの入出力命令実行中
を示しているかどうか調べ、チヤネルの入出力命
令実行中ならば、該当チヤネルを切離し、チヤネ
ル状態語に異常を示すビツトをセツトすると共に
コンデイシヨンコードをセツトして該当チヤネル
の入出力命令を終了し、マシンチエツク割込みを
回避することを特徴とする情報処理装置の障害処
理方式。 ２ 前記共有ハードウエアのエラーを検出してマ
シンチエツク要求が出、前記記憶手段が入出力命
令以外のチヤネル処理中を示しているならば、該
当チヤネルを切離し、チヤネル状態語に異常を示
すビツトをセツトし、該当チヤネル番号を使つて
入出力割込みを行い、マシンチエツク割込みを回
避することを特徴とする特許請求の範囲第１項記
載の情報処理装置の障害処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58066750A JPS59191655A (ja) | 1983-04-15 | 1983-04-15 | 情報処理装置の障害処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58066750A JPS59191655A (ja) | 1983-04-15 | 1983-04-15 | 情報処理装置の障害処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59191655A JPS59191655A (ja) | 1984-10-30 |
| JPS648379B2 true JPS648379B2 (ja) | 1989-02-14 |
Family
ID=13324864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58066750A Granted JPS59191655A (ja) | 1983-04-15 | 1983-04-15 | 情報処理装置の障害処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59191655A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110936A (ja) * | 1974-06-03 | 1976-01-28 | Eastman Kodak Co | Hojinokaraagazokeiseiho |
| JPS5295435A (en) * | 1976-02-06 | 1977-08-11 | Hitachi Ltd | Pre-heating device for vehicle |
| EP0010609B1 (en) * | 1978-10-23 | 1983-01-26 | International Business Machines Corporation | Data processing system with channel error logging |
-
1983
- 1983-04-15 JP JP58066750A patent/JPS59191655A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59191655A (ja) | 1984-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0479230B1 (en) | Recovery method and apparatus for a pipelined processing unit of a multiprocessor system | |
| US4852092A (en) | Error recovery system of a multiprocessor system for recovering an error in a processor by making the processor into a checking condition after completion of microprogram restart from a checkpoint | |
| US3721961A (en) | Data processing subsystems | |
| EP0397471B1 (en) | Initialization system amd methods for input/output processing units | |
| EP0477385B1 (en) | Method of resetting adapter module at failing time and computer system executing said method | |
| JPH02294739A (ja) | 障害検出方式 | |
| JPS648379B2 (ja) | ||
| JPS6215897B2 (ja) | ||
| JPS6256544B2 (ja) | ||
| JPH0335327A (ja) | 多数決障害処理装置 | |
| JPS6230668B2 (ja) | ||
| JPH0411890B2 (ja) | ||
| JPH076103A (ja) | 入出力チャネルの障害処理システム | |
| JPH0218505B2 (ja) | ||
| JPS59119451A (ja) | 電子計算機システムの診断方式 | |
| JPS6259816B2 (ja) | ||
| JPS60195649A (ja) | マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPH0119180B2 (ja) | ||
| JPS63136142A (ja) | 論理装置のエラ−回復方式 | |
| JPS6336532B2 (ja) | ||
| JPH0253143A (ja) | 擬似障害発生システム | |
| JPS59214929A (ja) | 診断機能を持つ入出力制御装置 | |
| JPH011041A (ja) | 障害早期検出方式 | |
| JPS58137063A (ja) | ログアウト処理方式 |