JPS64904B2

JPS64904B2 -

Info

Publication number: JPS64904B2
Application number: JP11818481A
Authority: JP
Inventors: Hisao Tobisawa
Original assignee: Osaki Electric Co Ltd
Current assignee: Osaki Electric Co Ltd
Priority date: 1981-07-28
Filing date: 1981-07-28
Publication date: 1989-01-09
Also published as: JPS5822531A

Description

【発明の詳細な説明】本発明は家庭におけるエアコンデイシヨナ、電
子レンジなどの負荷の同時使用を設定数以下に抑
え、省資源を計る負荷選択制御装置に関するもの
である。

例えば、3LDKの住宅を全室冷房可能にするた
めには、配線用しや断器をそれぞれ備えた四つの
分岐回路を配線し、それぞれの分岐回路にエアコ
ンデイシヨナを接続することになるが、４台のエ
アコンデイシヨナが同時に使用されることは殆ん
どない。２台のエアコンデイシヨナが同時に使用
できれば充分である場合が多い。にもかかわら
ず、幹線設備の容量は４台同時使用を想定して工
事されている。また、電力会社によつては、電気
容量契約を最大負荷に基づいて行つているので、
電気代に４台分の基本料金を払う必要がある。特
に、マンシヨンンなどの集合住宅では受変電設
備、幹線設備は大きなものになる。

本発明の目的は、上述した問題点を解決し、負
荷の同時使用を設定数以下に抑えることができ、
負荷の増加に容易に対処することができ、設定数
を容易に変更することができ、しかも回路を簡単
にすることができる負荷選択制御装置を提供する
ことである。

この目的を達成するために、本発明は、負荷の
通電状態の検出出力を直流電圧に変換し、その出
力を時分割信号に応じてシリアル信号に変換し、
該シリアル信号をカウンタにより計数し、計数値
が設定以上になつた時にラツチ手段によりオフ指
令信号を出力させ、該オフ指令信号により通電状
態にない負荷への電源供給を禁止するようにした
ことを特徴とする。

以下、本発明を図示の実施例に基づいて詳細に
説明する。

第１図は四つの負荷１ａ〜１ｄに対して同時使
用を二つ以下に抑えた本発明の一実施例を示す。
負荷１ａ〜１ｄは配線用しや断器２ａ〜２ｄを備
えた分岐回路３ａ〜３ｄにそれぞれ接続される。
４は本発明の一実施例である負荷選択制御装置で
あり、その開閉部５ａ〜５ｄは分岐回路３ａ〜３
ｄ中にそれぞれ設けられる。開閉部５ａ〜５ｄと
してはリレーのリレーコイル６ａ〜６ｄの励磁に
よつてオフされるブレーク接点が用いられる。分
岐回路３ａ〜３ｄには負荷１ａ〜１ｄの通電状態
を検出する変流器７ａ〜７ｄが設けられ、変流器
７ａ〜７ｄの出力側には、抵抗８ａ〜８ｄ、増幅
器９ａ〜９ｄ、整流器１０ａ〜１０ｄ及びコンデ
ンサ１１ａ〜１１ｄが接続される。整流器１０ａ
〜１０ｄ及びコンデンサ１１ａ〜１１ｄによる直
流電圧は比較器１２ａ〜１２ｄによつて基準電圧
発生回路１３の基準電圧と比較される。比較器１
２ａ〜１２ｄの出力は、パラレルーシリアル変換
手段をを形成するアンドゲート１４ａ〜１４ｄ及
びオアゲート１５を経てカウンタ１６のクロツク
入力端子CKに与えられる。カウンタ１６の出力
はＤフリツプフロツプ１７の入力端子Ｄに与えら
れる。アンドゲート１４ａ〜１４ｄはリングカウ
ンタ１８の出力端子T₁，T₂，T₃，T₄から出力さ
れる時分割信号によつて開通される。また、リン
グカウンタ１８の出力端子T₅から出力される信
号はＤフリツプフロツプ１７のクロツク入力端子
CKに、出力端子T₀から出力される信号はカウン
タ１６のクリア入力端子CLにそれぞれ入力する。
１９はクロツクパルス発生回路、２０は初期リセ
ツト部である。

Ｄフリツプフロツプ１７のセツト出力端子Ｑの
出力はインバータ２１を通り、負論理のアンドゲ
ート２２ａ〜２２ｄを経てトランジスタアレー２
３に与えられ、リレーコイル６ａ〜６ｄを励磁
し、開閉部５ａ〜５ｄが制御される。

次に動作を第２図のタイムチヤートを参照しな
がら説明する。今、負荷１ａ及び１ｃが通電状態
であるとする。負荷の同時使用を二つ以下に抑え
る場合には、カウンタ１６の設定値が「２」に定
められる。負荷選択制御装置４の電源スイツチ
（図示せず）をオンにすると、初期リセツト部２
０が動作し、リングカウンタ１８及びＤフリツプ
フロツプ１７のクリア端子CLにクリア信号を送
り、これらをリセツトする。

変流器７ａ及び７ｃは通電状態を検出し、その
検出出力は増幅器９ａ及び９ｃによつて増幅さ
れ、整流器１０ａ及び１０ｃとコンデンサ１１ａ
及び１１ｃとにより直流電圧に変換され、比較器
１２ａ及び１２ｃによつて基準電圧と比較され
る。基準電圧は、例えば漏電電流や小容量負荷電
気機器の低消費電流による増幅器９ａ〜９ｄの出
力電圧より大きい所定値に定められる。比較器１
２ａ及び１２ｃは増幅器９ａ及び９ｃの出力電圧
が基準電圧より大きいことによりハイレベルの信
号を出力する。変流器７ｂ及び７ｄは通電状態を
検出しないので、比較器１２ｂ及び１２ｄの出力
はローレベルである。

リングカウンタ１８の出力端子T₁から出され
る時分割信号によつてアンドゲート１４ａが開通
し、比較器１２ａの出力はオアゲート１５を通つ
てカウンタ１６により「１」に計数される。した
がつてカウンタ１６の出力はまだローレベルであ
る。リングカウンタ１８の出力端子T₂からの時
分割信号によつてアンドゲート１４ｂが開通する
が、比較器１２ｂの出力はローレベルであるの
で、カウンタ１６の計数値は「１」で変わらな
い。リングカウンタ１８の出力端子T₃から出力
される時分割信号によつてアンドゲート１４ｃが
開通し、比較器１２ｃの出力がオアゲート１５を
通つてカウンタ１６により「２」に計数される
と、これによつてカウンタ１６の出力はハイレベ
ルとなり、その後、リングカウンタ１８の出力端
子T₅から出力される信号がＤフリツプフロツプ
１７のクロツク入力端子CKに入力することによ
り、カウンタ１６のハイレベルの出力はＤフリツ
プフロツプ１７をセツトする。Ｄフリツプフロツ
プ１７のセツト出力端子Ｑから出力されるハイレ
ベルの信号、即ちオフ指令信号２４（第２図）は
インバータ２１によつてローレベルの信号とな
り、負論理のアンドゲート２２ａ〜２２ｄに入力
される。負論理のアンドゲート２２ａ及び２２ｃ
は比較器１２ａ及び１２ｃからもハイレベルの信
号を受け、二つの入力がローレベルとハイレベル
になり、その出力がローレベルとなるので、リレ
ーコイル６ａ及び６ｃは付勢されない。しかし、
負論理のアンドゲート２２ｂ及び２２ｄは比較器
１２ｂ及び１２ｄからローレベルの信号を受ける
ので、その入力はともにローレベルとなり、その
出力がハイレベルとなつて、トランジスタアレー
２３を介してリレーコイル６ｂ及び６ｄを励磁
し、開閉部５ｂ及び５ｄをオフにして、負荷１ｂ
及び１ｄが使用されるのを禁止する。

リングカウンタ１８の出力端子T₀から信号が
出力されると、カウンタ１６のクリア端子CLに
入力し、カウンタ１６はリセツトされ、その計数
値は「０」になるが、Ｄフリツプフロツプ１７に
はこの時クロツク入力がないので、Ｄフリツプフ
ロツプ１７はセツト状態に保持され、オフ指令信
号２４は出力されつづける。

負荷１ａ及び１ｃを同時使用している時に、負
荷１ｃの使用を止めた場合には、比較器１２ａ〜
１２ｄの出力のシリアル信号への変換が一巡して
も、カウンタ１６の計数値「１」で、設定値の
「２」には達しないから、リングカウンタ１８の
出力端子T₅から出力される信号がＤフリツプフ
ロツプ１７のクロツク入力端子CKに入力した時
に、Ｄフリツプフロツプ１７の入力端子Ｄに入力
する信号はローレベルなので、Ｄフリツプフロツ
プ１７はリセツトされて、セツト出力端子Ｑの出
力はローレベルに反転し、オフ指令解除信号２５
（第２図）を形成し、該信号２５により負論理の
アンドゲート２２ａ〜２２ｄの出力は全てローレ
ベルとなり、それまで励磁されていたリレーコイ
ル６ｂ，６ｄは励磁されなくなり、開閉部５ｂ，
５ｄはオン状態に復帰する。

負荷の数を増やす場合には、回路構成の設計思
想を変更せずに、変流器７ａ〜７ｄ、増幅器９ａ
〜９ｄ、整流器１０ａ〜１０ｄ、比較器１２ａ〜
１２ｄ、アンドゲート１４ａ〜１４ｄ、負論理の
アンドゲート２２ａ〜２２ｄ及びリレーの数を増
やし、リングカウンタ１８の出力端子T₀〜T₅の
数を増やせばよい。また負荷の同時使用の数を変
更する場合には、カウンタ１６の設定値を変更す
ればよい。

本実施例によれば、増幅器９ａ〜９ｄの出力を
直流電圧に変換する整流器１０ａ〜１０ｄ及びコ
ンデンサ１１ａ〜１１ｄを設けたので、負荷の通
電状態を記憶する一時記憶手段が不要となり、回
路を簡単にすることができる。

また、比較器１２ａ〜１２ｄを設けたために、
漏電電流、小容量負荷電気機器の低消費電流など
の小電流が流れても、負荷の通電状態であるとは
検出せず、負荷選択制御動作を安定したものにす
ることができる。

本実施例において、変流器７ａ〜７ｄが本発明
の検出手段に相当し、整流器１０ａ〜１０ｄ及び
コンデンサ１１ａ〜１１ｄが直流変換手段に相当
し、アンドゲート１４ａ〜１４ｄがパラレルーシ
リアル変換手段に相当し、Ｄフリツプフロツプ１
７がラツチ手段に相当し、リングカウンタ１８が
時分割信号発生手段に相当し、インバータ２１と
負論理のアンドゲート２２ａ〜２２ｄとトランジ
スタアレー２３とリレーコイル６ａ〜６ｄとが開
閉部５ａ〜５ｄを制御する制御手段に相当する。

変流器７ａ〜７ｄの代りに分流器を用いること
ができる。増幅器９ａ〜９ｄ及び比較器１２ａ〜
１２ｄは省くこともできる。

以上説明したように、本発明によれば、負荷の
通電状態の検出出力を直流電圧に変換し、時分割
信号に応じてシリアルに変換し、各シリアル信号
をカウンタにより計数し、計数値が設定値以上に
なつた時にラツチ手段によりオフ指令信号を出力
させ、該オフ指令信号により通電状態にない負荷
への電源供給を禁止するようにしたから、負荷の
同時使用を設定数以下に抑えることができ、負荷
の増加に対しては、検出手段、直流変換手段、パ
ラレルーシリアル変換手段、開閉部を制御する制
御手段及び時分割信号発生手段の出力端子を増設
することにより容易に対応することができる。ま
た、カウンタの設定値を変更することにより負荷
の同時使用の設定数を容易に変更することができ
る。そして、負荷の通電状態の検出出力を直流電
圧に変換するようにしたから、一時記憶のための
手段が不要となり、回路を簡単にすることができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２
図は本発明の一実施例の各部の出力レベルを示す
タイムチヤートである。１ａ〜１ｄ…負荷、３ａ〜３ｄ…分岐回路、４
…負荷選択制御装置、５ａ〜５ｄ…開閉部、６ａ
〜６ｄ…リレーのリレーコイル、７ａ〜７ｄ…変
流器、１０ａ〜１０ｄ…整流器、１１ａ〜１１ｄ
…コンデンサ、１４ａ〜１４ｄ…アンドゲート、
１６…カウンタ、１７…Ｄフリツプフロツプ、１
８…リングカウンタ、２２ａ〜２２ｄ…負論理の
アンドゲート、２３…トランジスタアレー、２４
…オフ指令信号。

Claims

【特許請求の範囲】

１負荷の通電状態を検出する検出手段と、検出
手段の出力を直流電圧に変換する直流変換手段
と、直流変換手段の出力を時分割信号に応じてシ
リアル信号に変換するパラレルーシリアル変換手
段と、パラレルーシリアル変換手段が出力するシ
リアル信号を計数し、計数値が設定値以上になつ
た時に所定レベルの信号を出力するカウンタと、
シリアル信号への変換が一巡した時に、カウンタ
が所定レベルの信号を出力していることによりオ
フ指令信号を出力するラツチ手段と、時分割信号
を出力し、且つシリアル信号への変換が一巡した
後にカウンタをリセツトする時分割信号発生手段
と、負荷の分岐回路に設けられた開閉部と、ラツ
チ手段のオフ指令信号によつて通電状態にない負
荷への電源供給を禁止するように開閉部を制御す
る制御手段とから成る負荷選択制御装置。