KR0183063B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR0183063B1
KR0183063B1 KR1019940011758A KR19940011758A KR0183063B1 KR 0183063 B1 KR0183063 B1 KR 0183063B1 KR 1019940011758 A KR1019940011758 A KR 1019940011758A KR 19940011758 A KR19940011758 A KR 19940011758A KR 0183063 B1 KR0183063 B1 KR 0183063B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
silicon film
region
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019940011758A
Other languages
English (en)
Other versions
KR940027182A (ko
Inventor
장홍용
도루 다카야마
야스히코 다케무라
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 겐큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 겐큐쇼 filed Critical 야마자끼 순페이
Publication of KR940027182A publication Critical patent/KR940027182A/ko
Application granted granted Critical
Publication of KR0183063B1 publication Critical patent/KR0183063B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3816—Pulsed laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/425—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different crystal properties in different TFTs or within an individual TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3241—Materials thereof being conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3804—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation-inhibiting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3806—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation-enhancing elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

니켈이 비정질 실리콘막 위의 주변회로 섹션과 화소 섹션에 이들을 결정화시키기 위하여 도입된다. 게이트 전극 및 다른 것을 형성한 후, 소스, 드레인 및 채널이 불순물 도핑에 의해 형성되고, 레이저가 결정화를 개선시키기 위하여 조사된다. 그후, 전극/배선이 형성된다. 이에 의해, 주변회로 섹션안의 박막 트랜지스터가 캐리어의 흐름 방향에 평행한 방향으로 결정성장된 결정성 실리콘을 구성되고, 화소 전극 섹션안의 TFTs 가 캐리어의 흐름에 수직인 방향으로 결정성 실리콘 막으로 구성된 활성 매트릭스타입 액정 디스플레이가 얻어질 수 있다.

Description

반도체 장치 및 그 제조방법
제1도는 본 발명의 실시P에 따라 액정스플레이의 개략적 구조를 보여주는 도면이다.
제2a 내지 2d도는 본 발명의 실시예에 따라 액정 디스플레이의 주변 회로섹션을 포함하는 NTFT 및 PTFT가 상보적으로 형성된 회로를 제조하는공정을 보여주는 도면이다.
제3도는 상기로부터 보여진 제 2d도에서 보여진 배열을 보여 주는 도면이다.
제4a 내지 4d도는 본 발명의 실시예에 따라 액정 디스플레이의 화소섹션에서 형성된 NTFT를 제조하는 공정을 보여주는 도면이다.
제5a 내지 5e도는 본 발명의 다른 실시예에 따라 액정 디스플레이의 주변회로 섹션과 화소 섹션에서 TFT 회로를 제조하는 공정을 보여주는 도면이다.
제6a 내지 6b도는 제조된 TFT 의 측면 방향으로의 성장에 의해 결정화된 실리콘막의 결정화 영역의 원단부(distal end)주변의 SEM 그림이다.
본발명은 유리와 같은 절연기판상에 장착된 TFT(박막트랜지스터)를 사용하는 반도체 장치 및 더 자세히는 활성매트릭스타입의 액정 디스플레이에 유용한 반도체장치에 관한 것이다.
유리 같은 절연기판상에 TFT를 갖는 반도체 장치는 활성매트릭스 타입의 액정디스플레이, 영상센서 및 화소를 구동시키기위해 TFT를 사용하는 것과 같은 것에서 이용되는 것으로 알려져있다.
일반적으로 박막 실리콘 반도체는 그런장치에서 사용되는 TFT에 이용된다. 박막 실리콘 반도체는 대개 두 반도체로 분류될 수 있는데 비정질 실리콘(a-Si) 반도체로 구성된 것과 결정성을 갖는 실리콘 반도체로 구성된 것이다. 비정질 실리콘 반도체가 가장 일반적으로 이용되는데 그 제조 온도가 낮으며, 증기상 방법으로 비교적 쉽게 제조될수 있고 대량생산될 수 있기 때문이다. 그렇지만, 전기 전도성과 같은 물리적 특성의 견지에서 결정성을 갖는 실리콘 반도체와 비교했을 때 그것은 열등하기 때문에, 더 빠른 특성을 얻기 위해 결정성을 갖는 실리콘 반도체로 구성되는 TFT의 제조 방법을 설계하는 것이 강하게 요구되고 있다.
그런데, 실리콘 반도체가 결정성을 갖음에 따라, 다결정실리콘, 메세결정실리콘, 결정 성분을 포함하는 비정질실리콘, 결정성 및 비정질성사이의 중간상태를 갖는 반-비정질 실리콘이 존재하는 것으로 알려져 있다.
다음 방법은 결정성을 갖는 박막 실리콘 반도체를 얻기위한 방법으로 알려져있다. (1) 결정성을 갖는 막을 직접형성하며, (2) 비정질 반도체막을 형성하고 레이저 빛 에너지로 그것을 결정화하며, (3) 비정질 반도체막을 형성하고 열에너지를 가하여 그것을 결정화한다.
그렇지만, (1)방법으로 기판의 전체표면상에 바람직한 반도체의 물리적특성을 갖는 막을 형성하는 것은 기술상 어렵다. 더욱이, 그것의 막 형성온도가 600°C 이상만큼 높기 때문에, 저럼한 유리기판이 사용될수 없다는 비용견지에서의 문제점을 갖는다. (2)방법은 현재 가장 일반적으로 사용되는 엑시머 레이저가 사용될 때 조사영역이 좁기 때문에 그의 처리용량이 낮다는 문제점을 갖는다. 더욱이, 큰 영역 기판의 전체표면을 동질적으로 처리할 만큼 충분히 레이저가 안정되지 못하다. 따라서, 차세대 기술을 생각하게 된다. 비록(3)방법이 (1) 및 (2) 방법과 비교했을 때 큰 영역을 수용하도록 허용하는 장점이 있을지라도 600°C 이상의 높은 가열온도를 가하는 것이 또한 필요하다. 따라서, 저렴한 유리기판을 사용하는 경우에서 가열온도가 감소될 것이 요구된다.
특히, 현재의 액정디스플레이의 스크린이 확대 될수록, 따라서 큰 사이즈의 유리기판이 사용될 필요가 있다.
그런 큰 사이즈의 유리기판이 사용될 때, 반도체를 제조하는데 있어서 필수불가결한 가열공정동안 그의 수축(contraction) 및 왜곡(strain)은 마스크 위치설정의 정확성 및 그와 유사한 것을 감소 시키는 커다란 문제를 야기시킨다. 특히, 현재 가장 일반적으로 사용된 7059 유리의 왜곡점(Strain point) 은 593°C 이기 때문에, 대개 종래의 가열 결정화 방법에 의해 그것은 변형한다. 더욱이, 온도에 관한 문제 뿐만아니라, 종레의 공정에서 결정화하는데 요구 되는 가열시간으로 수십시간이상이 소요되며, 그런시간은 단축될 필요가 있다.
따라서, 가열로서 비정질실리콘으로 구성되는 박막을 결정화 하는 방법을 사용하여 결정성을 갖는 실리콘 반도체로 구성되는 박막을 제조하는 방법에서 결정화에 필요한 온도의 감소 및 가열 시간의 단축의 두 가지를 실현하는 공정을 제공함으로써 상기 언급된 문제를 해결하는 것이 본 발명의 목적이다. 본 발명의 공정을 사용함으로써 제조된 결정성을 갖는 실리콘 반도체는 이전의 기술로 제조된 실리콘 반도체의 것과 같거나 보다 우수한 물리적 특성을 가지며 TFT의 활성층 영역에 유용하다. 이 기술을 사용하여, 필요한 특성을 갖는 TFT 는 기판상에 선택적으로 형성될 수 있다.
본 발명의 발명가들은 CVD법 또는 스퍼터링법에 의해 실리콘 반도체 막을 형성하는 방법과 가열에 의해 막을 결정화하는 방법에 관한 다음 실험 및 연구를 수행한다. 처음에 비정질 실리콘막이 유리기판상에 형성된후, 가열에 의한 막의 결정화 메카니즘이 실험들을 통해 연구 될 때, 결정성장이 유리기판 및 비정질 실리콘 사이의 접면(interface)에서 시작하고 막의 두께가 어떤 값 이상이면 결정성장은 기판표면에 수직하게 원주모양으로 진행했음을 알게되었다.
상기 현상은 결정성장의 기초가 될 결정핵(씨앗)이 유리기판 및 비정질 실리콘막의 접면에 존재하고 결정이 핵으로부터 성장하기 때문에 유발되는 것으로 생각된다. 그런 결정핵은 매우 소량으로 기판표면상에 존재했던 불순물 금속원소들 및 결정성분들 (실리콘 산화의 결정성분들은 소위 결정화된 유리로서 유리기판의 표면상에 존재하는 것으로 생각된다.) 인 것으로 생각된다.
그때 발명가들은 적극적으로 결정핵을 도입함으로써 결정화온도를 낮추는 것이 가능하다고 생각한다. 그 효과를 확인하기 위하여, 발명가들은 유리기판상 매우 소량의 다른 금속의 막을 형성하고 그 위에 비정질 실리콘으로 구성되는 박막을 형성하고 그것을 가열 및 결정화 함으로써 실험하였다. 결국, 여러금속이 기판상에 형성될 때 결정화 온도가 감소되는 것을 확인하고 그렇기 때문에 결정핵으로서 타물질상에 중심을 맞춰 결정이 성장하는 것을 추측한다. 발명가들은 더 자세히 온도를 낮추기 위한 다수의 불순물 금속에 대한 메카니즘을 연구한다. 다수의 불순물 원소들은 Ni, Fe, Co, Pd 및 Pt 이다.
결정화는 두 단계, 즉 핵을 생성하는 초기 단계 및 핵으로 부터의 결정 성장단계를 갖는 것으로 생각된다. 초기 핵생성단계의 속도는 고정된 온도에서 스폿(spot) 미세 결정이 생성될때까지의 시간을 측정 함으로써 관찰 될 수있으며, 이시간은 비정질실리콘 박막이 기초로서 불순물 금속을 사용하여 형성될 때 단축되고 결정화 온도를 낮추는 결정핵의 도입 효과가 증명된다.
더욱이, 핵 생성 후 결정 그레인(grain)의 성장이 다양한 가열 시간으로 연구될 때,핵 생성 후 결정성장의 속도가 또한 특정금속위에 형성된 비정질 실리콘박막의 결정화에서상당히 증가함이 예기치않게 관찰 된다.
비록 이 메카니즘이 아직 명확하지 많지만. 일부 촉매효과가 작용 하고 있음이 추측된다.
어떤경우도, 비정질 실리콘으로 구성되는 박막이 유리 기판 상에 형성된 매우 소량 의 특정 금속의 막 상에 형성되고 가열되고 결정화될때, 과거에는 불가능했던 580°C 이하의 온도 및 약 4 시간 지난후 상기된 두 효과에 기인하여 충분한 결정성이 얻어질수 있다는 것이 발견되었다. 니켈은 그런효과를 갖는 불순물금속 중에서 가장 뛰어난 효과를 가지며 발명가에 의해 선택된 원소이다.
니켈이 얼마나 효율적인가는 지금 예로 증명될것이다.비록 10 시간이상의 가열시간이 매우 소량의 니켈을 포함한 박막이 형성되지 않는 기판(코닝 7059 유리)위에 플라즈마 CVD 법으로 형성된 비정질 실리콘으로 구성된 박막을 질소환경에서 가열온도가 600°C 일 때 가열하여 결정화 함에 있어서 필요할지라도 매우 소량의 니켈을 포함한 박막이 형성되는 기판위에 형성된 비정질 실리콘으로 구성되는 박막이 사용될 때 약 4 시간 동안 580°C에서 가열함으로써 같은 결정화상태가 얻어질수 있다.
그런데, 라만분광기 스펙트럼이 이때 결정화 판단(선택)에서 사용된다. 니켈 효과는 이 사실만에서 조차도 매우 큼을 알수 있다.
상기 설명에서 분명해짐에 따라, 매우소량의 니켈박막상에서 비정질 실리콘으로 구성되는 박막이 형성될때 결정화에 요구되는 시간을 단축하고 결정화온도를 낮추는 것이 가능하다. TFT를 제조하는데 있어서 이공정이 사용된다는 것을 가정하여 지금 더욱 상세한 설명이 있을 것이다.
그런데, 기판만이 아닌(비정질 실리콘막의 아랫쪽) 비정질 실리콘 막 상에 형성될지라도 그리고 나중에 자세히 설명될 이온주입 또는 플라즈마 처리 경우에서, 니켈 박막은 같은 효과를 가진다. 따라서, 그런 일련의 공정는 니켈미량-첨가로 불리어질 것이다. 비정질 실리콘막이 형성되는 동안 니켈 미량-첨가(nickel micro-adding)를 이행하는 것은 기술적으로 또한 가능하다.
먼저, 니켈 미량-첨가 방법이 설명될 것이다. 기판상 소량의 니켈 박막을 형성하고 그 후 비정질 실리콘 막을 형성하는 방법 및 처음에 비정질 실리콘 막을 형성하고 그 위에 소량의 니켈 박막을 형성하는 방법의 두 가지 방법은 소량의 니켈을 첨가함으로써 온도를 낮추는 같은 효과를 갖는다.
더욱이, 스퍼터링법, 증착법, 스핀코팅법 및 플라즈마를 사용하는 방법중 어느 방법도 막을 형성하는데 이용될수 있음이 분명하다. 그렇지만, 소량의 니켈을 포함하는 박막이 기판상 형성될 때, 소량의 니켈 박막이 7059 유리 기판상 직접 형성 될 때 보다는 오히려 기판상에 실리콘산화 박막(기초막)이 형성되고 소량의 니켈 박막이 기초막상에 형성될 때 그 효과는 더욱 두드러진다.
실리콘 및 니켈이 직접 접촉한다는 것이 본 발명의 저온 결정화 경우 중요하다. 실리콘외의 다른 성분이 7059 유리 경우에서 상기 두게 금속의 접촉 또는 반응을 방해 할수 있다고 여겨진다.
더욱이, 니켈 미량-첨가 방법에 관하여, 비정질 실리콘의 위 또는 아래에 접촉하는 박막을 형성하는 방법이외의 이온 주입에 의한 니켈첨가(도입)으로 거의 같은 효과를 얻을수 있음이 확인된다. 니켈 경우, 1×1015원자/㎝3이상의 양이 첨가될 때 온도가 낮추어질 수 있음이 확인된다. 그렇지만, 첨가량이 5×1019원자/㎝3보다클 때 라만 분광기 스렉트럼의 피크(peak)모양이 간단한 실리콘 물질의 피크 모양과 확실히 다르게 되기 때문에, 실제 사용가능 범위는 1×1015원자/㎝3내지 1×1019원자/㎝3인 것으로 생각된다. 니켈농도가 1×1015원자/㎝3미만일 때, 결정화를 위한 니켈과 같은 촉매로서의 작용은 감소한다. 어욱이, 농도가 5×1019원자/㎝3보다 클 때, NiSi 는 반도체 특성을 잃으면서 국부적으로 생성된다. 결정화 상태에서, 니켈 농도가 낮을수록, 반도체는 더욱 바람직하게 사용될 수 있다.
다음, 니켈미량-첨가가 수행될 때 결정의 배열이 설명될 것이다. 니켈이 전혀 첨가되지 않을 때, 기판의 접면 및 그와 유사한 곳에서 결정핵으로부터 무작위로 핵이 생성되고, 어떤 두께가 될 때까지 결정은 핵으로부터 무작위로 성장하며, 그 방향(110)이 기판에 수직한 방향으로 배열된 원주모양의 결정은 상기 기술된 바와 같이 더 두꺼운 박막에서 형성되고 거의 균일한 결정성장이 경로의 문제로서 전체 박막을 가로질러 관찰된다는 것이 알려져 있다. 그와는 대조적으로, 소량의 니켈이 첨가될 때, 니켈이 첨가된 영역 및 주변 섹션(section)에서 결정성장이 다르다. 즉, 투과 전자 빔 현미경(transmission electron beam microscope)의 그림을 통해 니켈이 첨가된 영역에서 첨가니켈 또는 니켈 및 실리콘의 화합물이 결정핵이 되고 원주모양의 결정은 니켈이 전혀 첨가되지 않은 것에 유사하게 기판에 거의 수직으로 성장함이 분명하다.
또한 니켈이 전혀 첨가되지 않은 주변영역에서 저온으로 결정화가 진행되는 것이 확인된다. 기판에 수직방향이 그 부분에서(111)로 배열되고 바늘 또는 원주모양의 결정이 기판에 평행하게 성장하는 특이한 결정성장이 보여진다. 기판에 평행한 측면방향으로 성장한 결정들 중에서 일부 큰 결정들이 소량의 니켈이 첨가된 영역으로부터 수백마이크론 만큼 길게 성장하는 것이 관찰되고 그 성장이 시간 및 온도의 증가에 비례하여 증가함이 알려진다. 예를들면, 약 40마이크론의 성장이 4 시간 동안 550˚C 가열에서 관찰된다.
더욱이, 투과 전자 빔 현미경(transmission electron beam microscope)으로 찍힌 그림에 따라 측면방향에서의 큰 결정들은 모두 단결정임이 명확하게 된다. 니켈농도가 소량의 니켈이 천가된 부분, 근처의 측면 성장부분 및 더 멀리 떨어진 비정질부분(저온결정화는 상당히 떨어진 부분에서는 일어나지 않고 비정질 부분이 남는다)에서 SIMS(2차 이온질량 분광측정법)로 검사될 때, 소량의 니켈이 첨가된 부분으로부터 약 한 자리의 더 적은 양의 니켈이 일정량의 측면 성장부분에서 감지되고 비정질 실리콘 내에서 그것이 확산함이 관찰된다. 약 한자리의 더 적은 양의 니켈이 비정질 부분에서 관찰된다.
이 사실 및 결정배열의 관계가 아직 분명하지 않을 지라도, 니켈 첨가량 및 첨가 위치를 조절하여 의도된 섹션에서 의도된 결정배열의 결정성을 갖는 실리콘 박막을 형성하는 것이 가능하다. 다음, 소량의 니켈이 첨가된 니켈 미량 첨가부분의 전기적 특성과 가까운 측면 성장부분이 설명될 것이다. 소량의 니켈이 첨가된 니켈 미량-첨가 부분의 전기적 특성 중에서, 전기 전도도는 니켈이 전혀 첨가되지 않은 막 즉, 수십시간 동안 약 600˚C에서 결정화된 막과 거의 같다. 전기 전도도에 의존하는 온도로부터 촬성화에너지가 얻어질 때, 니켈 첨가량이 1017원자/㎝3내지 1018원자/㎝3일 때 니켈레벨에 의해 야기되는 것으로 생각되는 어떤 양상도 관찰되지 않는다. 이 사실에 관련하여, 만약 TFT 및 다른것의 활성층에서 사용된 막 내부에서 니켈농도가 약 1018원자/㎝3이하이면 TFT의 동작에 어떤 문제도 없음이 결론지어질 수 있다.
상기와 대조적으로, 결정성을 갖는 실리콘 반도체에서는 꽤 높은 한자리 이상만큼, 측면 성장부분의 전기전도도가 니켈 미량-첨가 부분의 것보다 높다. 전류통과 발향 및 결정측면 성장방향이 일치하기 때문에 전자들(캐리어들)이 통과하는 전극사이에 더 적은 또는 거의 없는 결정 경계가 존재함으로써 이 사실이 유발되는 것으로 생각된다 : 그것은 반박할 수 없는 투과전자 빔 현미경(transmission electron beam microscope)의 사진결과와 일치한다. 즉, 바늘 또는 원주모양의 결정이 기판에 평행한 방향으로 성장하는 것이 관찰사실과 일치한다.
여기서, 상기 여러가지 특성을 기초로 하는 TFT의 응용방법이 설명될 것이다. TFT의 출원분야로서, TFT가 화소를 구동시키는데 사용되는 활성타입의 액정디스플레이가 여기서 상상될 것이다.
상기대로 이전의 큰 스크린 활성타입의 액정디스플레이에서 유리기판의 수축을 억제하는 것이 중요한 반면에, 본 발명의 니켈 미량-첨가공저의 사용은 유리의 왜곡점(strain point)과 비교했을 때, 완전히 저온에서 결정화하는 것을 허용하고 특히 적합하다. 본 발명은 소량의 니켈첨가 및 4시간동안 약 450˚C 내지 550˚C 에서의 열어닐링에 의해 종래 사용된 비정질실리콘을 결정성을 갖는 실리콘으로 대체하는 것을 허용한다.
비록 디자인 원칙 및 그에 상응하는 것들을 바꿀 필요가 있을지라도, 종래의 시설 및 공정을 완전히 수용할수 있으며 그 장점은 대단한 것으로 생각된다.
더구나, 본 발명은 화소 및 각각의 특성에 상응하는 결정배열을 별개로 이용하는 주변회로의 구동자(driver)를 형성하는 것들에 사용되는 TFT를 형성하는 것을 허용하고, 그것이 특히 활성 매트릭스 타입의 액정디스플레이에 응용될 때 유용하다. 즉,활성 매트릭스 타입의 액정 디스플레이에서 화소에 사용되는 TFT는 매우 높은 이동도를 갖을 것을 필요로 하지 않고 그보다 오히려,더 작은 오프(off)전류에 더 장점이 있다. 본 발명에서, 화소에 사용되는 TFT 가될 영역에 니켈 미량-첨가를 직접 수행함으로써, 기판표면에 수직 방향에서 결정을 성장시키는 것 및 채널 방향 (소스 영역과 드레인 영역이 한 줄로 서로 연결된 방향)에서 수많은 결정경계를 형성함에 의해 오프전류를 감소하는 것이 가능하다. 한편,장래레 워크스테이션에 액정디스플에이를 응용하는 것을 생각해 볼 때, 매우 높은 이동도는 주변회로를 설계하는 TFT를 요구하게 된다.
TFT 근처에서 소량의 니켈을 첨가함으로써 매우 높은 이동도를 갖는 TFT를 제조하는 것이 효율적이다. 그 TFT 는 거기서부터 한방향으로(측면 방향으로의 성장)결정을 성장시키고 결정성장 방향을 캐리어가 이동하는 방향 즉, 소스영역 및 드레인 영역이 한줄로 서로 연결된 방향을 통과하는 전류와 일치시키기 위해 주변회로의 구동자를 형성한다.
즉, 본 발명의 목적은 결정 성장 방향이 조절되는 의도된 TFTs를 구성하는 결정성 실리콘 반도체막을 제공하여 유리기판 같은 기판상에 꽤 많은 박막 트랜지스터를 형성하는 반도체 장치에서 기판상 필요한 특성을 만족시키는 TFT를 선택적으로 제조하는 것이다.
본 발명의 특징은 주변 회로 부분 및 화소 부분을 갖는 활서 매트릭스 타입의 액정 디스플레이에서, 화소 부분에서 기판에 수직 방향으로의 결정성 실리콘막 결정-성장(crystal-grown)을 가지는 TFT 및 주변회로 부분에서 기판에 평행한 방향으로의 결정성 실리콘 막결정-성장을 가지는 TFT를 제공하는 것이다. 화소 부분에서, 기판에 수직 방향으로의 결정성 실리콘 막 결정-성장(crystal-grown)을 이용함으로써, 캐리어가 소스 및 드레인 사이에서 결정경계를 가로질러 이동하는 구조가 얻어질 수 있는데, 이는 오프(off) 전류가 TFT에서 낮게하기 위함이다. 한편, 주변회로 부분에서, 고 이동도(즉, 전류에서 대부분)를 가지는 TFT 는 결정성장 방향에 평행하게 소스 및 드레인을 형성함으로써 얻어질 수 있다. TFT 동작에서, 캐리어가 소스 및 드레인 사이를 흐르기 때문에, 캐리어가 결정경계를 가로지를 가능성은 결정성장 방향으로 소스 및 드레인을 형성함으로써 낮아진다. 그러므로, 캐리어에 대한 저항이 감소될 수 있다.
상기대로, 결정성장방향은 소량의 니켈을 첨가함으로써 기판에 수직인 또는 기판에 평행한 방향으로 자유롭게 선택될 수 있다. 더욱이, TFT 동작동안 캐리어가 흐르는 방향 및 결정 성장 방향의 관계는 방향 선택(소스 및 드레인을 연결하는 방향) 및 형성되는 TFT 위치를 선택하여 결정될 수 있다. 절연 게이트 타입의 전계효과 반도체 장치가 예를들면, TFT 로 사용될 때, 상기 캐리어가 흐르는 방향은 소스 및 드레인을 연결하는 방향이다.
본 발명은 활성매트릭스 타입의 액정디스플레이로 사용될 수 있다. 더욱이, 고 이동도를 갖는 TFT는 결정이 기판에 평행한 방향으로 성장하는 결정성 실리콘막을 사용함으로써 얻어질 수 있다.
더욱이, 본 발명은 상기 대로의 TFT를 얻는 제조공정에 관한 것이다. 본 발명은 소량의 니켈을 첨가함으로써 결정화된 영역을 선택적으로 제공하기 위한 기술을 이용한다.
비록 결정화를 촉진하기 위해 소량의 금속원소로서 니켈을 이용하는 것이 전형적으로 유용할지라도, 본 발명에서 코발트, 철 및 프라티눔 조차로도 유사한 효과를 얻을 수 있다. 더욱이, 비록 한 종류의 기판이 특히 제한되지 않을 지라도, 결정성 실리콘막이 종래방법과 비교했을 때 600˚C 이하의 저온에서 얻어질 수 있는 본 발명의 유용성은 그것이 유리기판 및 특히 큰 영역 유리기판에 쓰이는 때 두드러진다.
결정성 실리콘막이 기판 표면에 수직 또는 평행한 방향으로 그것을 선택적으로 결정화함으로써 얻어질 수 있는 반면, 그런 결정성 실리콘 막의 특성들은 결정화공정 후 조사 레이저 또는 동등한 강한 빛으로 더욱 개선될 수 있다. 즉, 불충분하게 결정이 된 성분은 결정경계에 남고 다른성분은 상기에 의해 결정화될 것이다. 그런데, TFT가 비정질 실리콘막을 사용하는 영역에는 그런 강한 빛이 조사되어지지 않을 필요가 있는데, 그 이유는 비정질 실리콘이 그런 강한 빛의 조사에 의해 결정화되기 때문이다.
이 과정에서, 기판 표면에 수직 또는 평행한 방향으로의 두 개의 실리콘 막 결정-성장의 특성들이 개선될 수 있다.
도면들을 참고하며, 본 발명의 바람직한 실시형태들이 설명된 것이다.
[실시예1]
제1도는 개략적으로 본 발명의 실시형태의 액정 디스플레이의 구조를 보여주는 평면도이다. 여기에서, 매트릭스(보이지 않음)안에 제공된 다수의 화소전극을 갖는 화소 섹션(10) 및 각 화소 전극을 구동하기 위한 구동회로로서 주변 회로 섹션(20)이 보인다. 본 실시형태에 따르면, 화소를 구동하기 위한 박막 트랜지스터(TFT) 및 주변회로를 구성하는 박막 트랜지스터가 절연기판(예, 유리기판)상에 형성된다. 구체적으로, 주변회로 섹션은 측방향에서 성장하는 결정성을 갖는 실리콘막(결정성 실리콘 막이라 불림)을 사용하는 P채널형 TFTs(PTFT) 및 N 채널 형 TFTs(NTFT)가 상보적으로 제공되고, 화소 섹션이 세로 방향으로 성장한 결정성을 갖는 실리콘막을 사용하여 NTFT로서 형성된 TFTs 인 CMOS로서 구성된 회로이다.
제2a도 내지 제2d 도는 주변 회로 섹션(20)을 구성하는 NTFT 및 PTFT 가 상보적으로 형성된 화소를 제조하기 위한 공정을 보여주는 도면이다. 후에 기술되는 제 4a 도 내지 제4d도는 화소 섹션상에 형성된 NTFT 제조 공정을 보여주는 도면이다. 양 제조 공정은 같은 기판상에 형성되기 때문에, 공토 공정이 동시에 수행된다. 즉, 제2a도 내지 제2d도에 나타난 공정 및 제4a도 내지 4d도에 나타난 공정이 서로 상응하여, 각각 동시에 수행된다.
첫째로 2000 A 두께의 산화 규소 기초막 (102)이 유리 기판(코닝7059)(101) 상에 스퍼터링 법에 의해 형성된다. 금속 마스크 또는 산화 규소막에 의해 형성된 마스크(103)가 제 2a도에 보이는 바와 같이 주변회로 섹션(20)상에만 제공된다. 한편, 나중 공정에서 도입되는 니켈은 산화규소 막안에서 또한 쉽게 확산되기 때문에, 1000Å 이상의 두께가 산화 규소막이 마스크(103)로서 사용될 때 필요하나 기초막(102)은 마스크(103)에 의해 슬릿(slit) 모양으로 노출된다. 즉, 위로부터 제2a도의 상태를 보면, 기초막(102)이 슬릿(slit) 모양영역(100)에 의해 슬릿 모양으로 노출되고, 다른 영역은 마스크된다. 마스크(103)는 제4a도 에 나타난 화소 섹션(10)의 전 표면위에 덮혀지고, 기초막(102)은 마스크(103)에 의해 마스크된다.
마스크(103)를 제공한 후에, 5내지 200Å(예 20 Å)의 두께를 갖는 규화 니켈 막(화학식: NiSix, 0.4 ≤ X ≤ 2.5 예로 X = 2.0)이 스퍼터링 법에 의해 형성된다. 결과적으로, 규화 니켈 막이 주변 회로섹션(20) 및 화소 섹션(10)의 전면적에 걸쳐 형성된다. 그후, 마스크(103)가 영역(100)상에만 있는 규화니켈 막을 선택적으로 형성하기 위하여 제거된다. 즉, 이는 니켈 미량-첨가가 영역(100) 상에 선택적으로만들어진다는 것을 의미한다.
다음으로, 마스크(103)를 제거한 후에, 500내지 1500Å, 예로1,000Å의 두께를 갖는 고유의 (I 형) 비정질 실리콘 막(104)이 플라즈마 CVD 법에 의해 증착된다. 그후, 이는 수소 환원 분위기(바람직하게는 수소의 분압이 0.1 내지 1 대기압이다)하의 550°C에서 4시간 동안 어닐링에 의해 결정화한다. 어닐링 온도가 약 450°C 내지 700°C의 범우 L에서 선택될 수 있지만, 어닐링 온도가 낮으면 시간이 걸리고, 온도가 높으면 선행기술에서와 같은 결과가 얻어지기 때문에 바람직한 온도 범위는 450°C 내지 550°C이다. 한편, 이 어닐링은 불활성 분위기 (예로, 질소 분위기)또는 공기안에서 수행될 수 있다.
실리콘 막(104)은 규화 니켈 막이 선택적으로 형성된 영역(100) 안에서 기판 101)에 수직인 방향으로 결정화된다. 다른 한편, 결정은 영역(100)의 주변 영역의 화살표(105)에 의해 나타나지는 바와 같이 영역(100)으로부터 측방향(기판에 평행한 방향)으로 성장한다. 규화 니켈막이 형성된 화소 부분(10)(제4b도 참조)의 실리콘막(104)에서,결정은 기판(101)에 수직방향으로 성장한다. 한편, 기판(101)에 평행한 화살표(105)에 나타내지는 방향에서의 결정의 성장 거리는 상기 결정성장에서의 약 40 미크론이다.
주변 회로섹션(20) 에서의 비정질 실리콘 막은 상기 기술된 공정에 의해 결정화될수 있다.여기서, 결정은 주변회로 섹션(200에서 제2b도에 나타난 바와 같이 측 방향으로 (기판(101)에 평행한 방향) 성장하고, 제4b도에 나타난 바와같이 화소 부분(10)에서 기판(101)에 수직 방향으로 성장한다.
그후, TFTs는 요소들 사이에서 분리되고, 불필요한 분에 있는 실리콘막 (104)은 섬형상 요소영역을 형성하기 위하여 제거된다. 이 공정에서, TFT 의 활성층(소스/드레인 영역, 채널 형성영역)의 길이가 40 미크론 이내이면, 주변회로 부분에서 소스/드레인 영역 및 채널 형성 영역은 기판(101)에 평행한 방향에서 성장된 결정성 실리콘 막에 의해 구성될 수 있다. 추가로, 채널 형성 영역이 결정성 실리콘 막에 의해 구성되는 경우, 활성층의 길이는 추가로 연장될 수 있다.
이어서, 1,000Å의 두께를 갖는 산화 규소막(106)은 스퍼터링 법에 의해 게이트 절연막으로 형성된다. 산화 규소는 스퍼터링에서 타겟으로서 사용된다. 스퍼터링 동안 기판의 온도는 200내지 400°C, 예로, 350°C 이다. 산소와 아르곤이 스퍼터링의 분위기로서 및 아르곤/산소의 비가 0 내지 0.5, 예로, 0.1 미만으로서 사용된다. 이에 이어, 6000 내지 8000Å, 예로, 6,000Å의 두께를 갖는 알루미늄막(0.1 내지 2% 실리콘 함유)이 스퍼터링 방법에 의해 형성된다. 한편, 산화 규소막(106)과 알루미늄 막을 형성하기 위한 공정들을 연속적으로 수행하는 것이 바람직하다.
게이트 전극(107) 및 (109) 가 형성된 알루미늄 막을 패터닝하여 형성된다. 상기 언급된 바와 같이, 제2c도에 나타난 공정 및 제4c도에 나타난 공정이 동시에 수행된다.
게이트 전극(107) 및 (109) 의 표면이 그의 표면에 산화물층(108) 및 (110)을 형성하기 위해 양극 산화 처리된다. 이 양극 산화 처리는 주석산을 1 내지 5% 함유하는 에틸렌 글리콜 용액중에서 수행된다. 산화물 층(108) 및 (110)의 두께는 2,000Å 이다.
산화물층(108) 및 (110)의 두께가 나중 공정의 이온 도핑공정(도핑 물질을 이온 주입하기 위한 공정)에서 형성된 오프셋(off set) 게이트 영역의 두께이기 때문에, 오프셋 게이트 영역의 길이는 양극 산화 처리 공정에서 결정될 수 있다.
다음으로, 불순물 (인 및 붕소)이 마스크로서 각각 게이트 전극(107) 및 주위 산화물층(108) 및 게이트 전극(109) 및 주위 산화물층(110)을 사용하는 요소들의 영역들로서 실리콘 영역들에 주입된다. 포스핀 (PH3) 및 디보란(B2H6)이 도핑가스로서 사용된다. 가속 전압이 포스핀 경우에 60 내지 90KV, 예로, 80KV이고, 디보란의 경우에 40 내지 80KV, 예로,65KV 이다. 투여량은 인은 1 X 1015내지 8×1015㎝-2예로, 2×1515㎝-2이고 붕소 경우 5 X 1015㎝-2이다. 도핑시, 각 원소는 포토레지스트(photoresist) 광저항에 의해 도핑될 필요가 없는 영역들을 덮어 선택적으로 도핑된다. 결과적으로 N형 불순물 영역(114)과 (116) 및 P형 불순물 영역(111) 및 (113)이 형성되고, 지금부터 P채널형 TFT(PTFT)영역 및 N 채널형 TFT(NTFT)영역이 형성될 수 있다. 추가로, N 채널형 TFT는 제4c도에 나타난 바와 같이 동시에 형성될 수 있다.
그 후, 어닐링이 이온 주입된 불순물을 활성화시키기 위하여 레이저광을 조사하여 수행된다. KrF 엑시머 레이저(파장: 248㎚, 펄스 폭: 20nsec) 가 레이저 광으로 사용되었지만, 또 다른 레이저가 사용될 수 있다. 레이저 광 조사 조건으로서, 200 내지 400mJ/㎝2 예로, 250mJ/㎝2 의 에너지 밀도를 갖는 레이저 공의 2 내지 10 쇼트, 예로, 2 쇼트가 하나의 스폿(spot)마다 조사된다. 레이저 광의 조사동안 기판을 200내지 450˚C 부근으로 가열하는 것이 유용하다. 니켈이 미리 결정화된 영역안에서 확산되었기 때문에, 재 결정화가 레이저 어닐링 공정에서 레이저 광을 조사하여 쉽게 진전된다. 따라서, P형을 주는 불순물이 도프된 불순물 영역 (111) 및 (113) 과 N형을 주는 불순물이 도프된 불순물 영역 (114) 및 (116) 이 쉽게 활성화된다.
이에 이어, 6,000Å 의 두께를 갖는 산화규소막 (118)이 플라즈마 CVD 법에 의해 제2d도에 나타난 바와같이 주변회로 섹션(20)에서 층간 절연물로서 형성된다. 층간 절연물상에 콘택트홀을 형성한 후에, TFTS의 전극과 배선 (117), (119) 및 (120)이 질화 티탄 및 알루미늄의 다층막으로 형성된다. 화소 섹션(10)에서, 층간 절연물(211)이 산화규소에 의해 형성되고, 콘택트 홀을 형성한 후에, 금속배선(213), (214) 및 화소 전극으로서 사용되는 ITO 전극(212)이 제4d도에 나타난바와 같이 형성된다. 마지막으로, 어닐링이 TFTS 회로 또는 TFTS를 완성하기 위하여 1기압의 수소분위기에서 350˚C에서 30분간 수행된다.
상기 기술된 바와 같이 제조된 회로는 PTFT 및 NTFT가 상보적으로 제공된 CMOS 구조를 갖는다. 그러나, 두 개의 TFT를 동시에 제조한 후 이들을 두 개로 잘라 상기 기술된 공정에서 동시에 두 개의 독립된 TFTS를 제조하는 것이 또한 가능하다.
여기서, 니켈이 선택적으로 도입된 영역과 TFTS사이의 위치관계를 보여주기 위하여 위로부터 본 제2d도의 도면이 제3도에 나타나 있다. 제3도에서, 니켈 미량-첨가가 영역(100)에 선택적으로 수행되고, 결정이 니켈이 열어닐링에 의해 첨가된 위치로부터 측 방향에서 성장한다. 소스/드레인 영역(111) 및 (113) 및 채널 형성 영역(112)이 결정이 성장하는 측 방향에서 PTFT로서 형성된다. 유사하게, 소스/드레인 영역(114) 및 (116) 및 채널 형성 영역 (115)이 NTFT로 형성된다.
캐리어가 흐르는 방향과 결정성장의 방향이 상기 기술된 구조에서 일치하기 때문에, 캐리어는 이동시 결정경계를 가로지르지 않아, TFTS 작동의 개선을 가능하게 한다. 예를 들어, 제2a도 내지 2d도에 나타난 공정에 의해 제조된 PTFT의 이동도는 120 내지 150㎝2/Vs이고, 이동도는 50 내지 60㎝2/Vs의 선행기술의 이동도와 비교하여 개선됨이 확인된다. 추가로, 150내지 180㎝2/Vs의 이동도가 NTFT에서 얻어지고, 이는 80 내지 100㎝2/Vs의 선행기술 NTFT의 이동도와 비교하여 높다.
추가로, 게이트 절연막 및 채널 형성 영역이 제2c도 및 제2d도에서 게이트 전극(107),(109) 아래에 제공된다. 제3도로부터 알수 있는 바와 같이, 다수의 TFTS가 니켈-미량 첨가 영역을 추가 연장하여 (제3도에서 수직으로 연장하여)동시에 형성될 수 있다.
한편, 제4도에 나타난 바와같이, 화소부분에서 형성된 NTFT에서, 소스(114) 및 드레인(116) 사이의 캐리어 이동(흐르는)방향은 (215)에서 나타난 바와같이 결정성장 방향에 수직이며, 캐리어가 이동할 때 캐리어는 결정경계면을 가로지른다. 그렇기 때문에, 이동도는 30 내지 80㎝2/Vs 이고 기껏해야 종래의 NTFT 의 특성이다. 그렇지만, NTFT 의 특성을 검사할 때, 제2도에 나타난 바와같이 NTFT와 비교하여 오프전류가 낮음이 확인된다. TFT 가 화소전극의 구동자(driver)로 사용될 때 이것은 중요한 특성이다. 종래의 TFT 는 유리기판상 형성된 비정질 실리콘막을 열적 어닐링(24 시간 동안 600˚C )함으로써 결정화된 결정성 실리콘막을 사용하는 TFT 임을 주목해야 한다.
비정질 실리콘 막 (104) 아래의 기초막 (102)의 표면상에 박막으로서 (이는 매우 얇기 때문에, 막으로 관찰하는 것이 어렵다) 니켈을 선택적으로 형성하고, 그 부분으로부터 결정을 성장시키는 방법이 니켈을 도입하기 위한 방법으로서 채택되었지만, 비정질 실리콘 막(104)을 형성한 후에 니켈 미량-첨가를 선택적으로 수행하는 것이 또한 가능하다. 즉, 비정질 실리콘막의 상단 또는 바닥으로부터 결정을 성장시키는 것이 가능하다. 추가로, 이온도핑 방법을 사용하여 비정질 실리콘 막 (104)에 니켈이온을 미리 선택적으로 주입하는 비정질 실리콘 막을 형성하는 방법을 채택하는 것이 또한 가능하다. 상기 방법은 니켈 원소의 농도가 조절될 수 있는 장점을 갖는다.
니켈 미량-첨가는 니켈 박막형성 대신 플라즈마 처리에 의해 수행될 수 있다.
추가로, 캐리어의 흐름의 방향과 결정 성장 방향을 평행화(또는 수직화)시키는 것이 항상 필요하지는 않다. TFTS의 특성은 캐리어가 흐르는 방향과 결정 성장 방향사이 각을 인위적으로 설정하여 조절될 수 있다.
[실시예 2]
제 2실시 형태가 제5a도 내지 제 제5e도 및 제6a도 및 제6b도에 나타나 있다. 1,000 내지 5,000Å, 예로 1,000Å의 두께를 갖는 산화규소막(502)을 유리기판 (501)상에 형성한 후에 300내지 1,500Å. 예로 500Å의 비정질 실리콘막을 플라즈마 CVD법에 의해 형성한다. 추가로, 그 즉시, 500 내지 1,500Å, 예로 500Å 의 두께로 갖는 산화규소 막 (504)이 형성된다. 연속적으로, 이들 막을 형성하는 것이 바람직하다. 그후, 산화규소막(504)을 니켈을 도입하기 위해 윈도우(Window) 영역(506)을 형성하기 위하여 선택적으로 에칭한다. 윈도우 영역(506)은 주변 구동 회로용 TFTS를 제조하기 위한 영역에 형성되나 산화규소막(504)은 화소 섹션안에 제거된다.
다음으로, 니켈 염 막(505)이 스핀코팅 법에 의해 형성된다. 여기서, 스핀 코팅 법이 설명될 것이다. 먼저, 막(505) 경우, 아세트산 니켈 또는 질산 니켈이 물 또는 에탄올에 의해 희석된다. 이의 농도는 25내지 200ppm, 예로 100ppm이다.
다른 한편, 기판이 윈도우 영역(506)에 매우 얇은 산화규소 막을 형성하기 위하여과 산솨수소 용액 또는 과산화 수소와 암모니아의 혼합된 용액에 침전되거나 담궈지며, 이 윈도우 영역(506) 및 화소 부분은 비정질 실리콘 막이 상기 기술된 바 대로 제조된 니켈 용액과 비정질 실리콘 막의 접촉면 친화력을 개선시키기 위하여 노출되는 섹션이다.
이렇게 처리된 기판은 스피너안에 위치하고, 서서치 회전한다. 이어서, 니켈 용액의 1내지 10㎖, 예로2㎖을 기판에 떨어뜨려 기판의 전표면에 걸쳐 용액을 확장시키다. 이 상태는 1내지 10분, 예로 5분동안 유지된다. 그후, 회전 속도가 스핀 건조를 수행하기 위하여 증가된다. 이 작동은 다수 회 반복될 수 있다. 이에 의해, 얇은 니켈염 막(505)이 형성된다. (제5a도).
여기서, 열처리가 520 내지 580℃ 및 4 내지 12 시간 범위, 예로 550℃ 에서 8 시간 가열(furnace)로 안에서 수행된다. 분위기는 질소이다. 결과적으로, 니켈은 윈도우 영역(506) 및 화소부분 바로 아래의 영역으로 확산되고, 결정화가 상기 영역으로부터 출발한다. 결정화 방향은 기판에 수직이다. 그후, 결정화된 영역이 화살표(508)에 의해 나타내진 바와 같이 주위 지역으로 확장한다.
결정화의 확장방향은 기판에 평행한다. 결과로서, 각각이 다른 특성을 가지는 세 영역들이 형성된다. 제 1 영역은 윈도우 영역(506) 바로 아래에 있는 영역(507) 또는 호소영역(510)이며 결정화가 기판에 수직하게 진행하는 영역이다. 제 2 영역은 영역(507) 및 (510) 주변에 있는 영역(508)이며 결정화가 기판에 평행하게 진행하는 영역이다. 다른 한편, 윈도우 영역(506)으로부터 떨어진 영역은 결정화되지 않고, 비정질 실리콘으로 남아 있는다. (제5b도).
그후, 결정성이 KrF액시머 레이저광(파장: 248㎚) 또는 XeCl 액시머 레이저 광(파장: 308 ㎚)를 1 내지 20 쇼트, 예로 5 쇼트로 공기 또는 산소 분위기에서 조사하여 추가로 개선된다. 레이저 광의 에너지 밀도는 200 내지 350 mJ/㎝2 이고, 기판의 온도는 200 내지 400 ˚C 이다.
레이저를 조사한 후에, 실리콘 막(503)을 주변 회로의 TFT영역을 형성하기 위하여 에칭한다. 영역(508)은 주변회로를 위한 TFT 의 채널 형성 영역에 상응한다. 이어서, 1000 내지 1500Å, 예로, 1200Å 두께를 갖는 산화 규소막(511)이 전 표면에 형성되고, 게이트 전극(512),(513) 및 (514) 가 제 1 실시형태의 경우와 유사하게 알루미늄 및 그의 양극 산화 처리된 막에 의해 형성된다. 게이트 전극(512)은 주변 회로에서 PTFT 용으로 사용되고, 게이트 전극(513)은 주변 회로에서 NTFT 용으로 사용되며, 게이트 전극(514)은 화소 섹션에서 TFT용으로 사용된다.
마스크로서 게이트 전극을 사용하며, N 형 및 P 형 불순물이 제 1 실시형태에 유사하게 도핑 방법에 의해 실리콘 막에 주입된다. 결과적으로, 주변 회로의 PTFT의 소스(515), 채널(516) 및 드레인, 주변회로의 NTFT의 소스(520), 채널(519) 및 드레인(518), 화소 섹션의 NTFT의 소스(521), 채널(522) 및 드레인(523)이 형성된다. 그후, 레이저가 제 1실시형태에 유사하게 도프된 불순물을 활성화시키기 위하여 저 표면에 조사된다 (제5d도).
3000 내지 8000Å, 예로, 5,000Å의 두께를 갖는 산화 규소막(524)이 층간 절연물로서 형성된다. 추가로, 500 내지 1,000Å, 예로 8,000Å의 두께를 갖는 ITO막이 스퍼터링 법에 의해 형성되고, 화소전극(525)을 형성하기 위하여 패턴 에칭된다. 콘택트홀이 TFTs의 소스/드레인에 형성되고, 질화 티탄(두께: 1,000Å)과 알루미늄(두께: 5,000Å의 2층막이 증착되고, 전극 및 배선(526) 내지 (530)을 형성하기 위하여 패터닝 에칭된다. 따라서, 주변회로가 결정성 실리콘에 의해 형성될 수 있고, 화소 섹션이 비정질 실리콘(제5e도)에 의해 형성될 수 있다.
본 실시형태에 따라, 레이저가 바늘 모양으로 성장된 실리콘 결정안에 남겨진 비정질 성분들을 결정화시키기 위하여 제5c도에 나타난 바와 같이 조사된다. 추가로, 바늘 결정이 결정화되어, 핵으로서 바늘 결정에 중심을 두고 비대해진다. 이는 전류가 흐르는 영역을 확장하여 보다 큰 드레인 전류가 흐르게 한다.
이렇게 결정화된 실리콘 막은 얇아지고, 이어서 투과형 전자 현미경(TEM)에 의해 관찰된다. 제6a도는 측 방향에서의 성장에 의해 결정화된 영역의 말단주위의 사진이고, 바늘 결정이 관찰될 수 있다. 제6a도로부터 알 수 있는 바와 같이, 많은 비-결정화된 비정질 영역들이 결정중에 존재한다.
본 실시형태의 조건하에서 레이저에 의해 조사될 때, 제6b도에 나타난 바와 같은 사진이 얻어진다. 제6a도의 지역의 대부분을 점유하는 비정질 영역은 상기 공정에 의해 결정화되지만, 전자 특성은 그렇게 양호하지 않다. 그 이유는 결정화된 영역들이 임의로 생성되기 때문이다. 중간 주위에서 관찰되는 바늘 결정중 비정질인 것으로 여겨지는 영역중의 결정상태가 주목된다. 비대한 결정 영역이 바늘 결정으로부터 성장하는 방법으로 이 영역에서 형성된다 (제6b도).
제6a도 및 제6b도에 나타난 사진이 비교적 보다 비정질 영역이 관찰되어 결정 성장의 상태를 쉽게 이해하게 하는 결정의 말단영역을 나타내지만, 이는 결정성장의 중간과 결정의 핵 주변에서 같다. 따라서, 비정질 부분이 감소되고, 바늘 결정이 비대해져, TFT의 특성이 레이저 조사에 의해 추가로 개선될 수 있다.
상기 기술된 바와 같이, 주변 회로 섹션의 TFTs는 그의 결정이 캐리어의 흐름에 평행된 방향으로 성장하고, 화소 섹션이 활성매트릭스타입 액정 디스플레이안에서 결정이 캐리어의 흐름에 수직방향으로 성장된 결정성 실리콘 막으로 구성된다. 이에 의해, 고속 작동이 주변 회로 섹션에 수행될 수 있고, 전하를 유지하는데 요구되는 오프 전류값이 작은 스위칭 소자가 화소 섹션에 제공될 수 있다.

Claims (13)

  1. 기판 및 기판상에 형성된 다수의 박막 트랜지스터을 포함하고, 다수의 박막 트랜지스터의 일부분이 기판의 표면에 평행하게 결정 성장된 결정성 실리콘 막을 가지며 다수 박막 트랜지스터의 나머지 부분이 기판의 표면에 수직으로 결정 성장된 결정성 실리콘 막을 갖는 반도체 장치.
  2. 기판 및 기판상에 형성된 다수의 박막 트랜지스터로 포함하고, 다수의 박막 트랜지스터의 일부분이 활성 매트릭스타입 액정 디스플레이의 주변 회로 섹션으로서 제공되고, 박막 트랜지스터의 나머지 부분이 활성 매트릭스타입 액정디스플레이의 화소 섹션으로서 제공되며, 주변 회로 섹션으로서 제공되는 박막 트랜지스터가 기판의 표면에 수직의 방향에서 결정 성장된 결정성 실리콘 막을 갖고, 화고 섹션으로서 제공된 박막 트랜지스터가 기판의 표면에 평행한 방향으로 결정성장된 결정성 실리콘막을 갖는 반도체 장치.
  3. 기판상에 실질적인 비정질 실리콘막을 형성하는 단계 ; 비정질 실리콘막의 형성전 또는 형성후에 한영역에 결정화를 촉진하는 금속원소를 선택적으로 도입하는 단계 ; 및 비정질 실리콘 막을 가열에 의해 결정화시키는 단계를 포함하고, 결정성장이 상기 영역으로부터 기판의 표면에 수직의 방향으로 수행되고, 결정 성장이 어떤 금속 원소도 선택적으로 도입되지 않은 나머지 영역으로부터 기판의 표면에 평행한 방향으로 수행되는 반도체 장치 제조 방법.
  4. 기판상에 실질적 비정질 실리콘 막을 형성하는 단계 ; 비정질 실리콘 막의 형성전 또는 형성후 결정화를 촉진시키는 금속원소를 선택적으로 도입하는 단계 ; 및 금속 원소가 선택적으로 도입된 영역으로부터 기판의 표면에 대략 수직인 방향으로 가열에 의해 비정질 실리콘막을 결정화 및 성장시키는 단계 ; 및 어떤 금속원소도 선택적으로 도입되지 않는 다른 영역으로부터 가열에 의해 기판의 표면에 대해 평행한 방향으로 비정질 실리콘막을 결정화 및 성장시키는 단계를 포함하고, 박막 트랜지스터는 결정성 실리콘 막의 결정성장의 방향과 함께 박막 트랜지스터안의 캐리어 이동 방향에 수직으로 일치하는 영역에서 형성되고, 다른 박막 트랜지스터는 결정성 실리콘 막의 결정성장 방향과 함께 나머지 박막 트랜지스터안의 캐리어 이동방향에 평행하게 나머지 영역에 형성되는 화성 매트릭스타입 액정디스플레이용으로 사용되는 반도체 장치 제조 방법.
  5. 제3항에 있어서, 금속원소가 니켈을 갖는 방법.
  6. 제4항에 있어서, 금속원소가 니켈을 갖는 방법.
  7. 제3항에 있어서, 가열 온도범위가 450˚C 내지 550˚C 인 방법.
  8. 제4항에 있어서, 가열 온도범위가 450˚C 내지 550˚C 인 방법.
  9. 제3항에 있어서, 레이저 또는 동등한 강광(strong light)이 가열에 의해 결정화 한 후 금속 원소가 도입된 영역 및 그 주위에 선택적으로 조사 되는 방법.
  10. 제4항에 있어서, 레이저 또는 동등한 강광이 가열에 의해 결정화된 후 금속원소가 도입된 주변회로 영역 및 그 주위에 선택적으로 조사되는 방법.
  11. 제3항에 있어서, 금속원소가 금속 원소를 함유하는 물질을 적용 또는 스핀 코팅에 의해 도입되는 방법.
  12. 제4항에 있어서, 금속원소가 금속 원소를 함유하는 물질을 적용 또는 스핀 코팅에 의해 도입되는 방법.
  13. 다수의 화소 전극을 갖는 화소 섹션 ; 및 각 화소 전극을 구동하기 위한 구동회로수단을 포함하고, 화소 전극 섹션 및 구동 회로 수단이 각각 기판을 갖는 박막 트랜지스터들로 구성되고, 화소섹션을 구성하는 박막 트랜지스터들은 기판의 표면에 수직으로 결정성장된 결정성 실리콘 막을 갖고, 구동회로 수단을 구성하는 박막 트랜지스터들은 기판의 표면에 평행하게 결정성장된 결정성 실리콘막을 갖는 활성 매트릭스타입 액정디스플레이.
KR1019940011758A 1993-05-26 1994-05-26 반도체장치 및 그 제조방법 Expired - Fee Related KR0183063B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-147004 1993-05-26
JP14700493 1993-05-26

Publications (2)

Publication Number Publication Date
KR940027182A KR940027182A (ko) 1994-12-10
KR0183063B1 true KR0183063B1 (ko) 1999-03-20

Family

ID=15420391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940011758A Expired - Fee Related KR0183063B1 (ko) 1993-05-26 1994-05-26 반도체장치 및 그 제조방법

Country Status (2)

Country Link
US (2) US5481121A (ko)
KR (1) KR0183063B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885013B1 (ko) * 2002-01-03 2009-02-20 삼성전자주식회사 박막 트랜지스터 및 액정 표시 장치

Families Citing this family (162)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US6709907B1 (en) * 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
CN100465742C (zh) 1992-08-27 2009-03-04 株式会社半导体能源研究所 有源矩阵显示器
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
EP1119053B1 (en) * 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating TFT semiconductor device
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
TW241377B (ko) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JP3535205B2 (ja) * 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
US6090646A (en) * 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JPH06349735A (ja) * 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
CN100472752C (zh) 1993-12-02 2009-03-25 株式会社半导体能源研究所 半导体器件的制造方法
US6798023B1 (en) * 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
TW272319B (ko) * 1993-12-20 1996-03-11 Sharp Kk
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6884698B1 (en) * 1994-02-23 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with crystallization of amorphous silicon
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
KR100279217B1 (ko) * 1994-04-13 2001-02-01 야마자끼 순페이 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법
US6974763B1 (en) 1994-04-13 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
US5898188A (en) * 1994-07-06 1999-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its fabrication
US5796116A (en) 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW403993B (en) * 1994-08-29 2000-09-01 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
US5789762A (en) * 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
TW374247B (en) * 1994-09-15 1999-11-11 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
US5818068A (en) * 1994-09-22 1998-10-06 Sharp Kabushiki Kaisha Thin film transistor circuit and an active matrix type display device
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US5942768A (en) 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3486240B2 (ja) * 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
US6337229B1 (en) 1994-12-16 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of making crystal silicon semiconductor and thin film transistor
JP4130237B2 (ja) * 1995-01-28 2008-08-06 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及び半導体装置の作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
US6902616B1 (en) * 1995-07-19 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for producing semiconductor device
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295679B2 (ja) * 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3907726B2 (ja) 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
JP3124480B2 (ja) * 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW319912B (ko) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW317643B (ko) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP3472024B2 (ja) 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
WO1997037768A1 (en) * 1996-04-10 1997-10-16 The Penn State Research Foundation MODIFYING SOLID CRYSTALLIZATION KINETICS FOR A-Si FILMS
US6133119A (en) * 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
US5773329A (en) * 1996-07-24 1998-06-30 International Business Machines Corporation Polysilicon grown by pulsed rapid thermal annealing
KR100500033B1 (ko) * 1996-10-15 2005-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP3525316B2 (ja) * 1996-11-12 2004-05-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JPH10163501A (ja) * 1996-11-29 1998-06-19 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型トランジスタ
JP3630894B2 (ja) * 1996-12-24 2005-03-23 株式会社半導体エネルギー研究所 電荷転送半導体装置およびその作製方法並びにイメージセンサ
JPH10199807A (ja) * 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
TW386238B (en) 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6387803B2 (en) * 1997-01-29 2002-05-14 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
JP4242461B2 (ja) 1997-02-24 2009-03-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10282414A (ja) * 1997-04-09 1998-10-23 Canon Inc ズームレンズ
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3844561B2 (ja) 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3717634B2 (ja) * 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6066547A (en) * 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method
JP3830623B2 (ja) 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
US6326226B1 (en) 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4112655B2 (ja) * 1997-09-25 2008-07-02 東芝松下ディスプレイテクノロジー株式会社 多結晶薄膜の製造方法
TW408351B (en) * 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4236722B2 (ja) * 1998-02-05 2009-03-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100340124B1 (ko) 1998-02-10 2003-01-29 주승기 박막트랜지스터 제조방법
US6312979B1 (en) 1998-04-28 2001-11-06 Lg.Philips Lcd Co., Ltd. Method of crystallizing an amorphous silicon layer
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
US6524662B2 (en) 1998-07-10 2003-02-25 Jin Jang Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7153729B1 (en) * 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6784034B1 (en) 1998-10-13 2004-08-31 Lg. Philips Lcd Co., Ltd. Method for fabricating a thin film transistor
US6558986B1 (en) 1998-09-03 2003-05-06 Lg.Philips Lcd Co., Ltd Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP3483484B2 (ja) 1998-12-28 2004-01-06 富士通ディスプレイテクノロジーズ株式会社 半導体装置、画像表示装置、半導体装置の製造方法、及び画像表示装置の製造方法
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4298131B2 (ja) 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
KR100317641B1 (ko) 1999-05-21 2001-12-22 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
US6885366B1 (en) 1999-09-30 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
SG118117A1 (en) 2001-02-28 2006-01-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
SG114530A1 (en) * 2001-02-28 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
JP2002270507A (ja) * 2001-03-14 2002-09-20 Hitachi Cable Ltd 結晶シリコン層の形成方法および結晶シリコン半導体装置
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7232714B2 (en) * 2001-11-30 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6750515B2 (en) * 2002-02-05 2004-06-15 Industrial Technology Research Institute SCR devices in silicon-on-insulator CMOS process for on-chip ESD protection
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
JP4115283B2 (ja) * 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
US7348222B2 (en) * 2003-06-30 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor and method for manufacturing a semiconductor device
US7244992B2 (en) 2003-07-17 2007-07-17 Ming-Dou Ker Turn-on-efficient bipolar structures with deep N-well for on-chip ESD protection
US7247527B2 (en) * 2003-07-31 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and laser irradiation apparatus
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
KR101132266B1 (ko) * 2004-03-26 2012-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
JP4019377B2 (ja) * 2004-04-01 2007-12-12 セイコーエプソン株式会社 半導体装置の製造方法および半導体装置
EP2503591A1 (en) 2009-11-19 2012-09-26 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device, semiconductor device, and display device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1149589A (en) * 1966-11-15 1969-04-23 Matsushita Electric Industrial Co Ltd Thin film active element
US4525223A (en) * 1978-09-19 1985-06-25 Noboru Tsuya Method of manufacturing a thin ribbon wafer of semiconductor material
US4309224A (en) * 1978-10-06 1982-01-05 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device
US4406709A (en) * 1981-06-24 1983-09-27 Bell Telephone Laboratories, Incorporated Method of increasing the grain size of polycrystalline materials by directed energy-beams
US4466179A (en) * 1982-10-19 1984-08-21 Harris Corporation Method for providing polysilicon thin films of improved uniformity
JPS6184074A (ja) * 1984-10-01 1986-04-28 Semiconductor Energy Lab Co Ltd 半導体装置
US4772564A (en) * 1985-10-30 1988-09-20 Astrosystems, Inc. Fault tolerant thin-film photovoltaic cell fabrication process
US5170244A (en) * 1986-03-06 1992-12-08 Kabushiki Kaisha Toshiba Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device
JPS63170971A (ja) * 1987-01-09 1988-07-14 Nec Corp 半導体装置
JP2560716B2 (ja) * 1987-03-25 1996-12-04 株式会社日本自動車部品総合研究所 半導体素子及びその製造方法
JPH0388321A (ja) * 1989-08-31 1991-04-12 Tonen Corp 多結晶シリコン薄膜
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
US5318919A (en) * 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JP3103385B2 (ja) * 1991-01-25 2000-10-30 株式会社東芝 ポリシリコン薄膜半導体装置
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JPH05182923A (ja) * 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885013B1 (ko) * 2002-01-03 2009-02-20 삼성전자주식회사 박막 트랜지스터 및 액정 표시 장치
US7538349B2 (en) 2002-01-03 2009-05-26 Samsung Electronics Co., Ltd Thin film transistor having a three-portion gate electrode and liquid crystal display using the same
US7791076B2 (en) 2002-01-03 2010-09-07 Samsung Electronics Co., Ltd. Thin film transistor having a three-portion gate electrode and liquid crystal display using the same

Also Published As

Publication number Publication date
KR940027182A (ko) 1994-12-10
US5481121A (en) 1996-01-02
US5824573A (en) 1998-10-20

Similar Documents

Publication Publication Date Title
KR0183063B1 (ko) 반도체장치 및 그 제조방법
KR100310407B1 (ko) 반도체장치및그제조방법
US5604360A (en) Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
KR100186886B1 (ko) 반도체장치 제작방법
US5619044A (en) Semiconductor device formed with seed crystals on a layer thereof
US5488000A (en) Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US6160279A (en) Method for producing a semiconductor device including doping with a catalyst that is a group IV element
US5821562A (en) Semiconductor device formed within asymetrically-shaped seed crystal region
KR100254600B1 (ko) 반도체장치,그의 제조 방법,및 그를 포함하는 액정 표시 장치
US6875628B1 (en) Semiconductor device and fabrication method of the same
KR0180573B1 (ko) 반도체 장치 및 그 제작방법
US6713330B1 (en) Method of fabricating a thin film transistor
JP3234714B2 (ja) 半導体装置およびその製造方法
JP3403811B2 (ja) 半導体装置およびその作製方法
JP3403810B2 (ja) 半導体装置およびその作製方法
JPH0799314A (ja) 半導体装置
JP3431851B2 (ja) 半導体装置
JP3958244B2 (ja) 半導体装置及びその作製方法
JP3190518B2 (ja) 半導体装置作製方法
JP3664750B2 (ja) 薄膜トランジスタの作製方法
JPH0876142A (ja) 液晶表示装置
JP2002043331A (ja) 半導体装置の作製方法
JP2001028340A (ja) 薄膜トランジスタを有する装置
JP2000307125A (ja) 半導体装置
JP2003209262A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20111118

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20121216

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20121216

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000