JP3442500B2 - 半導体回路の作製方法 - Google Patents

半導体回路の作製方法

Info

Publication number
JP3442500B2
JP3442500B2 JP23064694A JP23064694A JP3442500B2 JP 3442500 B2 JP3442500 B2 JP 3442500B2 JP 23064694 A JP23064694 A JP 23064694A JP 23064694 A JP23064694 A JP 23064694A JP 3442500 B2 JP3442500 B2 JP 3442500B2
Authority
JP
Japan
Prior art keywords
region
thin film
film transistor
circuit
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23064694A
Other languages
English (en)
Other versions
JPH0878689A (ja
Inventor
舜平 山崎
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP23064694A priority Critical patent/JP3442500B2/ja
Publication of JPH0878689A publication Critical patent/JPH0878689A/ja
Priority to US08/865,047 priority patent/US5886366A/en
Priority to US09/233,481 priority patent/US6169292B1/en
Priority to US09/726,336 priority patent/US6613613B2/en
Application granted granted Critical
Publication of JP3442500B2 publication Critical patent/JP3442500B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3816—Pulsed laser beam
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/425—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different crystal properties in different TFTs or within an individual TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3806—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation-enhancing elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本明細書で開示する発明は、薄膜
トランジスタ（ＴＦＴ）を複数個有する半導体回路に関
するものである。本明細書で開示する発明によって作製
される薄膜トランジスタは、ガラス等の絶縁基板上、単
結晶シリコン等の半導体基板上、いずれにも形成され
る。特に本明細書で開示する発明は、モノリシック型ア
クティブマトリクス回路（液晶ディスプレー等に使用さ
れる）のように、低速動作のマトリクス回路と、それを
駆動する高速動作の周辺回路を有する半導体回路に関す
る。
【０００２】
【従来の技術】最近、絶縁基板上に、薄膜状の活性層
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイト型
トランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が
熱心に研究されている。これらは、透明な絶縁基板上に
形成され、マトリクス構造を有する液晶等の表示装置に
おいて、各画素の制御用や駆動回路に利用される。
【０００３】薄膜トランジスタを構成する薄膜半導体と
しては、アモルファスシリコン半導体やアモルファスシ
リコン半導体を加熱やレーザー光の照射によって結晶化
させた結晶性シリコンがある。これらアモルファスシリ
コン薄膜や結晶性シリコン薄膜を用いた薄膜トランジス
タは、アモルファスシリコンＴＦＴや結晶性シリコンＴ
ＦＴと称される。
【０００４】一般にアモルファス状態の半導体の電界移
動度は小さく、したがって、高速動作が要求されるＴＦ
Ｔには利用できない。そこで、最近では、より高性能な
回路を作製するため結晶性シリコンＴＦＴの研究・開発
が進められている。
【０００５】結晶半導体は、アモルファス半導体よりも
電界移動度が大きく、したがって、高速動作が可能であ
る。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけでな
く、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯＳ回
路を形成することが可能で、例えば、アクティブマトリ
クス方式の液晶表示装置においては、アクティブマトリ
クス部分のみならず、周辺回路（ドライバー等）をもＣ
ＭＯＳの結晶性ＴＦＴで構成する、いわゆるモノリシッ
ク構造を有するものが知られている。
【０００６】
【発明が解決しようとする課題】図３には、液晶ディス
プレーに用いられるモノリシックアクティブマトリクス
回路のブロック図を示す。図３に示す構造においては、
基板７上に周辺ドライバー回路として、列デコーダー
１、行デコーダー２が設けられ、また、多数の画素がマ
トリクス状に配置されたマトリクス領域３にはトランジ
スタとキャパシタからなる画素回路４が多数形成され、
マトリクス領域と周辺回路とは、配線５、６によって接
続されている。周辺回路に用いるＴＦＴは高速動作が、
また、画素回路に用いるＴＦＴは低ＯＦＦ電流特性が要
求される。それらの特性は物理的に矛盾するものである
が、同一基板上に同時に形成することが求められてい
る。
【０００７】しかしながら、同一プロセスで作製したＴ
ＦＴは全て同じ様な特性を示す。例えば、結晶シリコン
を得るにはレーザーによる結晶化（レーザーアニール）
という手段を使用することができるが、レーザー結晶化
によって結晶化したシリコンでは、マトリクス領域のＴ
ＦＴも周辺駆動回路領域のＴＦＴも同じ様な特性となっ
てしまう。従って、画素回路に要求される低リーク電流
特性と、周辺駆動回路に要求される高移動度特性という
事項を両立させることは困難であった。本発明はこのよ
うな困難な課題に対して解答を与えんとするものであ
る。
【０００８】
【課題を解決するための手段】本発明者の研究の結果、
実質的にアモルファス状態のシリコン被膜に微量の金属
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。触媒材料としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒ
ｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ
から選ばれた一種または複数種類の元素、さらにはこれ
らの元素の化合物（例えば珪化物）を用いることができ
る。
【０００９】具体的には、これらの金属元素を有する被
膜、粒子、クラスター等をアモルファスシリコンに密着
させ、あるいはイオン注入法等の方法によってアモルフ
ァスシリコン膜中にこれらの触媒元素を導入し、その
後、これを適当な温度、例えば５５０℃以下の温度で４
時間程度の加熱処理を行うことで、結晶化させることが
できる。
【００１０】当然のことであるが、アニール温度が高い
ほど結晶化時間は短いという関係がある。また、金属元
素の濃度が大きいほど結晶化温度が低く、結晶化時間が
短いという関係がある。本発明人の研究では、熱平衡的
に結晶化を進行させるには、これらのうちの少なくとも
１つの元素の濃度が１×１０16以上ｃｍ-3存在すること
が必要であることが判明している。またその濃度が５×
１０19ｃｍ-3以上となると、半導体材料としての物性が
損なわれてしまい、好ましくないことも判明している。
即ち、珪素の結晶化を助長する金属元素の濃度は、１×
１０16ｃｍ-3〜５×１０19ｃｍ-3の濃度とすることが好
ましいことが判明している。また上記金属元素の中で、
ニッケルを用いることが最も効果的であることも判明し
ている。なお、本明細書中における不純物濃度は、ＳＩ
ＭＳ（２次イオン分析法）で計測される最小値として定
義される。
【００１１】また、アモルファスシリコン膜にレーザー
光を照射して結晶化を行わせ結晶性シリコン薄膜を得る
方法において、レーザー光の照射時に試料を４５０℃以
上の温度で加熱することによって、粒径の大きなドメイ
ン（モノドメイン領域と称する）を得られることが判明
している。このモノドメイン領域は、内部が単結晶と見
なせる結晶構造を有している。
【００１２】モノドメインは、その内部に結晶粒界が存
在していない。また単結晶シリコンウエハーとは異な
り、内部に中和されるべき点欠陥を有している。そし
て、この点欠陥を中和するための水素またはハロゲン元
素を１×１０15ｃｍ-3〜１×１０ 20ｃｍ-3の濃度で含有
している。
【００１３】上記モノドメイン領域を形成する出発膜に
前述のニッケル等の金属元素を導入した場合、より欠陥
の密度が小さいモノドメイン領域を得ることができる。
この金属元素を導入することにより形成したモノドメイ
ン領域を利用して薄膜トランジスタを作製した場合、よ
り高移動度を有し、より大きなＯＮ電流を流すことがで
きる薄膜トランジスタを得ることができる。即ち、アク
ティブマトリクス構造を有する液晶ディスプレーの周辺
回路領域に配置するのに必要な特性を有する薄膜トラン
ジスタを得ることができる。
【００１４】またマトリクス領域の各画素に配置される
薄膜トランジスタは、液晶の応答速度の問題（薄膜トラ
ンジスタをいくら高速動作させても一般に液晶が追従し
ない）からアモルファスシリコンＴＦＴで十分であるこ
とが判明している。アモルファスシリコンＴＦＴは、高
速動作を行わすことができない代わりにＯＦＦ電流が小
さく、その意味で画素のスイッチングを行うには最適な
特性を有している。
【００１５】本明細書で開示する発明では、上記の珪素
の結晶化を助長する金属元素による作用を利用して、同
一基板上に選択的に異なる特性を有する薄膜トランジス
タを作製することを特徴とする。即ち、アモルファスシ
リコン膜を形成して、一部に選択的に触媒元素を有する
材料を密着させ、あるいは混入させ、ついで試料を４５
０℃〜７５０℃の温度、好ましくは４５０℃〜６００℃
の温度に加熱した状態において、必要とする領域にレー
ザー光もしくはそれと同等な強光を照射すること、ある
いは選択的にレーザーもしくはそれと同等な強光を走査
させることによって、周辺回路領域を構成する薄膜トラ
ンジスタが形成される領域をモノドメイン領域とし、こ
の領域を用いて高移動度、高速動作、大きなＯＮ電流を
流せる構成を有する薄膜トランジスタを形成する。そし
て、マトリクス領域はアモルファスのままで残存させ、
その領域を用いて画素のスイッチング用のアモルファス
シリコン薄膜トランジスタを形成する。
【００１６】こうして同一基板上に高速動作の可能なモ
ノドメインＴＦＴと低ＯＦＦ電流特性を有するアモルフ
ァスシリコンＴＦＴとを選択的に作り分ける。
【００１７】なお、レーザー光または強光を照射する際
に試料を４５０℃〜７５０℃、ガラス基板の耐熱性を考
慮した場合には、４５０℃〜６００℃の温度で試料を加
熱することは、モノドメイン領域を形成する上で非常に
重要である。
【００１８】またモノドメイン領域を形成するためのレ
ーザー光または強光の照射の前または後に加熱処理を加
えることは効果的である。レーザー光の照射の前に加熱
処理を加えた場合、レーザー光の照射の際における結晶
成長の核を形成することができる。またレーザー光の照
射の後に加熱処理を行うと、膜中における欠陥を減少さ
せることができる。またレーザー光の照射の前とレーザ
ー光の照射の後に加熱処理を行うと、上記２つの効果を
得ることができる。即ち、結晶核の形成と膜中に欠陥の
減少とを実現することができる。
【００１９】本明細書で開示する主要な発明は、基板上
に形成されたモノリシックアクティブマトリクス回路に
おいて、周辺駆動回路を構成する少なくとも一部の薄膜
トランジスタの活性領域には１×１０16〜５×１０19ｃ
ｍ-3の濃度でシリコンの結晶化を助長する金属元素が添
加されており、マトリクス領域の薄膜トランジスタの活
性領域はアモルファスシリコン半導体膜で構成されてお
り、前記周辺駆動回路を構成する少なくとも一部の薄膜
トランジスタのチャネル形成領域はモノドメイン構造を
有する薄膜シリコン半導体膜で構成されていることを特
徴とする。
【００２０】上記構成において、「基板上に形成された
モノリシックアクティブマトリクス回路」としては、図
３に示す構成を挙げることができる。また「周辺駆動回
路を構成する少なくとも一部の薄膜トランジスタ」とし
ては、図３の周辺駆動回路１および２を構成する薄膜ト
ランジスタを挙げることができる。また「薄膜トランジ
スタの活性領域」としては、図１（Ｃ）の１４２〜１４
３で示されるような、薄膜トランジスタのソース領域、
ドレイン領域、チャネル形成領域を有する領域を挙げる
ことができる。この活性領域中には、オフセットゲイト
領域やライトドープ領域が含まれていてもよい。
【００２１】また「マトリクス領域」の例としては、図
３の３で示される領域を挙げることができる。このマト
リクス領域は、マトリクス状に配置された複数の画素
（一般に数百万に達する）が配置されている領域であ
る。また「チャンネル形成領域がモノドメイン構造を有
する薄膜シリコン半導体膜で構成されている」という構
成としては、図１に示す例を挙げることができる。即
ち、図１に示す構成においては、モノドメイン領域１２
１、１２２の中に薄膜トランジスタの活性領域１４１、
１４２が形成されている。また図１において、１２３が
アモルファスシリコン半導体膜であり、この領域を用い
てマトリクス領域に配置されるアモルファスシリコンＴ
ＦＴの活性層１４３が形成される。
【００２２】なお周辺駆動回路に配置される薄膜トラン
ジスタの全てに高移動度、高速動作、大きなＯＮ電流を
流せる構成が要求されるとは限らない。周辺駆動回路と
して図５（Ａ）または図５（Ｂ）に示すようなインバー
タ回路を利用した場合、Ｎチャネル型薄膜トランジスタ
６０１と６０３とは、負荷抵抗として機能するので、必
ずしも高移動度、高速動作、大きなＯＮ電流を流せる構
成が要求されない。
【００２３】図５（Ａ）に示すのは、負荷として機能す
るＮ型の薄膜トランジスタ６０１としてデプレッション
型を用い、Ｎ型の薄膜トランジスタ６０２としてエハン
スメント型を用いた場合のインバータの基本的な構成を
示す。また図５（Ｂ）に示すのは、負荷として機能する
Ｎ型の薄膜トランジスタ６０３としてエハンスメント型
を用い、Ｎ型の薄膜トランジスタ６０２としもエハンス
メント型を用いた場合のインバータの基本的な構成を示
す。
【００２４】このような場合は、薄膜トランジスタ６０
１や６０３の活性領域を結晶化を助長する金属元素を用
いて構成する必要は必ずしもない。また、薄膜トランジ
スタ６０１や６０３の活性領域をモノドメイン構造とす
る必要も必ずしもない。
【００２５】従って、このような場合には、本明細書で
開示する発明における「周辺駆動回路を構成する少なく
も一部の薄膜トランジスタ」としては、図５（Ａ）また
は図５（Ｂ）における６０２や６０４で示される薄膜ト
ランジスタが該当することになる。
【００２６】他の発明の構成は、基板上に形成されたモ
ノリシックアクティブマトリクス回路において、周辺駆
動回路を構成する少なくとも一部の薄膜トランジスタの
活性領域には１×１０16〜５×１０19ｃｍ-3の濃度でシ
リコンの結晶化を助長する金属元素が添加されており、
マトリクス領域の薄膜トランジスタの活性領域はアモル
ファスシリコン半導体膜で構成されており、前記周辺駆
動回路を構成する少なくとも一部の薄膜トランジスタの
活性領域はモノドメイン構造を有する薄膜シリコン半導
体膜で構成されていることを特徴とする。
【００２７】
【作用】珪素の結晶化を助長する金属元素を導入し、さ
らに加熱した状態でのレーザー光の照射によってモノド
メイン領域を形成した領域を用いて周辺駆動回路に配置
される薄膜トランジスタを形成し、アモルファスシリコ
ンのままで残存させた領域を用いてアモルファスシリコ
ン薄膜トランジスタを形成することにより、周辺駆動回
路には、高移動度、高速動作、大きなＯＮ電流を流せる
構成を有する薄膜トランジスタを配置し、アクティブマ
トリクス回路の画素回路には、低ＯＦＦ電流を有する薄
膜トランジスタを配置することができる。
【００２８】こうして、低ＯＦＦ電流と高速動作という
矛盾する特性を有する薄膜トランジスタを有する回路を
同一基板上に同時に形成することができる。
【００２９】
【実施例】
〔実施例１〕本実施例では、シリコンの結晶化を助長す
る金属元素をアモルファスシリコン膜に対して選択的に
導入することによって、選択的にアモルファスシリコン
膜の結晶化を行い、周辺回路を構成する薄膜トランジス
タの活性層をモノドメイン領域を用いて構成するもので
ある。
【００３０】図１に本実施例の作製工程の断面図を示
す。図１に示す構成においては、図面左側の２つの薄膜
トランジスタが周辺駆動回路（図３の１および２に対応
する）に配置される薄膜トランジスタを示し、図面右側
の１つの薄膜トランジスタがマトリクス領域（図３の３
に対応する）に配置される薄膜トランジスタを示す。
【００３１】まず、基板（コーニング７０５９）１０上
にスパッタリング法によって厚さ２０００Åの酸化珪素
の下地膜１１を形成する。さらに、プラズマＣＶＤ法ま
たは減圧熱ＣＶＤ法により、厚さ５００〜１５００Å、
例えば５００Åの真性（Ｉ型）のアモルファスシリコン
膜１２を堆積する。さらに連続して、スパッタリング法
によって、ニッケルを１×１０18ｃｍ-3の濃度で含む極
薄いシリコン膜（厚さ５〜２００Å、例えば５０Å）１
３を図に示すように選択的に形成する。このシリコン膜
１３を選択的に形成するには、スパッタリング法とリフ
トオフ法を用いればよい。こうして、ニッケル元素が非
晶質珪素膜に対して選択的に導入された状態が実現され
る。（図１（Ａ））
【００３２】ここでは、ニッケルを含んだシリコン膜を
用いて、ニッケル元素を導入する例を示したが、例えば
アモルファスシリコン膜の表面にニッケルを含んだ溶液
（酢酸塩ニッケル塩溶液等が利用できる）を選択的に塗
布することによって、アモルファスシリコン膜にニッケ
ルを選択的に導入する方法等を利用してもよい。
【００３３】次に、アモルファスシリコン膜１２のニッ
ケルを含んだ極薄いシリコン膜１３が成膜された領域に
レーザー光を照射して、図１（Ｂ）に示すようにアモル
ファスシリコン膜１２の選択的な結晶化を行う。ここで
はレーザー光としてＫｒＦエキシマーレーザー（波長２
４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いる。またレー
ザー光の照射の際に、試料を５５０℃の温度に加熱す
る。試料の加熱方法は、基板を保持する基板ホルダー内
に発熱体を配置し、この基板ホルダーを加熱することに
よって試料を加熱する方法、試料に赤外線を照射して、
試料を加熱する方法、等を挙げることができる。
【００３４】レーザー光としては、例えば、ＸｅＦエキ
シマーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキシマ
ーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレー
ザー（波長１９３ｎｍ）等を用いてもよい。レーザーの
エネルギー密度は、２００〜５００ｍＪ／ｃｍ2 、例え
ば３５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０ショ
ット、例えば２ショット照射とすればよい。
【００３５】上記レーザー光の照射を行うことによっ
て、アモルファスシリコン膜のニッケル元素が導入され
た領域（ニッケルを含んだシリコン膜１３が成膜された
領域）を結晶化させることができる。この結晶化の際に
多数のモノドメイン領域が形成される。この結晶化によ
って形成された多数のモノドメイン領域は、図１におい
て１２１と１２２で示される。また、１２３で示される
領域は、ニッケルも導入されず、またレーザー光も照射
されないので、結晶化が行われず、アモルファス状態の
ままで残存する。なお、１００で示されるのが結晶粒界
である。
【００３６】図１（Ｂ）に示す状態を上面からみた様子
を図４（Ａ）に示す。図４（Ａ）には、モノドメイン領
域１２１と１２２が示されている。このようにして得ら
れたシリコン膜をフォトリソグラフィー法によってパタ
ーニングし、活性層となる島状シリコン領域１４１と１
４２（周辺駆動回路領域）および１４３（マトリクス領
域）を形成する。こうして、１４１と１４２をモノドメ
イン領域に形成された活性層として、１４３をアモルフ
ァス領域に形成された活性層として構成できる。
【００３７】ここで注意しなければならのは、周辺駆動
回路領域を構成する薄膜トランジスタにおいて、モノド
メイン領域内中に少なくもチャネル形成領域が形成され
るようにすることである。またできることならば、各薄
膜トランジスタを構成する活性層を一つのモノドメイン
領域で構成することが望ましい。
【００３８】モノドメイン領域と活性層となる島状シリ
コン領域との位置関係を図４（Ｂ）に示す。図４（Ｂ）
に示すように、活性層を構成する島状シリコン領域１４
１と１４２は、各モノドメイン領域１２１と１２２の概
略の内部に構成されている。またマトリクス領域に配置
される薄膜トランジスタの島状領域１４３は、アモルフ
ァス領域１２３に構成されている。
【００３９】さらに、スパッタリング法によって厚さ１
０００Åの酸化珪素膜１５をゲイト絶縁膜として堆積す
る。スパッタリングには、ターゲットとして酸化珪素を
用い、スパッタリング時の基板温度は２００〜４００
℃、例えば３５０℃、スパッタリング雰囲気は酸素とア
ルゴンで、アルゴン／酸素＝０〜０．５、例えば０．１
以下とする。引き続いて、減圧ＣＶＤ法によって、厚さ
３０００〜８０００Å、例えば６０００Åのシリコン膜
（０．１〜２％の燐を含む）を堆積する。なお、この酸
化珪素１５とシリコン膜の成膜工程は連続的に行うこと
が望ましい。そして、シリコン膜をパターニングして、
ゲイト電極１６ａ、１６ｂ、１６ｃを形成する。（図１
（Ｃ））
【００４０】次に、プラズマドーピング法によって、シ
リコン領域にゲイト電極をマスクとして不純物（燐およ
びホウ素）を注入する。ここではドーピングガスとし
て、フォスフィン（ＰＨ3 ）およびジボラン（Ｂ2 Ｈ
6 ）を用い、前者の場合は、加速電圧を６０〜９０ｋ
Ｖ、例えば８０ｋＶ、後者の場合は、４０〜８０ｋＶ、
例えば６５ｋＶとする。ドーズ量は１×１０15〜８×１
０15ｃｍ-2、例えば、燐を２×１０15ｃｍ-2、ホウ素を
５×１０15とする。この結果、Ｎ型の不純物領域１７
ａ、Ｐ型の不純物領域１７ｂおよび１７ｃが形成され
る。
【００４１】その後、レーザー光を照射することによっ
て、不純物を活性化させる。レーザー光としてはＫｒＦ
エキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎ
ｓｅｃ）を用いる。レーザー光としては、例えば、Ｘｅ
Ｆエキシマーレーザー（波長３５３ｎｍ）、ＸｅＣｌエ
キシマーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマ
ーレーザー（波長１９３ｎｍ）等を用いてもよい。レー
ザーのエネルギー密度は、２００〜４００ｍＪ／ｃｍ
2 、例えば２５０ｍＪ／ｃｍ2 とし、１か所につき２〜
１０ショット、例えば２ショット照射する。またレーザ
ー照射時に、基板を１００〜４５０℃、例えば、２５０
℃に加熱する。こうして不純物領域１７ａ〜１７ｃを活
性化する。（図１（Ｄ））
【００４２】またこのレーザー光の照射による不純物領
域１７ａ〜１７ｃの活性化の際に、試料を４５０℃〜７
５０度、好ましくは５００℃〜６００℃の温度に加熱す
ることは有用である。この場合、不純物領域１７ａ〜１
７ｃの活性化をより効果的に行うことができる。
【００４３】続いて、厚さ６０００Åの酸化珪素膜１８
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
さらに、スパッタリング法によって厚さ５００〜１００
０Å、例えば８００Åのインジウム錫酸化膜（ＩＴＯ）
を形成し、これをパターニングして画素電極１９を形成
する。次に層間絶縁物にコンタクトホールを形成して、
金属材料、例えば、窒化チタンとアルミニウムの多層膜
によって周辺駆動回路ＴＦＴの電極・配線２０ａ、２０
ｂ、２０ｃ、マトリクス画素回路ＴＦＴの電極・配線２
０ｄ、２０ｅを形成する。最後に、１気圧の水素雰囲気
で３５０℃、３０分のアニールを行い、半導体回路が完
成させる。（図１（Ｅ））
【００４４】本実施例で得られた薄膜トランジスタ（Ｔ
ＦＴ）の活性領域に含まれるニッケルの濃度を２次イオ
ン質量分析（ＳＩＭＳ）法によって分析したところ、周
辺駆動回路領域の薄膜トランジスタ（Ｐチャネル型とＮ
チャネル型とで構成される左側の２つの薄膜トランジス
タ）からは１×１０17〜５×１０17ｃｍ-3のニッケル
が、また、画素回路のＴＦＴからは測定限界（１×１０
16ｃｍ-3）以下のニッケルが検出された。
【００４５】本実施例において示した薄膜トランジスタ
の中で、左側の２つの周辺回路領域の薄膜トランジスタ
は、活性層中の欠陥が少なく、高移動度を有している。
そして大きなＯＮ電流を流すことのできる薄膜トランジ
スタである。
【００４６】また右側の薄膜トランジスタで示される画
素領域の薄膜トランジスタは、活性層中がアモルファス
シリコン半導体膜で構成されており、高速動作を行わす
ことができない代わりに、ＯＦＦ電流が小さく、画素の
電荷を保持する機能に優れているという特徴を有してい
る。
【００４７】〔実施例２〕図２に本実施例の作製工程の
断面図を示す。まず、基板（コーニング７０５９）２１
上に、スパッタリング法によって、厚さ２０００Åの酸
化珪素膜２２を形成する。次に、プラズマＣＶＤ法また
は減圧熱ＣＶＤ法により、厚さ２００〜１５００Å、例
えば５００Åのアモルファスシリコン膜２３を堆積す
る。そして、アモルファスシリコン膜２３をフォトレジ
スト２４でマスクして、イオン注入法によって選択的に
ニッケルイオンを注入する。ここでは、ニッケルが１×
１０15〜１×１０18ｃｍ-3、例えば、５×１０16ｃｍ-3
だけ含まれるような領域２５を作製する。この領域２５
の深さは２００〜５００Åとし、加速エネルギーはそれ
に合わせて最適なものを選択する。本実施例のようにイ
オン注入法を用いた場合、実施例１に比べてニッケルの
濃度を制御し易いという有用性を得ることができる。
（図２（Ａ））
【００４８】次に、基板を窒素雰囲気中で４５０〜５５
０℃、例えば５５０℃、２時間で加熱処理する。この加
熱処理の結果、ニッケルのドープされた領域では予備的
に結晶化が進行する。換言すれば、モノドメイン領域を
成長させる際に、その成長を容易たらしめる結晶核がこ
の加熱処理工程で形成される。またこの工程において、
ニッケル元素が導入されなかった領域では結晶化は進行
しない。
【００４９】その後、試料を５５０℃の温度に加熱した
状態でアモルファスシリコン膜２３のニッケルが導入さ
れた領域（レジストマスク２４が存在しない領域）にレ
ーザー光を照射して、その領域の結晶化を行う。レーザ
ーとしてはＫｒＦエキシマーレーザー（波長２４８ｎ
ｍ、パルス幅２０ｎｓｅｃ）を用いる。レーザーのエネ
ルギー密度は、２００〜５００ｍＪ／ｃｍ2 、例えば３
５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０ショッ
ト、例えば２ショット照射する。（図２（Ｂ））
【００５０】この結果、シリコン膜が結晶化し、多数の
モノドメイン領域が形成される。隣合うモノドメイン領
域は、結晶粒界１００によって仕切られている。図２に
示されているのは、モノドメイン領域２３ａと２３ｂ、
さらにアモルファス領域２３ｃである。
【００５１】その後、このシリコン膜をパターニングし
て、島状シリコン領域２６ａ、２６ｂ（周辺駆動回路領
域）および２６ｃ（マトリクス画素回路領域）を形成す
る。ここで２６ａと２６ｂとはそれぞれモノドメイン領
域で構成され、２６ｃはアモルファスシリコン領域で構
成されている。
【００５２】さらに、テトラ・エトキシ・シラン（Ｓｉ
（ＯＣ2 Ｈ5 ）4 、ＴＥＯＳ）と酸素を原料として、プ
ラズマＣＶＤ法によってＴＦＴのゲイト絶縁膜として、
厚さ１０００Åの酸化珪素２７を形成する。
【００５３】引き続いて、スパッタリング法によって、
厚さ６０００〜８０００Å、例えば６０００Åのアルミ
ニウム膜（２％のシリコンまたはスカンジウムを含む）
を堆積した。アルミニウムの代わりにタンタル、タング
ステン、チタン、モリブテンでもよい。なお、この酸化
珪素２７とアルミニウム膜の成膜工程は連続的に行うこ
とが望ましい。
【００５４】そして、アルミニウム膜をパターニングし
て、ＴＦＴのゲイト電極２８ａ、２８ｂ、２８ｃを形成
する。さらに、このアルミニウム配線の表面を陽極酸化
して、表面に酸化物層２９ａ、２９ｂ、２９ｃを形成す
る。陽極酸化は、酒石酸を１〜５％含有したエチレング
リコール溶液中で行う。得られた酸化物層の厚さは２０
００Åである。（図２（Ｃ））
【００５５】次に、プラズマドーピング法によって、シ
リコン領域に不純物（燐）を注入する。ここでは、ドー
ピングガスとして、フォスフィン（ＰＨ3 ）を用い、加
速電圧を６０〜９０ｋＶ、例えば８０ｋＶとする。ドー
ズ量は１×１０15〜８×１０15ｃｍ-2、例えば、２×１
０15ｃｍ-2とする。このようにしてＮ型の不純物領域３
０ａを形成する。さらに、今度は左側のＴＦＴ（Ｎチャ
ネル型ＴＦＴ）をフォトレジストでマスクして、再び、
プラズマドーピング法で右側の周辺回路領域ＴＦＴ（Ｐ
チャネルＴＦＴ）およびマトリクス領域ＴＦＴのシリコ
ン領域に不純物（ホウ素）を注入する。ここでは、ドー
ピングガスとして、ジボラン（Ｂ2 Ｈ6）を用い、加速
電圧を５０〜８０ｋＶ、例えば６５ｋＶとする。ドーズ
量は１×１０15〜８×１０15ｃｍ-2、例えば、先に注入
された燐より多い５×１０15ｃｍ-2とする。このように
してＰ型の不純物領域３０ｂ、３０ｃを形成する。
【００５６】その後、レーザーアニール法によって不純
物の活性化を行う。レーザーとしてはＫｒＦエキシマー
レーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を
用いる。レーザーのエネルギー密度は、２００〜４００
ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とし、１か所
につき２〜１０ショット、例えば２ショット照射とす
る。（図２（Ｄ））
【００５７】続いて、層間絶縁物として厚さ２０００Å
の酸化珪素膜３１をＴＥＯＳを原料とするプラズマＣＶ
Ｄ法によって形成し、さらに、スパッタリング法によっ
て、厚さ５００〜１０００Å、例えば８００Åのインジ
ウム錫酸化膜（ＩＴＯ）を堆積する。そして、これをエ
ッチングして画素電極３２を形成する。さらに、層間絶
縁物３１にコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によって周辺
駆動回路ＴＦＴのソース、ドレイン電極・配線３３ａ、
３３ｂ、３３ｃおよび画素回路ＴＦＴの電極・配線３３
ｄ、３３ｅを形成する。以上の工程によって半導体回路
が完成する。（図２（Ｅ））
【００５８】作製された半導体回路において、周辺駆動
回路領域のＴＦＴ（図面左側の２つのＴＦＴ）は、高移
動度を有し、大きなＯＮ電流を流すことができる。ま
た、マトリクス領域に配置されるべきＴＦＴ（図面右側
の１つ）は、高速動作を行わすことができないが、低Ｏ
ＦＦ電流特性を有し、画素の電荷を保持する機能に極め
て優れた構成とすることができる。
【００５９】
【発明の効果】本発明によって、同一基板上に、高速動
作が可能な結晶性シリコンＴＦＴと低ＯＦＦ電流特性を
有したアモルファスシリコンＴＦＴを形成することがで
きる。これを液晶ディスプレーに応用した場合には、量
産性の向上と特性の改善が図られる。このように本発明
は工業上有益な発明である。
【図面の簡単な説明】
【図１】 実施例の作製工程断面図を示す。
【図２】 実施例の作製工程断面図を示す。
【図３】 モノリシック型アクティブマトリクス回路
の構成例を示す。
【図４】 薄膜トランジスタの活性層とモノドメイン
領域との関係を示す。
【図５】 周辺駆動回路を構成するインバータ回路の
例を示す。
【符号の説明】
１０ 基板 １１ 下地絶縁膜（酸化珪素） １２ アモルファスシリコン膜 １３ ニッケルを含むシリコン膜 １２１、１２２ モノドメイン領域 １２３ アモルファス領域 １００ 結晶粒界 １４１〜１４３ 島状シリコン領域 １５ ゲイト絶縁膜（酸化珪素） １６ａ〜１６ｃ ゲイト電極（燐ドープされたシリコ
ン） １７ａ〜１７ｃ ソース、ドレイン領域 １８ 層間絶縁物（酸化珪素） １９ 画素電極（ＩＴＯ） ２０ａ〜２０ｅ 配線 １、２ 周辺駆動回路 ３ マトリクス領域 ７ 基板 ６ 配線 ４ 画素回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−208635（ＪＰ，Ａ) 特開 平６−29320（ＪＰ，Ａ) 特開 平４−373171（ＪＰ，Ａ) 特開 平６−232059（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/20 G02F 1/1368

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】基板上に活性領域のシリコン膜がモノドメ
    イン構造を有する周辺駆動回路の薄膜トランジスタと活
    性領域のシリコン膜がアモルファス構造を有する画素回
    路の薄膜トランジスタとが形成された半導体回路の作製
    方法において、 前記基板上に、第１の領域と第２の領域とを有する非晶
    質シリコン膜を形成し、 前記非晶質シリコン膜の第１の領域にシリコンの結晶化
    を助長する金属元素を導入し、 前記非晶質シリコン膜の第１の領域を４５０℃〜７５０
    ℃の温度に加熱した状態でレーザ光を照射し、前記第１
    の領域を結晶化し、 前記結晶化した第１の領域から前記周辺駆動回路の薄膜
    トランジスタを形成し、 前記非晶質シリコン膜の第２の領域から前記画素回路の
    薄膜トランジスタを形成することを特徴とする半導体回
    路の作製方法。
  2. 【請求項２】基板上にチャネル形成領域のシリコン膜が
    モノドメイン構造を有する周辺駆動回路の薄膜トランジ
    スタとチャネル形成領域のシリコン膜がアモルファス構
    造を有する画素回路の薄膜トランジスタとが形成された
    半導体回路の作製方法において、 前記基板上に、第１の領域と第２の領域とを有する非晶
    質シリコン膜を形成し、 前記非晶質シリコン膜の第１の領域にシリコンの結晶化
    を助長する金属元素を導入し、 前記非晶質シリコン膜の第１の領域を４５０℃〜７５０
    ℃の温度に加熱した状態でレーザ光を照射し、前記第１
    の領域を結晶化し、 前記結晶化した第１の領域から前記周辺駆動回路の薄膜
    トランジスタを形成し、 前記非晶質シリコン膜の第２の領域から前記画素回路の
    薄膜トランジスタを形成することを特徴とする半導体回
    路の作製方法。
  3. 【請求項３】前記金属元素はＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、
    Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、ＡｇもしくはＡ
    ｕであることを特徴とする請求項１または２に記載の半
    導体回路の作製方法。
  4. 【請求項４】請求項１または２において、 前記金属元素はニッケルであり、 ニッケルを１×１０１６〜５×１０１９ｃｍ−３の濃度
    で前記第１の領域に導入することを特徴とする半導体回
    路の作製方法。
  5. 【請求項５】前記レーザ光の波長は、１９３、２４８、
    ３０８、及び３５３ｎｍのいずれかであることを特徴と
    する請求項１乃至４のいずれか一に記載の半導体回路の
    作製方法。
JP23064694A 1994-08-31 1994-08-31 半導体回路の作製方法 Expired - Fee Related JP3442500B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23064694A JP3442500B2 (ja) 1994-08-31 1994-08-31 半導体回路の作製方法
US08/865,047 US5886366A (en) 1994-08-31 1997-05-29 Thin film type monolithic semiconductor device
US09/233,481 US6169292B1 (en) 1994-08-31 1999-01-20 Thin film type monolithic semiconductor device
US09/726,336 US6613613B2 (en) 1994-08-31 2000-12-01 Thin film type monolithic semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23064694A JP3442500B2 (ja) 1994-08-31 1994-08-31 半導体回路の作製方法

Publications (2)

Publication Number Publication Date
JPH0878689A JPH0878689A (ja) 1996-03-22
JP3442500B2 true JP3442500B2 (ja) 2003-09-02

Family

ID=16911059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23064694A Expired - Fee Related JP3442500B2 (ja) 1994-08-31 1994-08-31 半導体回路の作製方法

Country Status (2)

Country Link
US (3) US5886366A (ja)
JP (1) JP3442500B2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975296B1 (en) * 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
US6242289B1 (en) 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3675886B2 (ja) 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
TW463378B (en) 1995-06-01 2001-11-11 Semiconductor Energy Lab Method of manufacturing semiconductor device
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
TW317643B (ja) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6501094B1 (en) 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000208771A (ja) 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
KR100524622B1 (ko) * 1999-04-03 2005-11-01 엘지.필립스 엘시디 주식회사 폴리실리콘 반도체층을 포함한 박막트랜지스터 제조방법
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP3491571B2 (ja) * 1999-07-13 2004-01-26 日本電気株式会社 半導体薄膜の形成方法
JP4495805B2 (ja) * 1999-09-29 2010-07-07 株式会社東芝 結晶性半導体薄膜とその製造方法、および薄膜トランジスタとその製造方法
US6738284B2 (en) 2001-03-23 2004-05-18 Integrated Magnetoelectronics Corporation Transpinnor-based sample-and-hold circuit and applications
WO2002078100A1 (en) 2001-03-23 2002-10-03 Integrated Magnetoelectronics Corporation A transpinnor-based switch and applications
JP2002313804A (ja) 2001-04-16 2002-10-25 Sharp Corp 半導体装置およびその製造方法
US7050878B2 (en) * 2001-11-22 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductror fabricating apparatus
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100967824B1 (ko) * 2001-11-30 2010-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제작방법
US7133737B2 (en) 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
JP3992976B2 (ja) 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030758B2 (ja) 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6859063B2 (en) * 2002-04-11 2005-02-22 Integrated Magnetoelectronics Corporation Transpinnor-based transmission line transceivers and applications
AU2003225048A1 (en) * 2002-04-19 2003-11-03 Integrated Magnetoelectronics Corporation Interfaces between semiconductor circuitry and transpinnor-based circuitry
US20030235415A1 (en) * 2002-06-21 2003-12-25 Peters Frank H. Optical communication devices and optical communication methods
US6992919B2 (en) * 2002-12-20 2006-01-31 Integrated Magnetoelectronics Corporation All-metal three-dimensional circuits and memories
US7316784B2 (en) * 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof
US7005852B2 (en) 2003-04-04 2006-02-28 Integrated Magnetoelectronics Corporation Displays with all-metal electronics
KR100600874B1 (ko) 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
JP2007073855A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法
US20080044590A1 (en) * 2006-08-21 2008-02-21 National Institute Of Advanced Industrial Science And Technology Manufacturing Method of Phosphor Film
US7911830B2 (en) 2007-05-17 2011-03-22 Integrated Magnetoelectronics Scalable nonvolatile memory
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US9741923B2 (en) 2015-09-25 2017-08-22 Integrated Magnetoelectronics Corporation SpinRAM

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4010534A (en) * 1975-06-27 1977-03-08 General Electric Company Process for making a deep diode atomic battery
US4322253A (en) * 1980-04-30 1982-03-30 Rca Corporation Method of making selective crystalline silicon regions containing entrapped hydrogen by laser treatment
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US4691077A (en) * 1985-05-13 1987-09-01 Mobil Solar Energy Corporation Antireflection coatings for silicon solar cells
US5962869A (en) 1988-09-28 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JPH05299339A (ja) 1991-03-18 1993-11-12 Semiconductor Energy Lab Co Ltd 半導体材料およびその作製方法
JPH01194351A (ja) 1988-01-29 1989-08-04 Hitachi Ltd 薄膜半導体装置
JP2876598B2 (ja) 1988-04-27 1999-03-31 セイコーエプソン株式会社 半導体装置の製造方法
JPH0261032A (ja) 1988-08-24 1990-03-01 Sumitomo Metal Ind Ltd 疲労強度の優れた肌焼鋼
US5010040A (en) * 1988-12-30 1991-04-23 Mobil Solar Energy Corporation Method of fabricating solar cells
JPH02208635A (ja) 1989-02-08 1990-08-20 Seiko Epson Corp 半導体装置
JPH03246973A (ja) 1990-02-23 1991-11-05 Toshiba Corp 薄膜トランジスタおよびその製造方法
JPH03291972A (ja) 1990-04-09 1991-12-24 Ricoh Co Ltd Ｍｏｓ型薄膜トランジスタ
DE69125886T2 (de) * 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3575698B2 (ja) 1991-01-30 2004-10-13 Ｔｄｋ株式会社 多結晶半導体装置の製造方法
JPH04320346A (ja) 1991-04-19 1992-11-11 Seiko Epson Corp 薄膜半導体装置の製造方法
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH04373171A (ja) 1991-06-21 1992-12-25 Canon Inc 半導体素子の作製方法
JPH0555140A (ja) 1991-08-22 1993-03-05 Sharp Corp 多結晶シリコン膜の作製方法
JPH05243575A (ja) 1992-02-27 1993-09-21 Sony Corp 薄膜トランジスタおよびその製造方法
JPH05275699A (ja) 1992-03-25 1993-10-22 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP3182893B2 (ja) 1992-07-10 2001-07-03 ソニー株式会社 薄膜トランジスタの製造方法
JP3291038B2 (ja) 1992-09-28 2002-06-10 株式会社半導体エネルギー研究所 半導体回路の作製方法
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
TW425637B (en) 1993-01-18 2001-03-11 Semiconductor Energy Lab Method of fabricating mis semiconductor device
JP3352744B2 (ja) 1993-01-18 2002-12-03 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JP3497198B2 (ja) 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
JPH06296023A (ja) * 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
EP0612102B1 (en) 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
US5985741A (en) * 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5569936A (en) * 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
CN1542929B (zh) * 1993-03-12 2012-05-30 株式会社半导体能源研究所 半导体器件的制造方法
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5612250A (en) * 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5883016A (en) * 1994-06-08 1999-03-16 Northeastern University Apparatus and method for hydrogenating polysilicon thin film transistors by plasma immersion ion implantation
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3897826B2 (ja) 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
TW395008B (en) * 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) * 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
TW374247B (en) * 1994-09-15 1999-11-11 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
JP4083821B2 (ja) 1994-09-15 2008-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6242289B1 (en) * 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5818068A (en) * 1994-09-22 1998-10-06 Sharp Kabushiki Kaisha Thin film transistor circuit and an active matrix type display device
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) * 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
US5756364A (en) * 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
US5612224A (en) 1995-02-21 1997-03-18 21St Century Companies, Inc. Method for measuring the quantity of lead on the surface of a brass component
TW355845B (en) * 1995-03-27 1999-04-11 Semiconductor Energy Lab Co Ltd Semiconductor device and a method of manufacturing the same
JP3476320B2 (ja) 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
TW317643B (ja) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JPH1012889A (ja) 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体薄膜および半導体装置
JP3917698B2 (ja) 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置

Also Published As

Publication number Publication date
JPH0878689A (ja) 1996-03-22
US6169292B1 (en) 2001-01-02
US20010000154A1 (en) 2001-04-05
US5886366A (en) 1999-03-23
US6613613B2 (en) 2003-09-02

Similar Documents

Publication Publication Date Title
JPH0878689A (ja) 半導体回路
CN100379023C (zh) 使用单畴区的半导体器件
US5677549A (en) Semiconductor device having a plurality of crystalline thin film transistors
US5783468A (en) Semiconductor circuit and method of fabricating the same
US5696011A (en) Method for forming an insulated gate field effect transistor
JPH086053A (ja) 液晶表示装置
JPH07118443B2 (ja) 半導体装置の製法
JP3359689B2 (ja) 半導体回路およびその作製方法
JP3431682B2 (ja) 半導体回路の作製方法
US6656779B1 (en) Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
JP3359690B2 (ja) 半導体回路の作製方法
JP3326020B2 (ja) 薄膜トランジスタの作製方法
JP3514891B2 (ja) 半導体装置およびその作製方法
JP3431681B2 (ja) 半導体回路の作製方法
JP3238581B2 (ja) 半導体回路
JP3431903B2 (ja) 半導体回路及び半導体装置
JP3238684B2 (ja) 半導体回路の作製方法
JP3431902B2 (ja) 半導体回路の作製方法
JP3204489B2 (ja) 半導体装置の製造方法
JP3330923B2 (ja) 半導体回路の作製方法
JP3316201B2 (ja) 半導体回路
JP3330922B2 (ja) 半導体回路の作製方法
JPH0786304A (ja) 半導体装置の作製方法
JP3084252B2 (ja) 逆スタガ型絶縁ゲイト型半導体装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees