KR100201716B1 - 광섬유용 전송제어 장치 - Google Patents

Abstract

내용 없음.

Description

광섬유용 전송 제어 장치

제1도는 본 발명의 블록도.

제2도는 본 발명의 구성 블록의 블록도.

제3도는 통신 포트의 구성을 검출하기 위한 제1 회로의 회로도.

제4도는 통신 포트의 구성을 검출하기 위한 제2 회로의 회로도.

제5도는 통신 포트의 구성을 검출하기 위한 제2 회로의 대체 실시예의 회로도.

제6도는 본 발명에 사용되는 디지털 필터의 회로도.

제7도는 본 발명에 사용되는 송신기의 블록도.

제8도는 본 발명에 사용되는 수신기의 블록도.

* 도면의 주요부분에 대한 부호의 설명

10 : 송신기 12 : 수신기

14 : 구성 블록 16 : 장치 제어기

22 : 구성 검출 회로 28 : 장치 구성 제어기

154 : 전압 비교기

본 발명은 광섬유용 전송 제어 장치에 관한 것으로, 특히 자국(自局) 통신 포트[단말 장치]에 접속하기에 적합한 광섬유 전송 회선에 사용되는 전송 제어 장치에 관한 것이다. 데이터 통신 분야에는, 예컨대 데이터를 인코딩(encoding)하여 송신하기 위한 여러 종류의 소프트웨어 규격, 즉 프로토콜이 확립되어 있다. 이들 규격 중 일부는 전송 에러를 검출 또는 정정하는 기능을 제공하고 있다.

그런, 이러한 소프트웨어 규걱에 관한 문제를 다루기 전에, 무수히 많은 소프트웨어 규격 중에서 선택이 이루어져야 한다. 이러한 소프트웨어 규격에 의하면, 복수개의 데이터비트를 동시에 전송하는 병렬(parallel) 데이터 전송을 행하는 것이 가능하다. 일반적으로, 병렬 데이터 통신 회선은 8 ㎉의 바이트에 대응하는 8개의 데이터비트를 동시에 제공한다. 그러나, 이러한 병렬 통신은 8비트 데이터 회선에만 한정되는 것은 아니며, 어떠한 편리한비트 수로 동시에 전송하는 것도 가능하다.

별법으로는, 데이터 회선은 일시에 단일한 데이터 비트가 전송되는 직렬 데이터 회선일 수도 있다. 이들 데이터 비트는 이어서 수신기에 의해 축적되어, 반드시 그렇지는 않지만, 통상 다시 8비트 바이트의 원하는 그룹으로 집합된다.

병렬 또는 직렬 회선인 대부분의 데이터 통신 회선은, 전송되는 데이터 이외에 다수의 제어 신호를 포함한다. 이들 제어 신호는 서로 통신하는 포트로 하여금 통신 회선을 적절히 사용하도록 하여, 정보가 정확히 송신되고 수신되는 것을 보장하기 위한 것이다.

직렬 통신 회선용으로 가장 널리 알려진 규격으로는 RS232C(미국 전자 공업회에서 제정)가 있다. 이 RS232C 규격은 상호 통신하는 2개의 전자 장치를 접속하는 25개의 신호선 각각에 대하여 특정 용도를 규정하고 있다. 이들 25개의 신호선 중에서 각 방향으로 1개씩인 2개의 신호선은 데이터 전송용이고, 기타 신호선은 두 장치간의 접지 전위를 정합하거나 또는 제어 신호를 제공하는 데 사용된다.

RS232C 규격은 두개의 상이한 형식의 장치간의 통신을 위해 규정된 것이다. 이들 장치는 데이터 단말 장치(DTE) 및 데이터 회선 종단 장치(DCE)라고 한다. 그러나, 때로는 RS232C 회선을 사용하여 DTE로서 각각 구성된 두 장치가 서로 통신할 수도 있다. 또한, 상기 규격의 규정과는 다소 거리가 있지만, 실제로는 2개의 DCE 장치를 접속하여 상호간에 통신하고자 하는 경우도 있다. 더욱이, DTE 및 DCE의 규정 내에서도 하나의 장치로부터 다른 장치로의 변동될 여지가 있다. 그 결과, 접속될 장치의 정확한 구성을 미리 알고 있어야 하머, 이 두 장치간의 통신을 위해 특수한 케이블 및/또는 점퍼(jumper)가 제공되어야 한다.

때로는, 전선 대신에 광섬유를 데이터 통신 케이블로 사용하는 것이 바람직한 경우가 있다. 그 이유는 전선의 정전 용량이 전송 거리를 제한하기 때문인데, 이러한 문제는 광섬유에는 존재하지 않는다. 더욱이, 전기적인 잡음이 존재하는 환경하에서 전선의 전기 신호는 열화(劣化)되기 쉽지만, 광학 신호는 그렇지 않다. 이러한 장치에서, 통신 포트로부터 수신된 통신 회선의 여러 신호선의 디지털 논리 상태는 단일 데이터 패킷으로 다중화되어, 단일 광섬유를 통해 전송된다. 그러나, 이것은 조작자가 통신 포트의 성질을 미리 알고 있어야 한다는 요구 조건을 해소시키지는 못한다. 그 이유는, 수신기가 상기 신호를 역다중화해서 수신 통신 포트이 적정한 신호선에 송신하여야 하기 때문이다.

본 발명은 광섬유 데이터 회선을 사용하는 전송 제어 장치에 관한 것이다. 이 전송 제어 장치는 데이터를 데이터 패킷으로 다중화하고 광섬유를 통해 이 데이터 패킷을 전송하기 위한 다중화기/송신기를 포함하는데, 전송되는 데이터 패킷은 구성 데이터 패킷(configuration date packet)과 메시지 데이터 패퓟(message data packet)을 포함한다. 상기 전송 제어 장치는 전송되는 구성 데이터 패킷을 형성하기 위해, 접속된 통신 포트의 구성을 검출하고 그 구성에 대한 정보를 다중화기/송신기에 제공하는 구성 블록(configuration block)을 추가로 포함한다. 또한, 상기 구성 블록은 자국 통신 포트와 원격 통신 포트와의 적정한 동작을 위한 장치를 구성하고 있다. 또한, 상기 장치는 광섬유를 통해 데이터 패킷을 수신하여, 이 데이터 패킷을 역다중화하는 수신기/역다중화기도 포함한다. 여기서, 수신된 데이터 패킷은 구성 데이터 패킷과 메시지 데이터 패킷을 포함하고 있다. 상기 수신기/역다중화기는 구성 데이터 패킷으로부터의 데이터는 구성 블록으로 전송하고, 메시지 데이터 패킷으로부터의 데이터는 자국 통신 포트로 전송한다.

이하, 본 발명을 자국 통신 포트와 원격 통신 포트를 구비한 데이터 통신 장치에 의해 설명하도록 하겠다. 각 포트는 복수개의 병렬 정보 회선을 통해 정보를 송.수신할 수 있다. 그러나, 상기 통신 포트는 통상적인 의미의 병렬 포트일 필요는 없다는 것을 이해하여야 한다. 이러한 취지 때문에, 병렬 정보를 송.수신할 수 있는 통신 포트는 데이터를 개 위하여 각 방향에 대해 1개씩, 즉 2개의 병렬 회선을 사용하거나, 다른 회선 상의 신호를 제어하기 위하여 1개 이상의 회선을 통해 데이터가 병렬로 전송되는 전형적인 직렬 통신 포트도 포함한다.

본 발명에 있어서는, 통신 포트의 구성을 미리 알고 있어야 한다는 필요성은 그에 대한 구성을 검출하는 회로를 배치함으로써 제거된다. 상기 구성이 결정되면, 이 구성에 관한 정보는 레지스터에 저장되었다가 원격 통신 포트에 접속된 같은 종류의 회로에 전송된다. 원격 통신 포트에 있는 같은 종류의 회로는 자신에 접속된 포트의 구성을 검출하고, 그 구성에 관한 정보를 저장하였다가 이 정보를 원래의 회로에 반송한다. 이어서, 전술한 2개의 회로는 2개의 포트간에 유효한 접속이 개 판단하고, 통신을 위하여 자신들의 상태를 자동적으로 구성한다.

제1도는 본 발명에 따른 전송 제어 장치의 블록도이다. 제1도의 전송 제어장치는 송신기(10, 수신기(12), 구성 블록(14) 및 장치 제어기(16)를 포함한다. 장치 제어기(16)는 클록 신호, 인에이블 신호 및 디스에이블 신호 등의 제어 신호를 회로의 기타 부분에 제공한다.

구성 블록(14)은 제2도에 상세히 도시되어 있다. 구성 블록(14)은 구성 검출 회로(22), 자신의 구성 레지스터(24), 타측(他側) 구성 레지스터(26), 장치 구성 레지스터(28) 및 입·출력 제어기(30)를 포함한다.

구성 검출 회로(22)는 이 회로에 접속되는 통신 포트의 정보 회선, 즉 선로가 입력용으로 사용될지 출력용으로 사용될지를 결정하는 회로를 제공한다. 이러한 결정 방법에는 2 가지가 있다. 그 중 하나의 방법은 통신 포트의 정보 회선을 감시하여 디지털 상태들간의 전위의 변화 여부를 측정하는 것이다. 만약 전위 변화가 있으면, 상기 포트는 회선을 구동하고 이 포트는 출력 포트가 된다.

제3도는 이와 같이 정보 회선을 감시하는 기능을 가진 회로를 도시하고 있다. 제3도의 회로는 AND 게이트(110, 112), OR 게이트(114) 및 D형 플립 플롭(116)을 구비한 입력 레지스터와, 배타적 OR 게이트(118), AND 게이트(120,122), OR 게이트(124) 및 D형 플립 플롭(126)을 구비한 차이 발생기 레지스터를 포함한다.

제3도의 회로에는 5개의 입력 신호가 존재한다. 이들 신호는 통신 포트로부터 수신되어 선로(128)에 인가되는 데이터 신호, 선로(130)에 인가되는 유지/비유지(Hold/Not Hold) 신호, 선로(132)에 인가되는 장치 클록 신호, 선로(134)에 인가되는 리셋 신호 및 선로(136)에 인가되는 테스트 신호이다.

테스트 절차의 초기에는 선로(130) 상의 유지/비유지 신호와 선로(136) 상의 테스트 신호는 로우 상태로 유지되고, 선로(134) 상의 리셋 신호는 하이 상태로 유지된다.

선로(130)의 상태가 로우 상태이므로, AND 게이트(112)의 출력은 로우 상태가 되지만, AND 게이트(110)의 출력과 OR 게이트(114)의 출력은 선로(128)상의 데이터 입력 신호에 따른다. 따라서, 선로(132) 상의 제1 클록 펄스시에 선로(128) 상의 현재 데이터 신호값은 플립 플롭(116)에 저장되게 된다.

동시에, 선로(134) 상의 리셋 신호는 하이 상태로 유지되고, 선로(136) 상의 테스트 신호는 로우 상태로 유지되기 때문에, AND 게이트(120) 및 AND 게이트(122)의 출력은 로우 상태가 되고, 그 결과 OR 게이트(124)는 로우 상태의 출력 신호를 발생한다. 따라서, 상기 제1 클록 펄스 사이클시에 로우 상태값이 플립 플롭(126)에 저장되게 된다.

전술한 바와 같이, 초기값이 플립 플롭(116, 126)에 저장되게 하는, 선로(132) 상의 장치 클록 신호가 반복된 후, 유지/비유지 신호, 리셋 신호 및 테스트 신호들은 모두 반전된다. 그러면, 선로(130) 상의 유지/비유지 신호가 하이 상태로 되기 때문에, AND 게이트(110)는 로우 상태의 입력을 갖게 되어 선로(128) 상의 데이터 신호값에 관계 없이 로우 상태의 출력을 갖는다. 이와는 달리, AND 게이트(112)는 선로(130)로부터 하이 상태의 입력 신호를 수신하기 때문에 AND 게이트(112)의 출력은 플립 플롭(116)의 출력이 하이 상태이면 하이 상태가 되고, 로우 상태이면 로우 상태가 된다. 따라서, OR 게이트(114)는 AND 게이트(110)로부터는 로우 상태의 신호를 수신하고, AND 게이트(112)로부터는 하이 상태 또는 로우 상태 신호를 수신하기 때문에, AND 게이트(112)의 출력 신호값은 플립 플롭(116)의 출력 신호값과 같아지게 된다. 따라서, OR 게이트(114)의 출력 신호는 플립 플롭(116)의 출력 신호와 같아지게 된다. 이로 인해, 선로(130) 상의 유지/비유지 신호가 하이 상태이면 플립 플롭(116)의 출력 신호는 변경되지 않은 채로 유지된다.

플립 플롭(116)의 출력은 제1 주기 동안 상기 데이터 신호값으로 래치되기 때문에, 배타적 OR 게이트(118)는 테스트 기간 동안의 상기 초기 데이터값과 동일한 하나의 입력 신호를 항상 수신하게 된다. 배타적 OR 게이트(118)의 나머지 하나의 입력은 신호를 항상 수신하게 된다. 그 결과, 배타적 OR 게이트(118)의 출력은 상기 데이터 신호가 플립 플롭(116)에 래치되는 초기 데이터 신호값과 같을 때는 0 상태로 되고, 상기 데이터 신호값이 상기 초기값과 상이하면 하이 상태가 된다.

선로(134) 상의 리셋 신호가 로우 상태이므로, AND 게이트(120)는 하이 상태의 입력을 수신하게 된다. AND 게이트(120)의 다른 하나의 입력은 플립 플롭(126)으로부터의 출력 신호이다. 플립 플롭(126)이 로우 상태의 출력값으로 리셋되어 있기 때문에, 이 신호는 초기에는 로우 상태이다. 따라서, AND 게이트(120)의 출력은 초기에는 로우 상태가 된다. 선로(136) 상의 테스트 신호는 하이 상태이므로, AND 게이트(122)에 하이 상태의 입력을 인가한다. 따라서, AND 게이트(122)에 출력 신호는 배타적 OR 게이트(118)의 출력 신호와 같게 된다. 따라서, AND 게이트(122)는 플립 플롭(116)에 래치된 초기 데이터 신호와 선로(128) 상의 후속 데이터 신호간에 차이가 검출되면 하이 출력 상태가 되고 그렇지 않으면 로우 상태가 된다. 이러한 차이가 검출되면, OR 게이트(124)는 하이 상태의 입력 신호를 수신하여, 하이 상태의 출력 신호를 발생하게 된다. 선로(132) 상의 클록 신호의 다음 사이클에서, 하이 상태의 신호가 플립 플롭(126)에 래치되게 된다. 그 후, 플립 플롭(126)의 출력은 하이 상태가 된다. 이 하이 상태의 신호는 AND 게이트(120)로 궤환(feed back)되어, 이 AND 게이트(120)가 2개의 하이 상태 신호를 갖게 되므로, OR 게이트(124)는 적어도 하나의 하이 상태의 입력 신호를 항상 수신하는 것이 보장된다. 따라서, 플립 플롭(126)의 출력은 상기 장치가 상기 검출 처리를 다시개시하기 위해 리셋 될 때까지는 하이 상태가 확실히 유지된다.

플립 플롭(126)의 출력 신호가 하이 상태이면, 데이터 입력 선로(128) 상의 신호의 디지털 상태가 변경된다. 이것을 가능하게 하기 위하여, 데이터 입력 선로(128)는 이 회로가 접속되는 통신 포트의 출력 신호에 접속되어야 한다. 상기 선로가 출력 선로로 되는 것으로 알고 있기 때문에, 자신의 구성 회로는 구성 처리를 실행할 수 있다. 그러나, 만약 플립 플롭(126)의 출력 신호가 로우 상태이면, 현재 회로의 선로(128) 데이터가 접속되는 포트의 선로가 입력 선로라는 보장은 없다. 테스트 시간 동안, 디지털 상태가 변경되지 않은 출력 선로일 가능성이 있기 때문이다.

제3도의 회로의 테스트가 그 회로가 접속되는 통신 포트의 출력단에 선로(128)가 접속되어 있음을 확실하게 결정할 수 없는 경우에는, 이와 다른 테스트 방법을 채택할 수도 있다. 또 다른 테스트 회로의 일실시예를 제4도에 도시하였다. 제4도의 회로에 의한 방법은 통신 포트의 출력 선로와 입력 선로간의 차이에 근거한 것이다.

특정 선로가 출력 선로인 경우, 이 특정 선로에는 이 특정 선로를 현재 논리 상태를 나타내는 전압으로 유지하기 위한 구동기가 접속된다. 그러나, 만약 선로(128)가 접속되는 포트의 선로가 입력 선로이면, 이 포트 내의 회로는 외부 전원에 의해 전압을 공급받는다. 따라서, 제4도의 회로를 이용한 방법은, 선로(128)를 하이 상태 전압 및 로우 상태 전압으로 교대로 구동하고 그 전압을 감시하기 위한 것이다. 구동기(144)와 저항(146)은 선로(128)가 포트의 입력단에 접속되는 경우 선로(128)를 원하는 전압으로 용이하게 구동하면서도, 통신 포트의 출력 선로에 있어서의 종래의 구동기의 영향을 극복하도록 선택된다. 따라서, 선로(128)가 하이 상태의 전압일 때 구동기(144)가 선로를 로우 상태의 전압으로 구동시키고자 할 경우 또는 선로(128)가 로우 상태의 전압일 때 구동기(144)가 그 선로를 하이 상태의 전압으로 구동시키고자 할 경우, 선로(128)는 통신 포트의 출력단에 접속된다. 이와 달리, 선로(128)가 구동기(144)의 출력에 일관되게 따르는 경우에는, 이 선로(128)는 통신 포트의 입력 선로에 접속된다.

제4도의 회로가 사용되지 않을 때, 선로(148)의 테스트 신호는 로우 논리 상태로 된다. 이것은 구동기(144)를 고임피던스 모드로 만들어, 선로(150) 상의 신호가 회로에 아무런 영향도 미치지 않게 한다. 선로(148) 상의 테스트 신호는 AND 게이트(164)의 하나의 입력단에도 접속되어 있어서, 선로(148) 상의 신호가 로우 상태로 되면 제4도에 선로(166)로 표시된 회로의 출력은 로우 상태가 된다.

제4도의 회로가 신호 선로를 테스트하기 위해 사용될 때, 선로(148) 상의 테스트 신호는 하이 상태로 세트되고 선로(150) 상의 신호는 로우 상태와 하이 상태를 교대로 반복한다. 구동기(144)의 출력은 선로(150) 상의 신호에 따른다. 따라서, 선로(150) 상의 신호가 로우 상태일 때 구동기(144)가 선로(145)를 로우 상태 전압으로 구동시키고자 할 때 구동기(140)가 선로(145)를 하이 상태 전압으로 구동하는지를 판단하기 위한 것이다.

이하의 설명에서는, 그 역의 경우도 가능하지만, 선로(150)가 초기에는 로우 상태 전압으로 세트되고 그 다음에는 하이 상태 전압으로 세트된다고 가정한다. 선로(150)가 로우 상태 전압이고, 이 선로는 AND 게이트(156)의 하나의 입력단에 접속되므로, AND 게이트(156)으 출력은 반드시 로우 상태가 된다. 선로(150) 상의 신호가 인버터를 거쳐 , AND 게이트(158)의 하나의 입력단에 접속되므로, AND 게이트(158)의 출력은 전압 비교기(154)의 출력에 따른다.

전압 비교기(154)의 음(-)의 입력단은 하이 상태의 신호 임계 전압, 즉 그 이상의 전압 레벨에서는 신호가 장치의 하이 상태 전압 레벨로서 해석되는 전압 레벨을 제공하는 전압원에 접속된다. 만약, 선로(145) 상의 신호가 하이 상태의 임계 전압값 이상이면, AND 게이트(154)의 출력은 하이 상태가 된다. 이 경우, AND 게이트(158)의 출력은 하이 상태가 되고, OR 게이트(160)의 출력도 하이 상태가 된다. 배타적 OR 게이트(162)의 하나의 입력단은 선로(150)에 접속되고, 다른 하나의 입력단은 OR 게이트개 출력단에 접속된다. 선로(145)가 하이 상태로 구동되고 선로(150) 상의 신호가 로우 상태 논리 신호이면, 배타적 OR 게이트(162)는 하이 상태인 하나의 입력 신호와 로우 상태인 하나의 입력 신호를 갖게 되어 하이 상태의 출력을 발생한다. 따라서, AND 게이트(164)의 출력 선로(166)는 하이 상태가 된다. 이 하이 상태의 신호는 상기 회로가 접속되는 신호 선로가 관련된 통신 포트의 출력 선로임을 지시하도록 제3도의 플립 플롭(126)에 저장되거나 또는 기타 레지스터에 저장된다.

선로(150) 상의 신호가 로우 상태일 때, 선로(145) 상의 신호도 로우 상태이면, 전압 비교기(154)의 양(＋)의 입력단에 인가된 전압은 상기 음(-)의 입력단에 인가된 임계 전압보다 낮아지고, 전압 비교기(154)의 출력은 로우 상태가 된다. 따라서, AND 게이트(158)와 OR 게이트개 출력은 로우 상태가 되어, 배타적 OR 게이트(162)는 2개의 로우 상태의 입력을 받아들이게 된다. 따라서, 배타적 OR 게이트(162)의 출력은 로우 상태가 되고, AND 게이트(160)의 출력도 로우 상태가 되므로, 제4도의 회로는 (166) 상에 로우 상태의 출력을 발생하게 된다. 이런 상황에서는, 상기 회로에 접속된 통신 포트의 선로가 출력 선로로서 도시되지 않았지만, 입력 선로가 된다고 가정할 수도 없다.

선로(150) 상의 신호가 로우 상태일 때, 상기 회로가 접속된 통신 포트의 선로가 출력 선로라고 판정되지 않으면, 선로(145)는 선로(150) 상의 신호가 하이 상태로 될 때 다시 감시된다. 선로(150) 상의 신호가 하이 상태로 될 때, AND 게이트(158)는 최소한 하나의 로우 상태의 입력 신호를 수신하므로, 그 출력은 로우 상태가 된다. 그러나, AND 게이트(156)는 최소한 하나의 하이 상태의 입력 신호를 수신하므로, 그 출력은 전압 비교기(152)로부터 수신한 신호의 상태를 따르게 된다.

전압 비교기(152)의 음(-)의 입력단에는 로우 상태의 임계 전압값 신호가 인가된다. 선로(145) 상의 신호가 선로(150) 상의 신호를 따르고, 그 전압이 하이 상태이면, 전압 비교기(152)의 양(＋＋의 입력단에 인가된 전압은 로우 상태의 임계 전압값 이상이 되고, 비교기(152)의 출력은 하이 상태가 된다. 그 결과, AND 게이트(156)의 출력 신호 전압과 OR 게이트(160)의 출력 신호 전압은 하이 상태가 된다. 따라서, 배타적 OR 게이트(162)는 2개의 하이 상태의 입력 신호를 선로(150)와 OR 게이트(160)로부터 각각 수신하게 되어, 그 출력 신호는 로우 상태가 된다. 따라서, AND 게이트(164)는 로우 상태의 출력을 발생한다. 이것은 선로(145)가 선로(150)가 하이 상태의 전압으로 될 때 선로(145)가 로우 상태의 전압을 유지하면, 전압 비교기(152), AND 게이트(156) 및 OR 게이트(160)는 각각 로우 상태의 출력 신호를 발생한다. 따라서, 배타적 OR 게이트(162)는 로우 상태의 입력 신호와 하이 상태의 입력 신호를 수신하여 하이 상태의 출력 신호를 AND 게이트(164)에 인가한다. 따라서, AND 게이트(164)는 2개의 하이 상태의 상기 출력 신호를 수신하여 하이 상태의 출력 신호를 선로(166)에 발생시켜, 회로가 접속된 선로가 관련된 통신 포트의 출력 선로임을 나타낸다.

이 테스트 선로(150) 상의 신호가 여러번 반복되는 동안 계속된다. 관련된 통신 포트의 선로가 일단 출력 선로라고 판단되면, 이 테스트는 완료된 것으로 본다. 만약, 소정 수의 사이클이 반복된 후에도 출력 선로라고 판정되지 않으면, 선로(145) 상의 전압이 선로(150)에 인가된 전압을 일관되게 따르고 있다는 사실에 의해 관련 통신 포트의 서로가 입력 선로라는 것을 나타낸다.

제5도는 제4도의 회로를 대신해서 사용할 수 있는 대체 회로를 도시하고 있다. 제5도의 회로에 있어서, 3상태 구동기(144')는 제4도의 3상태의 구동기(144)에 상응하는 방식으로 동작한다. 하이 상태 전압을 선로(148')에 인가함으로써 상기 테스트를 실시할 때, 3상태 구동기(144')는 선로(150')에 인가된 신호에 따라사 선로(145')를 하이 상태 전압 및 로우 상태 전압으로 교대로 구동한다. 쉬미트 트리거 회로(Schmitt trigger, 168)는 자신의 입력단에 장치 하이 상태 전압이 인가되면 하이 상태 전압으로 구동하고, 입력단에 장치 로우 상태 전압이 인가되면 로우 상태 전압으로 구동하도록 선택된다. 그러면, 배타적 OR 게이트(160')는 쉬미트 트리거(168)의 출력과 선로(150')에 인가된 신호를 단순히 비교한다. 만약, 그 결과가 동일한면 배타적 OR 게이트(162')는 로우 상태의 출력 신호를 발생하고, 동일하지 않으면 하이 상태의 출력을 발생한다. 이 테스트가 행해지는 동안은 AND 게이트(164')는 배타적 OR 게이트(162')의 출력 신호와 동일한 출력을 제공한다. 따라서, 선로(145') 상의 신호와 선로(150') 상의 신호가 상이할 때에는 하이 상태의 출력 신호가 선로(166')에 제공된다.

제4도 및 제5도에 도시된 회로들은 모두 선로(150 또는 150') 상의 신호가 변경될 때 전이(transient)를 일으킨다. 제6도는 상기 전이로 인해 야기될 수 있는 에러를 극복할 수 있는 부가적인 회로를 도시한 것이다. 제6도의 회로에서 플립 플롭(170, 172, 176)과 AND 게이트(174)는 디지털 필터를 제공하는데, 이 필터는 제4도 및 제5도의 출력 선로(166 또는 166')가 하이 상태로 충분히 긴 시간 동안, 즉 통신 포트에 접속된 상기 선로가 실제로 출력 선로임을 나타낸기에 충분히 긴 시간 동안 하이 상태 출력이 각각 유지되게 한다. 선로(178) 상에 필터 클록 신호가 제공된다. 선로(178) 상의 필터 클록 신호의 주파수는 선로(132) 상의 장치 클록 신호의 주파수보다 낮은 것이 좋다. 플립 플롭(170)의 입력단은 선로(166 또는 166')로부터 신호를 수신한다. 이 신호값은 필터 클록이 반복될 때 플립 플롭(170)에 래치된다. 이어서, 이 값은 플립 플롭(172)의 입력단에 인가되고 필터 클록의 다음 사이클에서 플립 플롭(172)에 래치된다. 둘 모두의 플립 플롭(170, 172)의출력은 AND 게이트(174)는 하이 상태의 출력만을 제공하게 된다. 만약 이런 상황이 발생하면 선로(166) 상의 하이 상태 신호는 전이에 의해 영향을 받을 우려가 없고, 이 값은 플립 플롭(176)에 저장된다. 이어서, 플립 플롭(176)은 그 값을 플립 플롭(126)에 제공하는데, 이 플립 플롭(126)의 출력으로부터 기타 회로는 상기 회로가 관련 통신 포트의 출력 선로에 접속되어 있는지를 판단할 수 있다.

상기 분석을 통해 얻어진 정보가 자신의 구성 레지스터(24)에 저장된다. 구성 정보는, 예컨대 통신 포트의 각 선로에 1비트를 제공함으로써 그 구성을 직접 표현할 수도 있다. 이 경우, 각 비트는 회로와 접속되는 특정 선로가 입력 선로인지 또는 출력 선로인지를 나타내는 값을 갖는다.

이와는 달리, 코드 체계를 사용할 수도 있다. 이것은 포트의 모든 가능한 구성이 포트 종류에 대한 규격에 유효한 것이 아닐 때에 유용하다. 이것은 저장되어야 할 비트 수와 수신기에 송신되어야 할 비트 수를 줄인다. 예컨대, RS232C 통신 포트를 사용한 일실시예에 있어서는, 25개 선로 중 9개 선로의 신호들이 데이터 회선을 통해 전송된다. 9개의 선로는 512 가지의 방법으로 입력 또는 출력으로서 구성될 수 있지만, RS232C 규격에 따르면 이 중 22개 방법만이 가능하다. 따라서, 이 구성을 나타내기 위해서 9비트를 전송할 필요가 없이 5비트만이 저장되고 전송되면 된다.

다음으로, 이 구성 정보는 원격 통신 포트에 관련된 유사한 회로에 전송되어야 하고, 이 원격 통신 포트에 대한 구성 정보는 원격 통신 포트에 관련된 유사한 회로로부터 얻어져야 한다. 이와 같은 방식으로, ＋ 수신기는 상호 동작이 가능하도록 적절히 구성되도록 할 수 있다. 송신기는 통신 포트에 전송될 데이터 뿐만 아니라 구성 정보를 포함한 데이터 패킷을 전송하기 때문에, 수신기는 구성 정보용으로 전송된 신호와 통신 포트에 전송되는 신호를 구분할 수 있어야 한다.

본 발명은 데이터 패킷이 구성 정보를 나타내는지 또는 수신기에 접속된 통신 포트상으로 중계(中繼)될 전송 데이터를 포함하고 있는지를 수신기에 통지하는 데이터 식별비트를 각각의 데이터 패킷에 포함하고 있다. 상기 정보가 구성 정보이면 수신기는 타측 구성 레지스터(26)에 상기 정보를 저장하고, 타측 구성 레지스터 정보와 자신의 구성 레지스터(24)에 저장된 자신의 구성 정보를 비교하여 바람직한 접속 여부를 판단한다.

제7도는 제1도는 송신기(10)의 블록도이다. 이 도면에는 자신의 구성 레지스터(24)도 도시되어 있다. 임의의 데이터가 전송되기 전에, 통신 포트의 구성을 나타내는 정보를 자신의 구성 레지스터(24)에 저장한다. 이 정보는 전술한 자동 구성 회로에 의해 결정될 수도 있고, 사용자에 의해 프로그램될 수도 있다.

자동 구성 회로를 사용하면 통신 포트 내의 모든 선로의 상태를 감시할 필요가 없다는 점을 유의하여야 한다. 예컨대, RS232C 포트의 선로 2와 선로 3만을 감시하여 얻어진 정보를 사용하여 상기 포트가 DTE로서 구성되었는지 DCE로서 구성되었는지를 판달할 수가 있다.

송신기와 수신기를 상호 통신이 가능하도록 적절히 구성하기 위해, 자신의 구성 레지스터(24)의 내용이 입력 레지스터(212)에 전송된다. 입력 레지스터(212)는 이 내용을 다중화기(214)에 다시 전송한다. 다중화기(214)는 입력 레지스터(212)로부터 수신된 병렬 데이터를 직렬 데이터로 변환하고, 그것을 다시 광학신호로 변환한 후 광섬유를 통해 전송한다.

특히, 다중화기(214)는 먼저 하나 이상의개시 비트(start bit)를 전송한다. 그러나, 하나의개시 비트만이 전송되는 것이 좋다. 개시 비트의 전송 후에 데이터 식별비트를 전송한다. 이 데이터 식별비트는 데이터 패킷이 통신 포트로 전송될 데이터가 아닌 구성 정보를 포함하고 있음을 나타내기 위해 데이터 식별비트는 1로 설정될 수도 있다. 이어서, 다중화기는 구성 비트들을 순차적으로 전송한다. 이렇게 전송된 데이터 패킷은 구성 데이터 패킷이라고 부룰 수 있다.

유효한 구성이라고 판정되면, 송신기는 정상 전송 모드로 절환한다. 송신기가 접속된 통신 포트로부터 발생된 데이터는, 버스(216)를 통해 입력 레지스터(212)에 입력된다. 이 정보는개시비트와 데이터 식별비트를 차례로 송신하는 다중화기(214)로 보내진다. 이 데이터 식별비트는 구성 정보를 포함하고 있는 데이터 패킷의 일부분으로서 보내진비트와는 반대인 값을 갖는다. 따라서, 구성 데이터 패킷이 1의 데이터 식별비트를 사용하였다면 수신기가 접속된 통신 포트에 전송될 데이터를 포함한 데이터 패킷은 0 값을 갖는다. 이어서, 다중화기 입력 레지스터(212)로부터 수신된 비트값을 송신한다. 이렇게 전송된 데이터 패킷은 하나의 데이터 포트로부터 다른 데이터 포트로 전송될 메시지를 포함하기 때문에, 메시지 데이터 패킷이라고 부를 수 있다.

입력 레지스터(212)에 의해 수신된 값은 차이 레지스터(218)에도 전송되어 거기에 저장된다. 입력 레지스터(212)는 그 내용을 차이 레지스터(218)에 계속 전송한다. 차이 레지스터(218)는 입력 레지스터(212)로부터 수신된 값에 변화가 발생하였음을 검출할 때까지 그 값을 감시한다. 이것은, 예컨대 차이 레지스터(218) 내의 각 비트와 입력 레지스터(12)의 해당 비트에 대해 배타적 OR 연산을 행함으로써 이루어질 수 있다. 차이 레지스터(218)가 입력 레지스터(212)에 저장된 정보의 변화를 검출했을 때, 이 사실을 다중화기(214)에 통보하면, 다중화기 트랜지스터가 접속된 통신 포트 중 현재의 구성에서 활성 상태인 모든 선로의 값을 나타내는 비트를 항상 포함한다.

제8도는 본 발명에 따른 제1도의 수신기의 블록을 도시한 것이다. 제8도의 수신기에 있어서, 역다중화기(230)는 송신기(10) 등의 송신기로부터 신호를 수신한다. 이어서, 역다중화기(230)는 광학 신호를 전기 신호로 변환하고 병렬 데이터를 직렬 데이터로 재배열한 후, 병렬 데이터를 출력 레지스터(232)에 전송한다.

출력 레지스터(232)는 데이터 식별비트를 검사하여, 데이터 패킷이 구성 데이터 패킷인지 또는 메시지 데이터 패킷인지를 판단한다. 만약 상기 데이터 식별비트 정보가 구성 데이터 패킷이라는 것을 나타내고 있는 경우, 이 정보는 타측 구성 레지스터(26)에 저장된다. 그렇지 않고, 메시지 데이터 패킷이면 데이터는 버스(236)를 통하여 수신가가 접속된 통신 포트로 전송된다.

수신기가 구성 정보를 수신하여 그것을 타측 구성 레지스터(26)에 저장하면, 자신의 구성 레지스터(24)와 타측 구성 레지스터(26)는 상기 정보를 장치 구성 레지스터(28)로 송신한다. 장치 구성 레지스터(28)는 두 통신 포트간에 유효한 접속이 가능한지를 판단한다. 만약 가능하다면, 상기 장치 구성 레지스터는 이러한 통신을 위해 필요한 구성에 관련한 코드를 저장한다. 이 코드는 입·출력 제어기(30)로 송신되는데, 상기 입출력 제어기(30)는 송신기(10)에 의해 송신될 데이터가 통신 포트의 각종 선로로부터 얻어진 정보와 적당한 순서로 다중화되고 수신기(12)에 의해 수신된 정보가 적절한 선로로 보내지는 정보와 적절하게 역다중화되도록 보장하는 정보를 색인표(look up table)에서 얻기 위해 상기 코드를 사용한다.

전술한 바와 같이, 송신기(10)는 정보가 변경되었을 때 원격 통신 포트와 관련된 수신기에 정보를 전송하기만 하면 된다. 당업자는 RS232C 데이터 회선을 통하여 통상의 통신을 행하는 동안 제어 신호가 거의 변하지 않는다는 것을 알 수 있을 것이다. 또한, 여러개의 연속 데이터 비트들이 서로 동일한 것이 보통이다. 이러한 환경하에서는 첫 번째의 데이터 비트만이 전송되는 것으로 생각할 수 있다. 제1도의 송신기에 의해서 전송이 일어나지 않는 동안에도 상기 첫 번째 데이터 비트는 효과적으로 전송된다. 이것은 수신기가 접속된 포트가 특정한 비트 속도로 설정되어 있기 때문이다. 예컨대, 상기 포트가 초당 9600비트로 데이터를 수신하도록 설정되면, 상기 포트는 초당 9600의 정수배로 상기 데이터 선로의 논리값을 표본 추출하게 된다. 이 값은 현재의 비트값으로서 해석된다. 통신 포트의 회로 설게의 목적상, 송신기로부터 수신기로 어떠한 신호가 실제로 전송되었는가 하는 것은 그다지 중요하지 않다. 어느 하나의 비트값이 변경될 때에만 송신기로부터 수신기로 데이터를 전송함으로서 얻는 이점은 송신기가 소비하는 전력을 줄일 수 있다는 것이다. 이것은 송신기가 배터리 전원식 장치의 일부분일 때 특히 중요하다.

또 다른 장점은, 일부 구성은 전송될 데이터 비트의 가능한 총 갯수보다 적은 데이터 비트를 필요로 한다는 것이다. 예컨대, 상기 장치는 RS232C 포트의 9개 선로의 값을 전송할 수 있지만, 특정 구성은 단지 4개의 선로의 값만을 전송하도록 구성될 수 있다. 이 경우, 송신기(14)는 이들 4개의 선로의 값만을 전송하도록 구성될 수도 있다. 이것은 데이터 전송 속도를 높이기 위해 적당히 사용될 수 있다. 전술한 본 발명의 일실시예에 있어서, 데이터 전송 속도는 2배 이상 빨라질 수 있다.

전송되는 데이터 비트수는 1개부터 장치의 용량 한계까지, 예컨대 상기 실시예에서는 9개까지 변경될 수 있지만 구성 정보를 포함하는 데이터 패킷의 비트수는 고정된다는 것을 유의해야 한다. 따라서, 만약 구성 정보가 5비트 포맷으로 저장되면, 구성 정보를 송신하는 데 사용되는 각 데이터 패킷마다 총 5비트가 전송되어야 한다.

Claims (1)

1. 자국 통신 포트에 접속하기에 적합하게 되어 있는, 광섬유 데이터 회선에 사용되는 전송 제어 장치에 있어서, 구성 데이터 패킷(configuration data packet)과 메시지 데이터 패킷을 포함하는 데이터 패킷 내로 데이터를 다중화하고, 광섬유를 통하여 상기 데이터 패킷을 전송하는 다중화기/송신기 수단과, 상기 자국 통신 포트의 구성을 검출하고, 상기 전송된 구성 데이터 패킷을 형성하기 위하여 상기 다중화기/송신기에 상기 구성에 관한 정보를 제공하며, 상기 자국 통신 포트와의 적정한 동작을 하도록 상기 전송 제어 장치를 구성하는 구성 수단(configuration means)과, 광섬유를 통하여 구성 데이터 패킷과 메시지 데이터 패킷을 포함하는 데이터 패킷을 수신하고, 상기 구성 수단에 상기 수신된 구성 데이터 패킷으로부터의 데이터 전송하며, 상기 자국 통신 포트에 상기 메시지 데이터 패킷으로부터의 데이터를 전송하는 수신기/역다중화기를 포함하는 것을 특징으로 하는 전송 제어 장치.

Images