KR100683099B1

KR100683099B1 - 반도체 집적 회로 장치 및 그 제조 방법

Info

Publication number: KR100683099B1
Application number: KR1020010082456A
Authority: KR
Inventors: 오까와시게아끼; 오꼬다도시유끼
Original assignee: 산요덴키가부시키가이샤
Priority date: 2000-12-25
Filing date: 2001-12-21
Publication date: 2007-02-15
Anticipated expiration: 2021-12-21
Also published as: KR20020052953A; JP2002198436A; CN1365151A; CN1199276C; US20020079555A1

Abstract

본 발명은, 출력 트랜지스터 보호에 적합한 스파크 킬러 다이오드(spark killer diode)를 내장한 반도체 집적 회로 장치에 있어서, 기판으로의 누설 전류를 저감하고, 순방향 전류 능력을 큰 폭으로 향상시키는 다이오드 소자를 효율적으로 집적화하는 것을 목적으로 한다. 본 발명의 반도체 집적 회로 장치에서는, 기판(24) 상에 2층의 에피택셜층(25, 26)을 적층하고, 이들을 P⁺형 분리 영역(27)에 의해 3개의 섬영역(28, 29, 30)에 전기적으로 분리한다. 이러한 제1 섬영역(28)에 다이오드 소자(21)를 형성하지만, N⁺형의 캐소드 도출 영역(54)에 중첩하여 N⁺형 웰 영역(39)을 형성한다. 그에 따라서, PN 접합의 N형 영역의 저항치가 낮아짐에 따라 순방향 전압(VBFF)이 저감하여, 순방향에서의 전류(If) 능력을 큰 폭으로 향상시키는 반도체 집적 회로 장치를 얻을 수 있다.

반도체 집적 회로 장치, 다이오드, 애노드, 캐소드, 스파크 킬러 다이오드

Description

반도체 집적 회로 장치 및 그 제조 방법{SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND METHOD FOR MANUFACTURING THE SAME}

도 1은 본 발명의 반도체 집적 회로 장치를 설명하는 단면도.

도 2는 본 발명의 도 1의 반도체 집적 회로 장치의 다이오드 소자를 설명하기 위한 (A) 확대 단면도 및 (B) 등가 회로도.

도 3은 본 발명의 반도체 집적 회로 장치의 제조 방법을 설명하는 단면도.

도 4는 본 발명의 반도체 집적 회로 장치의 제조 방법을 설명하는 단면도.

도 5는 본 발명의 반도체 집적 회로 장치의 제조 방법을 설명하는 단면도.

도 6은 본 발명의 반도체 집적 회로 장치의 제조 방법을 설명하는 단면도.

도 7은 본 발명의 반도체 집적 회로 장치의 제조 방법을 설명하는 단면도.

도 8은 본 발명의 반도체 집적 회로 장치의 제조 방법을 설명하는 단면도.

도 9는 본 발명의 반도체 집적 회로 장치의 제조 방법을 설명하는 단면도.

도 10은 본 발명의 반도체 집적 회로 장치의 제조 방법을 설명하는 단면도.

도 11은 본 발명의 반도체 집적 회로 장치를 설명하는 회로도.

도 12는 종래의 반도체 집적 회로 장치의 다이오드 소자를 설명하기 위한 단면도.

<도면의 주요 부분에 대한 부호의 설명>

21 : 다이오드 소자

22 : 종형 PNP 트랜지스터

23 : NPN 트랜지스터

24 : 기판

25, 26 : 에피택셜층

27 : P⁺형 분리 영역

28, 29, 30 : 섬영역

39 : N⁺형 웰 영역

54 : N⁺형의 캐소드 도출 영역

본 발명은 출력 트랜지스터 보호에 적합한 스파크 킬러 다이오드(spark killer diode)를 내장한 반도체 집적 회로 장치에 관한 것이다.

예를 들면, 3상 모터 드라이버는, 도 11과 같이, 직류 전원 VCC 및 GND간에 직렬 접속된 트랜지스터(Tr1-Tr2, Tr3-Tr4 및 Tr5-Tr6)가 병렬 접속되고, Tr1-Tr2, Tr3-TR4 및 Tr5-Tr6의 사이에서 인출된 출력 단자를 모터(M)에 접속한 회로 구성을 채용한다.

이와 같이 부하가 유도성 부하인 경우, 모터의 회전/정지에 따른 정/역방향 의 기전력이 발생한다. 종래는, IC화된 직렬 접속 트랜지스터의 컬렉터 ·에미터간에 보호 다이오드를 접속하여, 상기 역방향 기전력에 의해서 출력 단자가 GND 전위보다 낮거나 VCC 전위보다 높아진 경우에 다이오드(4)가 ON됨으로써, 상기 기전력을 고정 전위로 대피시키고, 직렬 접속된 트랜지스터를 포함하는 IC의 내부를 보호하였다. 특히, 다이오드(4)에 수 A의 대전류가 흐를 경우는, 다이오드(4)로서 개별 부품을 이용하여 구성하였다.

여기서, 유저측에서 보면 기기의 부품 개수를 감하기 위해서 다이오드(4)도 IC화할 필요가 있다. 하지만, 수 A의 대전류가 흐르는 다이오드를 집적화하면, 집적 회로 내에서 불가피하게 발생하는 기생 트랜지스터 효과에 의해서 기생 전류가 흘러서, 무효 전류가 흐르는 것 외에 최악의 경우는 래치업에 이르는 위험성을 내포하고 있다.

그래서, 기생 전류를 방지하는 구조로서, 예를 들면, 특개평6-100459호 공보에 기재된 구조가 제안되었다.

도 12를 참조하면, P형 반도체 기판(1)과 N형 반도체 기판(2)과의 사이에 N⁺형 매립층(3)이 설치되고, 이 매립층(3)을 둘러싸도록 P⁺형 분리 영역(4)이 반도체층(2) 표면으로부터 반도체 기판(1)까지 확산되어, 하나의 섬(5)을 형성하고 있다. 상기 매립층(3)의 위에는 일부 중첩하도록 P⁺형 매립층(6)이 형성되어 있다. 이러한 P⁺형 매립층(6)을 둘러싸고, 반도체층(2) 표면으로부터 N⁺형 매립층(3)에 도달하 는 N⁺형 도출 영역(7)이 설치되고, 이 둘러싸인 영역에는 N⁺형 확산 영역(8)이 형성되어 있다. 또한, 도출 영역(7)으로 둘러싸인 영역에 있어서, 상기 확산 영역(8)을 둘러싸고, 반도체층(2)으로부터 P⁺형 매립층(6)에 도달하는 P⁺형 도출 영역(9)이 설치되어 있다. 또한, 상기 확산 영역(8)에는 캐소드 전극(10)이, P⁺형 도출 영역(9)에는 애노드 전극(11)이 설치되고, 이 전극은 N⁺형 도출 영역(7)과 전기적으로 접속되어 있다.

요컨대, P⁺형 도출 영역(9)과 P⁺형 매립층(6)이 애노드 영역, N⁺형 확산 영역(8)과 도출 영역(9)으로 둘러싸인 N형 반도체 영역이 캐소드 영역으로 이루어져 다이오드가 구성된다.

이러한 다이오드 소자에 있어서는, N⁺형 매립층(3)을 베이스, P⁺형 매립층(6)을 에미터, P형 반도체 기판(1)이나 P⁺형 분리 영역(4)을 컬렉터로 하는 PNP형 기생 트랜지스터(Tr2)가 생기지만, 애노드 전극의 접속에 의해 이러한 기생 트랜지스터(Tr2)의 베이스와 에미터 사이가 동전위로 되기 때문에, 기생 PNP 트랜지스터(Tr2)가 ON 동작하는 것을 방지할 수 있다.

상기한 바와 같이 종래의 반도체 집적 회로 장치에서는 도 11에 도시한 바와 같이, 부하가 유도성 부하인 경우, 모터의 회전/정지에 따른 정/역방향의 기전력이 발생하기 때문에, IC화된 직렬 접속 트랜지스터의 컬렉터 ·에미터간에 보호 다이오드를 접속하고, 상기 역방향 기전력에 의해서 출력 단자가 GND 전위보다 낮거나 VCC 전위보다 높은 경우에 다이오드(4)가 ON됨으로써 상기 기전력을 고정 전위로 대피시키고, 직렬 접속된 트랜지스터를 포함하는 IC의 내부를 보호하였다. 특히, 다이오드(4)에 수 A의 대전류를 흘릴 경우는, 다이오드(4)로서 개별 부품을 이용하여 구성하였다.

또한, 기기의 부품 개수를 감하기 위해서 다이오드(4)도 IC화할 의도의 요망에 따라, 수 A의 대전류를 흘리는 다이오드를 집적화하였지만, 집적 회로 내에서 불가피하게 발생하는 기생 트랜지스터 효과에 의해서 기생 전류가 흘러서, 무효 전류가 흐르는 등의 문제에 따라 도 12에 도시한 바와 같은 다이오드를 IC의 내부에 도입한 구조로 되었다.

하지만, 여기서, 도 12에 도시한 구조에 있어서, 다이오드를 IC의 내부에 도입하는 것은 가능하였지만, 기판(1)으로의 누설 전류를 완전히 방지하는 것은 불가능한 문제가 있었다.

본 발명은, 상술한 종래의 문제를 해결하기 위해 안출된 것으로서, 본 발명인 반도체 집적 회로 장치에서는, 다이오드 소자와, 일도전형의 종형 트랜지스터와, 역도전형의 종형 트랜지스터를 공통 기판 상에 집적화한 반도체 집적 회로 장치에 있어서, 일도전형의 반도체 기판과, 상기 기판 표면에 적층되어 있는 역도전형의 제1 및 제2 에피택셜층과, 해당 제1 및 제2 에피택셜층을 분리하여 섬영역을 형성하고 있는 일도전형의 분리 영역과, 상기 기판과 상기 제1 에피택셜층과의 사이에 형성되어 있는 역도전형의 매립층과, 상기 제1 및 제2 에피택셜층을 분리하여 제1, 제2 및 제3 섬영역을 형성하고 있는 일도전형의 분리 영역과, 상기 제1 섬영역에 형성되어 있는 상기 다이오드 소자의 역도전형 애노드 도출 영역, 일도전형의 애노드 도출 영역 및 역도전형의 캐소드 도출 영역과, 상기 제2 섬영역에 형성되어 있는 역도전형의 웰 영역에 형성되어 있는 상기 일도전형의 종형 트랜지스터의 컬렉터 도출 영역, 에미터 영역 및 베이스 도출 영역과, 상기 제3 섬영역에 형성되는 상기 역도전형의 트랜지스터의 컬렉터 도출 영역, 에미터 영역 및 베이스 영역을 포함하고, 상기 제1 섬영역의 상기 역도전형의 캐소드 도출 영역과 중첩하여 형성되어 있는 역도전형의 웰 영역을 갖는 것을 특징으로 한다.

본 발명의 반도체 집적 회로 장치는, 바람직하게는, 상기 다이오드 소자의 상기 역도전형의 캐소드 도출 영역과 중첩하여 상기 역도전형의 웰 영역을 형성하는 것을 특징을 갖는다. 그에 따라서, PN 접합의 N형 영역의 저항치가 낮아짐에 따라 순방향 전압(VBFF)이 저감함으로써, 순방향에서의 전류(If) 능력을 큰 폭으로 향상시키는 반도체 집적 회로 장치를 얻을 수 있다.

상술한 문제를 해결하기 위해서, 본 발명의 반도체 집적 회로 장치의 제조 방법에서는, 동일한 반도체 기판 상에, 다이오드 소자, 일도전형의 종형 트랜지스터, 및 역도전형의 종형 트랜지스터를 형성하는 반도체 집적 회로 장치의 제조 방법에 있어서, 일도전형의 반도체 기판을 준비하는 공정과, 해당 기판에 불순물을 확산시키고, 상기 다이오드 소자, 상기 일도전형의 종형 트랜지스터, 및 상기 역도 전형의 종형 트랜지스터 형성 영역에 각각 매립층을 형성하는 공정과, 상기 기판 상에 역도전형의 제1 에피택셜층을 적층하는 공정과, 해당 제1 에피택셜층 상에 불순물을 확산하여, 상기 다이오드 소자, 상기 일도전형의 종형 트랜지스터, 및 상기 역도전형의 종형 트랜지스터 형성 영역에 각각 매립층을 형성하는 공정과, 상기 제1 에피택셜층 상에 제2 에피택셜층을 적층하는 공정과, 해당 제2 에피택셜층 상에 불순물을 확산하여, 상기 다이오드 소자 및 상기 일도전형의 종형 트랜지스터 형성 영역에 역도전형의 웰 영역을 동시에 형성하는 공정을 갖는 것을 특징으로 한다.

본 발명의 반도체 집적 회로 장치의 제조 방법은, 바람직하게는, 상기 다이오드 소자 및 상기 일도전형의 종형 트랜지스터 형성 영역에 역도전형의 웰 영역을 동시에 형성함으로써, 본 발명의 반도체 집적 회로 장치의 구조를 용이하게 형성할 수 있다.

이하에 본 발명의 실시 형태에 있어서, 도면을 참조하면서 상세히 설명한다.

도 1은 다이오드(21), 종형 PNP 트랜지스터(22) 및 NPN 트랜지스터(23)를 조립한 반도체 집적 회로 장치의 단면도이다.

P형 단결정 실리콘 기판(24) 상에는, 두께 2 ~ 10 ㎛의 제1 에피택셜층(25) 및 두께 8 ~ 10 ㎛의 제2 에피택셜층(26)이, 2층의 합계 막두께가 8 ~ 16 ㎛ 정도로 될 수 있도록 형성되어 있다. 또한, 기판(24)과, 제1 및 제2 에피택셜층(25 및 26)은 이들을 관통하는 P⁺형 분리 영역(27)에 의해서 다이오드 소자(21)를 형성하는 제1 섬영역(28), 종형 PNP 트랜지스터(22)를 형성하는 제2 섬영역(29) 및 NPN 트랜지스터(23)를 형성하는 제3 섬영역(30)이 전기적으로 분리되어 형성되어 있다.

이러한 분리 영역(27)은, 기판(24) 표면으로부터 상하 방향으로 확산한 제1 분리 영역(31)과, 제1 및 제2 에피택셜층(25 및 26)의 경계로부터 상하 방향으로 확산한 제2 분리 영역(32)과, 제2 에피택셜층(26) 표면으로부터 형성한 제3 분리 영역(33)으로 구성되고, 3자가 연결됨으로써 제1 및 제2 에피택셜층(25 및 26)을 섬 형상으로 분리한다.

제1 섬영역(23)에 형성되어 있는 다이오드 소자(21)에는, 기본적으로 종형 PNP 트랜지스터(22)와 동일한 구조를 구비하고 있다. 구체적으로, 제1 및 제2 에피택셜층(25 및 26)의 경계 부분에 P⁺형 매립층(35)이 애노드 영역으로서 형성되어 있고, 제2 에피택셜층(26) 표면으로부터 P⁺형 매립층(35)에 달하는 P⁺형 확산 영역(38)이 애노드 도출 영역으로서 형성되어 있다. 또한, 이들 P⁺형 영역에 둘러싸인 N^-형의 제2 에피택셜층(26)이 캐소드 영역으로서 형성됨으로써 PN 접합 다이오드가 구성되어 있다. 이때, 제2 에피택셜층(26)에 N⁺형 확산 영역(37)을 애노드 영역으로서 형성하고, P⁺형 확산 영역(38)과 N⁺형 확산 영역(37)을 단락시켜 애노드 도출 영역으로 해도 된다. 이는 NPN 트랜지스터라고 하면 베이스, 컬렉터간을 단락시켜 형성한 다이오드로 된다.

본 발명의 반도체 집적 회로 장치에서는, 캐소드 영역으로서 형성되어 있는 P⁺형 영역에 둘러싸인 N^-형의 제2 에피택셜층(26)에, N⁺형 웰 영역(39)이 형성되어 있다. 이러한 N⁺형 웰 영역(39)에 의해, PN 접합의 N형 영역의 저항치를 낮게 함으로써 순방향 전압(VBEF)이 저감함으로써, 순방향에서의 전류(If) 능력을 큰 폭으로 향상시킬 수 있다.

또한, 제2 에피택셜층(26)의 표면은 실리콘 산화막에 의해서 피복되고, 산화막에 형성된 콘택트홀을 통해서 각종 알루미늄 전극이 설치되어 있다. 기판(24)에는 접합 분리를 위한 접지 전위(GND)가 인가되어 있다.

여기서, 도 2의 (A)는 다이오드 소자(21)의 확대 단면도를 도시한 도면이고, 도 2의 (B)는 기생 트랜지스터를 도시한 등가 회로도이다. 이하, 기판(24)으로의 누설 전류를 좌우하는 기생 트랜지스터의 동작에 대해서 설명한다.

도 2의 (A)에 도시한 바와 같이, 기생 NPN 트랜지스터(TR1)는, N⁺형의 제1 매립층(34)을 컬렉터, P⁺형 매립층(35)을 베이스, 그리고 N⁺형 웰 영역(39)을 에미터로 하여 구성되어 있다. 한편, 기생 PNP 트랜지스터(TR2)는 P형 기판(24)을 컬렉터, N⁺형의 제1 매립층(34)을 베이스 그리고 P⁺형 매립층(35)을 에미터로 하여 구성되어 있다.

도 2의 (B)를 참조하면, 기생 NPN 트랜지스터(TR1)의 베이스 ·컬렉터는 애노드 전극(53)에 의해서 단락되고, 동일하게 기생 PNP 트랜지스터(TR2)의 베이스 ·에미터간이 단락된다. 이때, 기생 NPN 트랜지스터(TR1)의 베이스 ·컬렉터간에는 P⁺형 확산 영역(38)과 P⁺형 매립층(35)이 갖는 저항 성분(R1)이 접속되고, 기생 PNP 트랜지스터(TR2)의 베이스 ·에미터간에는 N⁺형 확산 영역(37), N⁺형의 제2 매립층(36) 및 N⁺형의 제1 매립층(34)이 갖는 저항 성분(R2)이 접속되어 있다. 본 발명의 다이오드 소자(21)의 구조에서는, 기생 NPN 트랜지스터(TR1)의 저항 성분(R1)의 경우는, P⁺형 확산 영역(38)과 P⁺형 매립층(35)과의 연결에 의해 구성되기 때문에, 저항 성분(R1)의 값은 극히 작아 진다. 또한, 기생 PNP 트랜지스터(TR2)의 저항 성분(R2)의 경우도, N⁺형 확산 영역(37), N⁺형의 제2 매립층(36) 및 N⁺형의 제1 매립층(34)의 연결에 의해 저항 성분(R2)의 값은 극히 작아 진다.

본 발명은 N⁺형 웰 영역(39)의 형성에 의해 캐소드 영역의 저항을 낮출 수 있기 때문에, 순방향 전류(If)의 능력을 향상시킬 수 있다.

한편, 기생 PNP 트랜지스터(TR2)의 베이스 ·에미터간에 접속되는 저항 성분(R2)의 값은 작아질 수 있기 때문에, 기생 PNP 트랜지스터(TR2)의 베이스 전위(N⁺형의 제1 매립층(34)의 전위)를 에미터 전위(P⁺형 매립층(35)의 전위)보다 높게 유지시킬 수 있다. 따라서, 기생 PNP 트랜지스터(TR2)의 ON 동작을 방지하고, 기판(24)으로의 누설 전류를 작게 유지할 수 있게 된다.

그 결과, 상술한 기생 PNP 트랜지스터(TR2)에 있어서, 예를 들면, 종래의 구 조에서는 1A를 흘릴 때 기판(24)으로의 누설 전류가 100㎃인 것에 대하여, 본 발명의 구조(저항 성분(R2)의 저항치를 8Ω으로 한 경우)에서는 20㎃까지 저감할 수 있다.

제2 섬영역(29)에 형성되어 있는 종형 PNP 트랜지스터(22)에 있어서, 제1 및 제2 에피택셜층(25 및 26)의 경계 부분에 P⁺형 매립층(42)이 컬렉터 영역으로서 형성되어 있고, 제2 에피택셜층(26) 표면으로부터 P⁺형 매립층(42)에 달하는 P⁺형 확산 영역(45)이 컬렉터 도출 영역으로서 형성되어 있다. 또한, 이들 P⁺형 영역에 둘러싸인 N^-형의 제2 에피택셜층(26)에 N⁺형 웰 영역(61)이 베이스 영역으로서 형성되어 있고, N⁺형 웰 영역(61)에는 P⁺형 확산 영역(46)이 에미터 영역으로서, 또한, N ⁺형 확산 영역(47)이 베이스 도출 영역으로서 형성됨으로써, 종형 PNP 트랜지스터(22)가 구성된다. 또한, P⁺형 확산 영역(45)을 둘러싸도록 N⁺형 확산 영역(44)을 형성하고, N⁺형의 제2 매립층(43)을 통해서 제1 매립층(27)에 연결되고, 도시되지 않은 전극에 따라 전원 전위(Vcc) 또는 에미터 전극(56)의 전위를 인가하였다. 이는 P⁺형 확산 영역(45)을 에미터, 제2 섬영역(29)을 베이스, P⁺형 확산 영역(27)을 컬렉터로 하는 기생 PNP 트랜지스터의 발생을 억제하는 것이고, 이 종형 PNP 트랜지스터를 대전류 용도에 적합한 PNP 트랜지스터로 할 수 있다.

제3 섬영역에 형성되어 있는 NPN 트랜지스터(23)에 있어서, 제3 섬영역(30) 을 컬렉터 영역으로 하고, P형 확산 영역을 베이스 영역으로 하고, N⁺형 확산 영역을 에미터 영역으로 하여 형성되어 있는 것으로 구성된다. 또한, 기판(24)과 제1 에피택셜층(25)과 사이에 제1 N⁺형 매립층(48)이, 또한, 제1 및 제2 에피택셜층(25 및 26)의 경계 부분에도 제2 N⁺형 매립층(49)이 연결되어 형성된다. 또한, N⁺형 확산 영역(50)을 컬렉터 도출 영역으로 하고, N⁺형 확산 영역(50)도 제2 N⁺형 매립층(49)과 연결하여 형성되어 있다. 이와 같이, 컬렉터 전극(60)의 하부에 고농도 저저항 영역을 구성함으로써, NPN 트랜지스터(23)의 포화 저항(Vce)(Sat)을 저감한다. 따라서, 이 NPN 트랜지스터(23)는 고내압, 대전류용으로서, 모터 드라이버 등의 회로 용도에 적합하다.

다음에, 도 1에 도시한 본 발명의 반도체 집적 회로 장치의 제조 방법에 대해서 도 3 ~ 도 10을 참조하여 설명한다.

우선, 도 3에 도시한 바와 같이, P^_형 단결정 실리콘 기판(24)을 준비하고, 이 기판(24)의 표면을 열산화하여 열산화막을 형성하고, N⁺형의 제1 매립층(34, 41 및 48)에 대응하는 산화막을 핫 에칭하여 선택 마스크로 한다. 그리고, 기판(24) 표면에 N⁺형 매립층(34, 41 및 48)을 형성하는 인(P)을 확산한다.

여기서, N⁺형 매립층(34, 41, 48)을 형성하는 불순물로서, 인(P) 이외에도, 안티몬(Sb)나 비소(As)를 사용하여도 형성할 수 있다.

다음에, 도 4에 도시한 바와 같이, P⁺형 매립층(27)의 제1 분리 영역(31)을 형성하기 위해서, 이온 주입을 행한다. 도 3에 있어서, 선택 마스크로서 이용한 산화막을 모두 제거한 후, 공지의 포토리소그래피 기술에 의해 P⁺형의 제1 분리 영역(31)을 형성하는 부분에 개구부가 설치된 포토 레지스트(도시되지 않음)를 선택 마스크로서 형성한다. 그리고, P형 불순물, 예를 들면, 붕소(B)를 이온 에너지 160keV, 도입량 1.0 ×10¹⁴/㎠로 이온 주입한다. 그 후, 포토레지스트를 제거한다.

다음에, 도 5에 도시한 바와 같이, 산화막을 전부 제거한 후, 기판(24)을 에피택셜 성장 장치의 서셉터 상에 배치하고, 램프 가열에 의해서 기판(24)에 1140℃ 정도의 온도를 제공함과 함께 반응관 내에 SiH₂Cl₂ 가스와 H₂ 가스를 도입함으로써 저농도 에피(ρ= 1.25Ω㎝), 두께 2.0 ~ 10.0㎛의 제1 에피택셜층(25)을 성장시킨다. 그리고, 제1 에피택셜층(25)의 표면을 열산화하여 산화막을 형성한 후, N⁺형의 제2 매립층(37, 43, 49)에 대응하는 산화막을 핫 에칭하여 선택 마스크로 한다. 그리고, 기판(24) 표면에 N⁺형 매립층(34, 41, 48)을 형성하는 인(P)을 확산한다.

다음에, 도 6에 도시한 바와 같이, 산화막을 전부 제거한 후, 다시, 제1 에피택셜층(25)의 표면을 열산화하여 산화막을 형성하고, 공지의 포토리소그래피 기술에 의해 P⁺형 매립층(35 및 42) 및 P⁺형의 제2 분리 영역(39)을 형성하는 부분에 개구부가 설치된 포토레지스트(도시되지 않음)를 선택 마스크로서 형성한다. 그리 고, P형 불순물, 예를 들면, 붕소(B)를 이온 에너지 40keV, 도입량 3.0 ×10¹³/㎠로 이온 주입한다. 그 후, 포토레지스트를 제거한다. 이때, 제2 N⁺형 매립층(36, 43 및 49)은 동시에 확산되어, 제1 N⁺형 매립층(34, 41 및 48)과 연결된다.

다음에, 도 7에 도시한 바와 같이, 산화막을 전부 제거한 후, 기판(24)을 에피택셜 성장 장치의 서셉터 상에 배치하고, 램프 가열에 의해 기판(24)에 1140℃ 정도의 온도를 제공함과 함께 반응관 내에 SiH₂Cl₂ 가스와 H₂ 가스를 도입함으로써 저농도 에피(ρ= 1.25Ω㎝), 두께 8.0 ~ 10.0㎛의 제2 에피택셜층(26)을 제1 에피택셜층(25) 상에 성장시킨다. 그리고, 제2 에피택셜층(26)의 표면을 열산화하여 열산화막을 형성한 후, 공지의 포토리소그래피 기술에 의해 N⁺형 웰 영역(39 및 61)을 형성하는 부분에 개구부가 설치된 포토레지스트(도시되지 않음)를 선택 마스크로서 형성한다. 그리고, N형 불순물, 예를 들면, 인(P)를 이온 에너지 160keV, 도입량 1.0 ×10¹²/㎠로 이온 주입한다. 그 후, 포토레지스트를 제거한다. 이때, P⁺형 매립층(35 및 42) 및 P⁺형의 제2 분리 영역(32)은 동시에 확산되어, 각각 제1 N⁺형 매립층(34, 41) 및 P⁺형의 제1 분리 영역(31)과 연결된다.

다음에, 도 8에 도시한 바와 같이, 제2 에피택셜층(26)의 표면을 열산화하여 산화막을 형성하고, N⁺형의 컬렉터 도출 영역(37, 44 및 50) 및 베이스 도출 영역(47)에 대응하는 산화막을 핫 에칭하여 선택 마스크로 한다. 또한, 제2 에피택셜층(26) 표면에 N⁺형 확산 영역(37, 44 및 50) 및 베이스 도출 영역(47)을 형성하는 인(P)을 확산한다.

다음에, 도 9에 도시한 바와 같이, 산화막을 모두 제거한 후, 다시, 제2 에피택셜층(26)의 표면을 열산화하여 산화막을 형성하고, 공지의 포토리소그래피 기술에 의해 P⁺형 확산 영역(38 및 45) 및 P⁺형의 에미터 영역(46) 및 P⁺형의 제3 분리 영역(33)을 형성하는 부분에 개구부가 설치된 포토레지스트(도시되지 않음)를 선택 마스크로서 형성한다. 그리고, P형 불순물, 예를 들면, 붕소(B)를 이온 에너지 40keV, 도입량 3.0 ×10¹³/㎠로 이온 주입한다. 그 후, 포토레지스트를 제거한다. 이때, 제2 N⁺형 매립층(36, 43 및 49)은 동시에 확산되어, 제1 N⁺형 매립층(34, 41 및 48)과 연결된다. 이때, N⁺형 확산 영역(37, 44 및 50)은 동시에 확산되어, 각각 제2 N⁺형 매립층(36, 43 및 49)과 연결된다. 그 결과, 제1 섬영역(28)에는 다이오드 소자(21)가 완성되고, 제2 섬영역(29)에는 종형 PNP 트랜지스터(22)가 완성된다.

다음에, 도 10에 도시한 바와 같이, 제3 섬영역(30)에는 P형 베이스 영역(51) 및 N⁺형 에미터 영역(52)을 형성함으로써, NPN 트랜지스터(23)가 완성된다. 그 후, 도 1에 도시한 바와 같이, 다이오드 소자(21)에는 애노드 전극(53), 캐소드 전극(54)이, 종형 PNP 트랜지스터(22)에는 컬렉터 전극(55), 에미터 전극(56), 베이스 전극(57)이, NPN 트랜지스터(23)에는 에미터 전극(58), 베이스 전극(59), 컬렉터 전극(60)이 알루미늄 재료에 의해 형성함으로써 외부 전극과 접속된다.

본 발명에 따르면, 반도체 집적 회로 장치의 다이오드 소자에 있어서, 캐소드 영역으로서 형성되어 있는 P⁺형 영역에 둘러싸인 N^_형의 제2 에피택셜층에, N⁺형 웰 영역이 형성되어 있다. 이러한 N⁺형 웰 영역에 의해 PN 접합의 N형 영역의 저항치가 낮아짐에 따라 순방향 전압(VBEF)가 저감함으로써, 순방향에서의 전류(If) 능력을 큰 폭으로 향상시킬 수 있다.

또한, 본 발명에 따른 N⁺형 웰 영역 형성에 의해, 다이오드 소자 내에 형성되는 기생 트랜지스터(TR1)의 전류 증폭율은 향상되고, 기생 트랜지스터(TR2)의 전류 증폭율은 저감할 수 있고, 기판으로의 누설 전류의 억제 효과가 높아진다. 그 결과, 출력 트랜지스터 보호에 적합한 스파크 킬러 다이오드를 반도체 집적 회로 장치에 집적화할 수 있고, 전자 기기의 소형화, 고밀도화에 기여할 수 있다.

Claims

일 도전형의 반도체 기판과,

상기 기판 상면에 적층되어 있는 역도전형의 제1 에피택셜층과,

상기 기판 및 상기 제1 에피택셜층에 형성되어 있는 역도전형의 제1 매립층과,

상기 제1 에피택셜층 상면에 적층되어 있는 역도전형의 제2 에피택셜층과,

상기 제1 에피택셜층 및 상기 제2 에피택셜층에 형성되어 있는 일 도전형의 매립층 및 상기 역도전형의 제1 매립층을 연결하는 역도전형의 제2 매립층과,

상기 제2 에피택셜층에 형성되어, 상기 일 도전형의 매립층과 연결하는 일 도전형의 확산 영역과,

상기 제2 에피택셜층에 형성되어, 상기 일 도전형의 확산 영역에 둘러싸여진 영역에 상기 일도전형의 매립층의 근방까지 배치된 역도전형의 제1 확산 영역과,

상기 제2 에피택셜층에 형성되어, 상기 역도전형의 제2 매립층과 연결하는 역도전형의 제2 확산 영역과,

상기 역도전형의 제1 확산 영역에 형성된 역도전형의 제3 확산 영역을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
제1항에 있어서,

상기 일 도전형의 확산 영역과 상기 역도전형의 제2 확산 영역은, 상기 제2 에피택셜층 상면에서 단락되어 있는 것을 특징으로 하는 반도체 집적 회로 장치.
일 도전형의 반도체 기판 상면에 역도전형의 제1 에피택셜층을 퇴적하고, 상기 기판 및 상기 제1 에피택셜층에 역도전형의 제1 매립층을 형성하는 공정과,

상기 제1 에피탤셜층 상면에 역도전형의 제2 에피택셜층을 퇴적하고, 상기 역도전형의 제1 매립층과 연결하는 역도전형의 제2 매립층 및 일 도전형의 매립층을 형성하는 공정과,

상기 제2 에피택셜층에 상기 역도전형의 매립층 근방까지 확산하는 역도전형의 제1 확산 영역을 형성하고, 상기 역도전형의 제1 확산 영역을 둘러싸도록, 상기 일 도전형의 매립층과 연결하는 일 도전형의 확산 영역을 형성하는 공정과,

상기 제2 에피택셜층에 상기 역도전형의 제2 매립층과 연결하는 역도전형의 제2 확산 영역을 형성하고, 상기 역도전형의 제1 확산 영역에 역도전형의 제3 확산 영역을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 집적 회로장치의 제조 방법.
삭제