KR20000052472A - 플래시 메모리 탑재형 싱글 칩 마이크로 컴퓨터 - Google Patents

플래시 메모리 탑재형 싱글 칩 마이크로 컴퓨터 Download PDF

Info

Publication number
KR20000052472A
KR20000052472A KR1019990057468A KR19990057468A KR20000052472A KR 20000052472 A KR20000052472 A KR 20000052472A KR 1019990057468 A KR1019990057468 A KR 1019990057468A KR 19990057468 A KR19990057468 A KR 19990057468A KR 20000052472 A KR20000052472 A KR 20000052472A
Authority
KR
South Korea
Prior art keywords
area
flash memory
programming
chip microcomputer
single chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019990057468A
Other languages
English (en)
Other versions
KR100318150B1 (ko
Inventor
오쿠다이쿠타로
Original Assignee
가네코 히사시
닛폰 덴키 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네코 히사시, 닛폰 덴키 주식회사 filed Critical 가네코 히사시
Publication of KR20000052472A publication Critical patent/KR20000052472A/ko
Application granted granted Critical
Publication of KR100318150B1 publication Critical patent/KR100318150B1/ko
Assigned to 르네사스 일렉트로닉스 가부시키가이샤 reassignment 르네사스 일렉트로닉스 가부시키가이샤 권리의 전부이전등록 Assignors: 닛폰 덴키(주)
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Storage Device Security (AREA)
  • Microcomputers (AREA)

Abstract

세큐리티 대책이 고려된 플래시 메모리로의 기록, 판독 및 소거 관리를 용이하게 행할 수 있으며, 저작권 보호 등을 위해 필요한 세큐리티 기능을 갖는 싱글 칩 마이컴을 제공한다.
싱글 칩 마이컴(1)은 플래시 메모리(2)와, 내장 ROM(3)과, CPU(4)와, 통신 포트(5) 및 프로그래밍 제어 회로(6)로 구성되어 있다. 플래시 메모리(2)는 프로그래밍하는 영역(A)과 해당 영역(A)으로의 관리 정보인 기록 플래그, 판독 플래그 및 소거 플래그를 지정하기 위한 영역(B)을 상대 영역으로 하여 배치한다. CPU(4)는 외부로부터의 프로그래밍 요구가 있으면, 상기 영역(B)의 상기 관리 정보를 참조하여 상기 영역(A)의 프로그래밍 실행의 가부를 판단한다.

Description

플래시 메모리 탑재형 싱글 칩 마이크로 컴퓨터{Single chip microcomputer internally including a flash memory}
본 발명은 플래시 메모리를 탑재한 싱글 칩 마이크로 컴퓨터에 관한 것이다.
플래시 메모리와 마이크로 프로세서를 1개의 칩에 넣은 플래시 메모리 탑재형 싱글 칩 마이크로 컴퓨터(이하, 싱글 칩 마이컴이라 부른다)가 사용되고 있다. 종래의 싱글 칩 마이컴에 대해서, 도 3을 참조하여 설명한다. 이 싱글 칩 마이컴(1)은 플래시 메모리(2)와, 통신 포트(5)와, CPU(4)와, 내장 ROM(3) 및 프로그래밍 제어 회로(6)로 이루어지는 각 기능부로 구성되어 있다.
플래시 메모리(2)는 이 내부 영역을 임의의 영역(A 또는 B)으로 분할하여 관리되며, 분할한 각 영역에 있어서 기록, 판독 및 일괄 소거의 각 동작이 가능하다.
통신 포트(5)는 플래시 메모리(2)에 대해 외부로부터 기록을 행하는 외부의 기록 장치와 접속하여, 기록 데이터나 전용 코맨드 등의 정보를 교환한다.
CPU(4)는 싱글 칩 마이컴(1) 전체를 관리하여, 내장 ROM(3)이나 플래시 메모리(2) 등의 프로그램에 근거한 처리를 실행한다.
내장 ROM(3)에는, 통신 포트(5)를 개재시켜 교환한 정보를 주고 받기 위한 순서를 기술한 통신 알고리즘(9)과, 플래시 메모리(2)의 임의의 영역으로의 기록, 판독 및 소거를 행하기 위한 순서를 기술한 프로그래밍 알고리즘(8)이 미리 격납되어 있다.
프로그래밍 제어 회로(6)는, CPU(4)의 제어에 근거하여 플래시 메모리(2)로의 실제 기록, 판독 및 소거 처리를 실행한다.
싱글 칩 마이컴(1)에서는, 프로그래밍 전용의 동작 모드에 있어서 기록 장치로부터 전용 코맨드가 입력되면, CPU(4)가 프로그래밍 알고리즘(8) 중의 순서에 따라서 프로그래밍 제어 회로(6)를 제어함으로서, 플래시 메모리(2)의 임의의 영역에 대해 기록, 판독 및 일괄 소거가 실행된다.
종래의 싱글 칩 마이컴(1)에서는, 플래시 메모리(2) 내의 영역으로의 기록, 판독 및 소거의 프로그래밍 동작은 전용 코맨드로 무제한으로 실행되기 때문에, 그 실행에 대해서는, 기록 장치 측에 모든 권한이 주어지며, 플래시 메모리(2) 상의 정보에 대해 세큐리티 대책이 고려되어 있지 않다. 이 경우, 내장 플래시 메모리에 이미 격납된 프로그램의 해석이나 개변 등이 행해져, 소프트웨어의 저작권 보호를 할 수 없다.
일본국 공개 특허 공보 제(평) 4-17477호에는, IC 카드의 제어에 관한 기술이 기재되어 있다. 도 4는 해당 공보에 기재된 IC 카드의 데이터 구성을 도시하는 블록도이다. 마이컴(21)은 내부 메모리(25)를 가지며, 내부 메모리(25)에는, 버스선을 개재시켜 단말 장치(28) 및 외부 메모리(22)와의 사이에서 통신을 실행하는 통신 프로그램, 통신 시의 정보가 옳은지의 여부 체크를 행하는 체크 프로그램 및 패스 워드 등의 비밀 보존을 행하는 비밀 보존 프로그램 등의 기본 처리 프로그램이 미리 기록되어 있다. 더욱이 상기 내부 메모리(25)의 프로그램 등에 의해 필요한 처리를 실행하는 CPU(24)나, 그 밖의 인터페이스가 설치되어 있다.
마이크로 컴퓨터(21)와 병렬로 배치된 외부 메모리(22)는 PROM으로서 구성되며, 사용자가 필요한 처리를 행하는 프로그램이 자유롭게 기록할 수 있는 사용자 프로그램 에리어(26)와, 원하는 데이터를 기록하는 데이터 에리어(27)의 2개의 에리어를 설정하고 있다.
내부 메모리(25)에는, 외부 메모리(22) 내의 사용자 프로그램 에리어(26)의 어드레스와, 데이터 에리어(27)의 선두 및 최종 어드레스가 미리 기록되어 있다. 따라서, 사용자 프로그램의 로드 완료 시에는, 사용자 프로그램 에리어(26)의 최종 어드레스에 사용자 프로그램 기록 종료의 마크가 설정된다.
그 때문에, 사용자 프로그램 에리어(26)로의 사용자 프로그램의 재 로드 금지 등은 사용자 프로그램 기록 종료의 마크 유무에 의해 행하며, 데이터 에리어(27)로의 기록 및 판독 금지 등은 패스 워드 기능이나 코드 체크나 암호화하는 것을 프로그램으로 하여, 사용자 프로그램 에리어(26) 중에 작성함으로서 실현했었다.
상기 공보에 기재된 내용은 일반적인 IPL(Initial Program Loader) 기능에 대해서 서술한 것이며, 초기적인 퍼스널 컴퓨터로 이미 실현되어 있는 것으로, 저작권 보호 등을 위해 필요한 세큐리티 기능을 위해 행하는 데이터의 취급 방법이나 처리 수단은 명시되어 있지 않다.
또, 외부 메모리(22)에 EEPROM을 사용한 경우에는, 블록 단위로 전기적 소거가 가능해지지만, 상기 싱글 칩 마이크로 컴퓨터에서는, 그 전기적인 소거에 대해서는 기재가 없다.
본 발명은 상기한 바와 같은 종래 기술이 갖는 문제점을 해결하기 위해 이루어진 것으로, 세큐리티 대책이 고려된 플래시 메모리의 기록, 판독 및 소거 관리를 용이하게 행할 수 있으며, 저작권 보호 등을 위해 필요한 세큐리티 기능을 갖는 싱글 칩 마이컴을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 싱글 칩 마이컴의 제 1 실시형태 예를 도시하는 블록도.
도 2는 본 발명의 싱글 칩 마이컴의 제 2 실시형태 예를 도시하는 블록도.
도 3은 세큐리티 대책을 장비하지 않은 싱글 칩 마이컴을 도시하는 블록도.
도 4는 일본국 공개 특허 공보 제(평) 4-17477호에 기재된 IC 카드의 데이터 구성을 도시하는 블록도.
※도면의 주요 부분에 대한 부호의 설명※
1: 싱글 칩 마이컴 2: 플래시 메모리
3: 내장 ROM 4: CPU
5: 통신 포트 6: 프로그래밍 제어 회로
7: 내장 RAM 8: 프로그래밍 알고리즘
9: 통신 알고리즘 10: 로더 프로그램
2O: IC 카드 21: 마이크로 컴퓨터
22: 외부 메모리 23: 인터페이스
24: CPU 25: 내부 메모리
26: 사용자 프로그램 에리어 27: 데이터 에리어
28: 단말 장치
(과제를 해결하기 위한 수단)
상기 목적을 달성하기 위해, 본 발명의 싱글 칩 마이컴은 플래시 메모리와 마이크로 프로세서를 하나의 기판 상에 배치한 싱글 칩 마이크로 컴퓨터에 있어서, 상기 플래시 메모리에 제 1 영역과 해당 제 1 영역 프로그래밍의 가부를 지정하기 위한 제 2 영역을 배치하여, 상기 마이크로 프로세서는 외부로부터의 프로그래밍 요구가 있으면, 상기 제 2 영역을 참조하여 상기 제 1 영역의 프로그래밍 실행의 가부를 판단하는 것을 특징으로 한다.
본 발명의 싱글 칩 마이컴에 의하면, 기록 플래그, 판독 플래그, 소거 플래그의 각 관리 정보를 참조함으로서, 해당 플래시 메모리로의 기록, 판독, 소거의 각 동작에 관한 금지나 허가 등의 관리를 용이하게 행할 수 있다.
본 발명의 싱글 칩 마이컴의 바람직한 양태에서는, 상기 제 1 영역에 프로그래밍을 실행했을 때에, 상기 제 1 영역의 프로그래밍을 금지하는 명령을 상기 제 2 영역에 기록하는 것을 특징으로 한다.
이러한 구성에 의해, 프로그램의 저작권 보호나 시스템의 안정성 보호 등의 관점에서, 내장 플래시 메모리 상의 소프트웨어의 해석이나 개변을 목적으로 한 플래시 메모리로의 의도적인 기록, 판독 및 소거의 프로그래밍 동작을 임의로 금지할 수 있다.
상기 마이크로 프로세서는 프로그래밍 실행의 가부를 판단하는 알고리즘을 미리 내장 ROM에 기록하는 구성을 채용하는 것도, 혹은, 그러한 알고리즘을 내장 ROM에 미리 기록하고 있는 로더 프로그램에 따라서 외부로부터 로드하는 구성을 채용할 수도 있다. 어느 경우에도 프로그래밍 실행의 가부를 판단하는 것이 가능해진다.
(발명의 실시형태)
다음으로, 본 발명의 싱글 칩 마이컴이 행하는 세큐리티 대책이 고려된 플래시 메모리로의 기록, 판독 및 소거에 대한 동작을 도면을 참조하여 설명한다. 도 1은 본 발명의 제 1 실시형태 예의 싱글 칩 마이컴의 블록도이다. 싱글 칩 마이컴(1)은 플래시 메모리(2)와, 내장 ROM(3)과, CPU(4)와, 통신 포트(5) 및 프로그래밍 제어 회로(6)로 구성된다.
플래시 메모리(2)는 미리 영역(A)와 영역(B)로 분할되며, 영역(B)는 영역(A)의 관리 정보인 소거 금지 플래그와 기록 금지 플래그와 판독 금지 플래그를 갖는다. 즉, 영역(A)와 영역(B)는 상대 영역으로서 구성된다. 플래시 메모리(2)에는 이러한 상대 영역이 다수 배치된다.
내장 ROM(3)은 통신 포트(5)를 개재시켜 교환한 정보를 주고 받기 위한 순서를 기술한 통신 알고리즘(9)과, 플래시 메모리(2)의 임의의 영역을 기록, 소거하기 위한 순서를 기술한 프로그래밍 알고리즘(8)이 격납되어 있다.
CPU(4)는 싱글 칩 마이컴(1)을 관리하여 실행한다. 통신 포트(5)는 외부의 기록 장치와 접속하여 기록 데이터나 전용 코맨드 등 정보를 교환한다. 프로그래밍 제어 회로(6)는 CPU(4)의 제어에 근거하여, 플래시 메모리(2)로의 실제 기록, 판독 및 소거 처리를 실행한다.
초기 상태에서는, 플래시 메모리(2)를 구성하는 개개의 메모리 셀은 소거 상태인 1을 보존하고 있다. CPU(4)는 통신 알고리즘(9)에 따라서, 통신 포트(5)를 개재시켜 외부 기록 장치와의 사이에서 정보를 교환한다. CPU(4)는 기록 장치로부터의 정보가 플래시 메모리(2)의 영역(A)에 대한 기록, 판독 또는 소거를 지시하는 것일 경우에는, 프로그래밍 알고리즘(8)에 따라서, 영역(B)의 각 플래그를 참조하여 프로그래밍 제어 회로(6)를 제어하여 영역(A)을 위한 프로그래밍 동작을 행한다.
프로그래밍이 소거 동작일 경우에는, CPU(4)는 영역(B)의 소거 금지 플래그를 참조하여, 금지를 나타내는 0이면 소거 동작을 거부하고, 허가를 나타내는 1이면 프로그래밍 알고리즘(8)에 따라서, 프로그래밍 제어 회로(6)를 제어하여 영역(A)의 소거 동작을 실행한다.
프로그래밍이 기록 동작일 경우에는, CPU(4)는 영역(B)의 기록 금지 플래그를 참조하여, 금지를 나타내는 0이면 기록 동작을 거부하고, 허가를 나타내는 1이면 프로그래밍 알고리즘(8)에 따라서, 프로그래밍 제어 회로(6)를 제어하여 영역(A)의 기록 동작을 실행한다.
프로그래밍이 판독 동작일 경우에는, CPU(4)는 영역(B)의 판독 금지 플래그를 참조하여, 금지를 나타내는 0이면 판독 동작을 거부하고, 허가를 나타내는 1이면 프로그래밍 알고리즘(8)에 따라서, 프로그래밍 제어 회로(6)를 제어하여 영역(A)의 판독 동작을 실행한다.
상기 실시예에 의하면, 플래시 메모리로의 프로그래밍 동작을 각 영역마다 용이하게 금지 및 허가를 할 수 있다.
도 2는 본 발명의 싱글 칩 마이컴의 제 2 실시형태 예를 도시하는 블록도이다. 본 실시형태 예의 싱글 칩 마이컴은 내장 RAM(7)을 구비하는 점에 있어서 앞의 실시형태 예와는 다르다.
내장 ROM(3)에는, 통신 알고리즘과 프로그래밍 알고리즘을 통신 포트(5) 경유로 내장 RAM(7)에 다운 로드하기 위한 순서를 기술한 로더 프로그램(10)이 미리 격납되어 있다.
초기 상태에서는, 플래시 메모리(2)를 구성하는 개개의 메모리 셀은 소거 상태인 1을 보존하고 있다. CPU(4)는 내장 ROM(3)에 미리 격납된 로더 프로그램(10)을 실행하여, 통신 포트(5) 경유로 통신 알고리즘과 프로그래밍 알고리즘을 내장 RAM(7)에 다운 로드한다. 그 후, CPU(4)는 내장 RAM(7)에 배치된 통신 알고리즘(9)에 따라서, 통신 포트(5)를 개재시켜 외부의 기록 장치와의 사이에서 정보를 교환한다.
CPU(4)는 그 정보가 플래시 메모리(2)의 영역(A)에 대한 기록, 판독 및 소거의 프로그래밍 동작을 지시할 경우에는, 프로그래밍 알고리즘에 따라서, 영역(B)의 각 플래그를 참조하여 프로그래밍 제어 회로(6)를 제어하여 영역(A)의 프로그래밍동작을 행한다. 기록, 판독 및 소거 프로그래밍 동작의 실제에 대해서는, 제 1 실시형태 예와 동일하기 때문에, 그 설명을 생략한다.
내장 ROM(3)은 일반적으로는 마스크 ROM으로서 구성되며, 예를 들면 제조 후에 애플리케이션 등의 관계로 프로그래밍 알고리즘 및 통신 알고리즘을 변경하는 등의 경우에 용이하게 대응할 수 있다.
또, 상기 제 1 및 제 2 실시형태 예의 싱글 칩 마이컴은 상기 프로그래밍 알고리즘 외에, 플래시 메모리(2)를 전소거 상태로 할 수 있는 테스트 모드를 구비한다. 이 테스트 모드는 싱글 칩 마이컴의 제품을 출하할 때에, 플래시 메모리를 디폴트로서 전소거할 때에 이용된다.
플래시 메모리에 설정한 영역 단위로 기록, 판독 및 소거 프로그래밍 동작에 관한 금지나 허가 등의 관리를 용이하게 실현할 수 있기 때문에, 프로그램의 개변이나 해석 등에 의한 저작권 침해를 미연에 방지할 수 있다. 이 경우, 관리하는 영역 단위에서의 금지나 허가 등의 상태가 명확하기 때문에, 다수로 분할하여 관리할 수도 있다.

Claims (4)

  1. 플래시 메모리와 마이크로 프로세서를 하나의 기판 상에 배치한 싱글 칩 마이크로 컴퓨터에 있어서,
    상기 플래시 메모리에 제 1 영역과 해당 제 1 영역의 프로그래밍의 가부를 지정하기 위한 제 2 영역을 배치하여, 상기 마이크로 프로세서는, 외부로부터의 프로그래밍 요구가 있으면, 상기 제 2 영역을 참조하여 상기 제 1 영역의 프로그래밍 실행의 가부를 판단하는 것을 특징으로 하는 싱글 칩 마이크로 컴퓨터.
  2. 제 1 항에 있어서,
    상기 마이크로 프로세서는, 상기 제 1 영역에 프로그래밍을 실행했을 때에, 상기 제 1 영역의 프로그래밍을 금지하는 명령을 상기 제 2 영역에 기록하는 싱글 칩 마이크로 컴퓨터.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 마이크로 프로세서는, 상기 플래시 메모리의 프로그래밍 알고리즘이 기록된 싱글 칩 마이크로 컴퓨터 내장 ROM에 의해, 상기 제 2 영역을 참조하도록 제어되는 싱글 칩 마이크로 컴퓨터.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 마이크로 프로세서는, 로더 프로그램이 기록된, 싱글 칩 마이크로 컴퓨터 내장 ROM에 의해, 상기 제 2 영역을 참조하도록 제어되는 싱글 칩 마이크로 컴퓨터.
KR1019990057468A 1998-12-14 1999-12-14 플래시 메모리 탑재형 싱글 칩 마이크로 컴퓨터 Expired - Fee Related KR100318150B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10354198A JP2000181898A (ja) 1998-12-14 1998-12-14 フラッシュメモリ搭載型シングルチップマイクロコンピュータ
JP98-354198 1998-12-14

Publications (2)

Publication Number Publication Date
KR20000052472A true KR20000052472A (ko) 2000-08-25
KR100318150B1 KR100318150B1 (ko) 2001-12-24

Family

ID=18435953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990057468A Expired - Fee Related KR100318150B1 (ko) 1998-12-14 1999-12-14 플래시 메모리 탑재형 싱글 칩 마이크로 컴퓨터

Country Status (3)

Country Link
US (1) US6453397B1 (ko)
JP (1) JP2000181898A (ko)
KR (1) KR100318150B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020036717A (ko) * 2000-11-10 2002-05-16 다카노 야스아키 마이크로컴퓨터 및 그 제어 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6279114B1 (en) 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
TW460858B (en) * 1999-02-19 2001-10-21 Wacom Engineering Co Ltd Operator's input processing unit and method thereof
FR2800952B1 (fr) * 1999-11-09 2001-12-07 Bull Sa Architecture d'un circuit de chiffrement mettant en oeuvre differents types d'algorithmes de chiffrement simultanement sans perte de performance
DE10030990B4 (de) * 2000-06-30 2010-11-25 Robert Bosch Gmbh Verfahren zum Beschreiben und Löschen eines nichtflüchtigen Speicherbereichs
KR100388219B1 (ko) * 2000-08-29 2003-06-19 주식회사 하이닉스반도체 플래쉬 메모리가 내장된 원칩 마이크로 콘트롤러 유닛
JP4660831B2 (ja) * 2000-12-25 2011-03-30 東京瓦斯株式会社 流量計およびその電子的封印方法
US7865948B1 (en) 2001-12-03 2011-01-04 Advanced Micro Devices, Inc. Method and apparatus for restricted execution of security sensitive instructions
JP4492025B2 (ja) * 2002-05-21 2010-06-30 株式会社デンソー 電子制御装置のデータ格納方法
JP3875153B2 (ja) 2002-07-04 2007-01-31 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置およびその書き換え禁止制御方法
EP1570330A2 (en) 2002-11-27 2005-09-07 Koninklijke Philips Electronics N.V. Chip integrated protection means
JP2004213102A (ja) * 2002-12-26 2004-07-29 Fujitsu Ltd マイクロコンピュータ
US7281103B2 (en) * 2003-10-01 2007-10-09 Kabushiki Kaisha Toshiba Microcomputer with a security function for accessing a program storage memory
DE102004058483B4 (de) * 2003-12-05 2009-12-17 Hitachi High-Technologies Corp. Vorrichtung zur Untersuchung von Produkten auf Fehler, Messfühler-Positionierverfahren und Messfühler-Bewegungsverfahren
KR100597787B1 (ko) * 2005-03-21 2006-07-06 삼성전자주식회사 멀티 칩 패키지 디바이스
WO2006117866A1 (ja) * 2005-04-28 2006-11-09 Hitachi Ulsi Systems Co., Ltd. Ｉｃタグ
KR100818298B1 (ko) 2005-12-08 2008-03-31 한국전자통신연구원 가변 시리얼 정합 방식의 메모리 시스템 및 그 메모리액세스 방법
JP4783163B2 (ja) * 2006-01-19 2011-09-28 Ｏｋｉセミコンダクタ株式会社 マイクロコントローラ
US7769943B2 (en) * 2007-04-04 2010-08-03 Atmel Corporation Flexible, low cost apparatus and method to introduce and check algorithm modifications in a non-volatile memory
CN101609434B (zh) * 2008-06-19 2011-01-26 英业达股份有限公司 可携执行程序的启动防护系统及其方法
CN101799858A (zh) * 2010-04-08 2010-08-11 华为终端有限公司 Flash数据保护方法及装置
JP5269020B2 (ja) 2010-09-22 2013-08-21 株式会社東芝 半導体集積回路装置およびメモリの管理方法
US11030122B2 (en) 2014-04-08 2021-06-08 Micron Technology, Inc. Apparatuses and methods for securing an access protection scheme
JP6298732B2 (ja) * 2014-07-02 2018-03-20 株式会社デンソー マイクロコンピュータ及びセキュリティ設定システム
US10782893B2 (en) * 2017-02-22 2020-09-22 International Business Machines Corporation Inhibiting tracks within a volume of a storage system
CN110262349A (zh) * 2019-06-28 2019-09-20 中国航空工业集团公司雷华电子技术研究所 一种c8051f系列单片机的远程在线编程方法及系统

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62165253A (ja) 1986-01-17 1987-07-21 Hitachi Micro Comput Eng Ltd 不揮発性メモリ内蔵ｌｓｉ
JPS6443897A (en) 1987-08-10 1989-02-16 Nec Corp Non-volatile semiconductor memory device capable of being erased and written electrically
JPH0417477A (ja) 1990-05-10 1992-01-22 Mitsubishi Electric Corp 磁気記録再生装置
GB2263348B (en) * 1992-01-14 1995-08-09 Rohm Co Ltd Microcomputer and card having the same
JPH05266219A (ja) 1992-03-17 1993-10-15 Hitachi Ltd マイクロコンピュータ
US5687345A (en) * 1992-03-17 1997-11-11 Hitachi, Ltd. Microcomputer having CPU and built-in flash memory that is rewritable under control of the CPU analyzing a command supplied from an external device
US5293424A (en) * 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card
WO1994010657A1 (en) * 1992-10-26 1994-05-11 Intellect Australia Pty. Ltd. Host and user transaction system
US5828911A (en) * 1993-05-24 1998-10-27 Olympus Optical Co., Ltd. One chip microcomputer built-in system
US5442704A (en) * 1994-01-14 1995-08-15 Bull Nh Information Systems Inc. Secure memory card with programmed controlled security access control
JP3292864B2 (ja) * 1995-02-07 2002-06-17 株式会社日立製作所 データ処理装置
JP3791956B2 (ja) * 1996-04-25 2006-06-28 シャープ株式会社 不揮発性半導体記憶装置の検査方法
JP3881069B2 (ja) 1996-10-08 2007-02-14 株式会社デンソー 電子装置
JP3489708B2 (ja) 1996-10-23 2004-01-26 シャープ株式会社 不揮発性半導体記憶装置
JPH10143434A (ja) 1996-11-11 1998-05-29 Toshiba Corp 半導体集積回路
JPH10177563A (ja) * 1996-12-17 1998-06-30 Mitsubishi Electric Corp フラッシュメモリ内蔵マイクロコンピュータ
JPH10214201A (ja) * 1997-01-29 1998-08-11 Mitsubishi Electric Corp マイクロコンピュータ
JP3173407B2 (ja) * 1997-02-05 2001-06-04 日本電気株式会社 フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ
TW368626B (en) * 1998-04-17 1999-09-01 Winbond Electronics Corp Microprocessor with self-programmed embedded flash memory and programming method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020036717A (ko) * 2000-11-10 2002-05-16 다카노 야스아키 마이크로컴퓨터 및 그 제어 방법

Also Published As

Publication number Publication date
JP2000181898A (ja) 2000-06-30
US6453397B1 (en) 2002-09-17
KR100318150B1 (ko) 2001-12-24

Similar Documents

Publication Publication Date Title
KR100318150B1 (ko) 플래시 메모리 탑재형 싱글 칩 마이크로 컴퓨터
JP3710671B2 (ja) １チップマイクロコンピュータ及びそれを用いたｉｃカード、並びに１チップマイクロコンピュータのアクセス制御方法
JP2727520B2 (ja) メモリカード及びその作動方法
JP3529800B2 (ja) 携帯データキャリヤー用データ保護マイクロプロセッサー回路
US5252812A (en) Program control system for portable data storage device
US7890726B1 (en) Flash memory protection scheme for secured shared BIOS implementation in personal computers with an embedded controller
US5894550A (en) Method of implementing a secure program in a microprocessor card, and a microprocessor card including a secure program
EP1450299B1 (en) Portable information recording medium
JP2015525916A (ja) メモリ保護装置及び保護方法
EP0735488A1 (en) Multi-program execution controlling apparatus and method
JP3878134B2 (ja) データキャリアのためのマイクロプロセッサ回路、および、メモリ内に格納されたデータへのアクセスを組織化するための方法
US5039850A (en) IC card
JPH01219982A (ja) Ｉｃカード
ZA200109937B (en) Device for processing data and corresponding method.
KR100838671B1 (ko) 암호코드 대조기능을 갖는 휴대형 정보처리 장치
US20040186947A1 (en) Access control system for nonvolatile memory
KR930004944B1 (ko) 데이타 저장용 메모리 시스템을 구비하는 집적회로
US7281103B2 (en) Microcomputer with a security function for accessing a program storage memory
JP2003016410A (ja) Ｉｃカード
JPH11167525A (ja) 不揮発性メモリ混載マイコン及びその不揮発性メモリ書換え方法並びに不揮発性メモリ混載マイコンの不揮発性メモリ書換えプログラムを記録した記録媒体
JPH0253154A (ja) 携帯可能電子装置
US20060124754A1 (en) Portable electronic apparatus
JP2501050Y2 (ja) Ｉｃカ―ド
US20090083273A1 (en) Portable electronic apparatus and control method for portable electronic apparatus
JP4026796B2 (ja) コマンド振り分け機能付きｉｃカード

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20111118

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20131208

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20131208