KR20020005592A - 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기 - Google Patents

배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기 Download PDF

Info

Publication number
KR20020005592A
KR20020005592A KR1020017010540A KR20017010540A KR20020005592A KR 20020005592 A KR20020005592 A KR 20020005592A KR 1020017010540 A KR1020017010540 A KR 1020017010540A KR 20017010540 A KR20017010540 A KR 20017010540A KR 20020005592 A KR20020005592 A KR 20020005592A
Authority
KR
South Korea
Prior art keywords
layer
solder
wiring
electrode
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020017010540A
Other languages
English (en)
Other versions
KR100482721B1 (ko
Inventor
야스노리 나리즈까
미쯔꼬 이또
요시히데 야마구찌
히로유끼 덴메이
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20020005592A publication Critical patent/KR20020005592A/ko
Application granted granted Critical
Publication of KR100482721B1 publication Critical patent/KR100482721B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/346—Solder materials or compositions specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 높은 접속 신뢰성을 갖는 고밀도의 낮은 제조 비용의 배선 기판, 반도체 장치 및 그 제조 방법을 제공한다. 본 발명은 전극을 구비하고 전극을 노출하기 위한 홀을 갖는 절연층으로 피복된 기판; 전극에 접속하며 절연층에 밀착하는 Cr 또는 Ti층, 및 상기 Cr 또는 Ti층에 밀착하는 Cu 층으로 구성된 배선; 배선을 덮으며 솔더링용의 다른 홀이 제공되는 보호막; 및 상기 양측 홀에 탑재되며 Cu층으로 확산되어 합금을 형성하고, Cr 또는 Ti층에 도달하게 됨에 따라 Cr 또는 Ti층에 접속되는 외부 접속용의 솔더를 포함하는 배선 기판에 관한 것이다.

Description

배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조 방법, 및 전자 기기{WIRING BOARD AND ITS PRODUCTION METHOD, SEMICONDUCTOR DEVICE AND ITS PRODUCTION METHOD, AND ELECTRONIC APPARATUS}
종래의 배선 기판의 기술로는 JP-A-62-263661호가 있다.
종래 기술에 따른 다층 금속 구조는 층들이 서로 기판 상에서 접속이 되며, 기판 상에 도포되며 Ti, Ba, Cr 및 Ta의 군으로부터 선택된 원소로 구성된 접착층과, 접착층 상에 도포되며 Cu, Fe, Al, Ag, Ni 및 Au의 군으로부터 선택된 원소로 구성된 응력 완화층, Ti 또는 Zr로 구성된 배리어층, 및 가용성의 표면층으로 구성된다.
배선 기판을 외부 회로에 접속하기 위해서 솔더를 배선 기판과 직접적인 접속을 하면, 솔더링 중에 혹은 솔더링 후의 시간 경과의 변화에 의해 솔더의 성분 원소와 배선층의 성분 원소들이 서로 확산하여 배선 재료의 구성 요소의 손실이 발생하는 현상(소위 "솔더 손상")이 발생할 것이다. 이러한 현상에 따라 솔더 및 배선층으로부터 얻어진 구성재로부터 합금층이 생성되기 때문에, 접합 부분이 부서지기 쉽게 되고, 높은 전류 저항이 되는 폐해의 문제점이 발생할 것이다. "솔더 손상"이 더 진행되면, 배선 재료의 하부까지 솔더가 도달하여 배선재와 하부층 사이의 접착성을 저하시키기 때문에, 접착 부분이 하부층으로부터 박리하게 되어 불량 제품을 발생시킨다.
따라서, 솔더링에 의한 접착 부분에서의 상기한 불량의 발생을 방지하기 위하여, 다음의 두가지 대책이 통상적으로 채택되고 있다.
하나의 방법은 배선재를 두껍게 함으로써 제조 공정 중 및 기기의 동작 중에 솔더가 배선재의 하부까지 도달하는 것을 방지하는 것이다.
다른 방법은 배선 상에 솔더 부식에 대하여 높은 내성을 갖는 보호 피복을 제공하여, 보호 피복 내에서 솔더에 의한 이동을 멈추게 함으로써 배선을 솔더로부터 보호하는 것이다.
전자의 배선재를 두껍게 하는 방법은 접착부에서 생성된 합금층의 형성에 의한 강도 저하의 문제점을 해결하지 않으며, 배선재의 두께의 증가때문에 절연층 형성 공정 및 다른 형성 공정을 포함하는 다른 공정들에서 몇가지 기술적인 문제점을 일으키게 한다.
후자의 방법에 따라, 솔더에 대해서 높은 내성을 갖는 보호 피복층, 즉 UBM(Under Bump Material) 또는 BLM(Ball Limiting Metallurgy)이라고 불리는 솔더 확산 베리어층을 형성하면, 배선재, 예를 들어 Ni, Ni-Cr, Ni-Cu, Pt 등에 일반적으로 사용되지 않는 금속층이 추가로 형성되고 가공되어야만 하여, 공정 단계들이 증가하고 고도의 기술이 필요하게 된다.
한편, 전자 기기의 고성능화 및 다기능화에 대한 요구때문에, 이들에 이용되는 배선 기판에서 수납되는 배선의 총 길이가 급격히 증가하여 배선이 더욱더 미세하게되고 진보된 다층화가 필요하게 된다. 또한, 배선 기판에서 신호의 전송 품질의 관점에서 배선의 형상 및 배선의 위치 정확성 등에 대한 요구가 더욱 엄격해지고, 상술된 바와 같이 외부와의 접속 부분에서의 기능을 확보하기 위하여 배선의 사양을 변경하는 것이 어렵게 된다. 따라서, 진보된 전자 기기에 있어서, 배선의 사양은 전기적 특성에 기초하여 결정되어 전극을 솔더 손상에 대하여 높은 내구성을 갖는 재료로 접속하는 것을 다른 층에 제공하는 구조가 주류가 되고 있다. 그러나, 이러한 구조는 공정 단계가 증가하고 고도한 기술이 요구되어 제조 비용이 현저히 증가한다고 하는 문제점을 갖는다.
또한, 금후의 배선 기판 상의 미세 배선화에 대하여, 솔더링을 각각 작은 표면적을 갖는 솔더-접속 전극을 갖는 배선 기판에 적용하는, 소위 "마이크로-솔더링"이 필요하게 된다. 특히, UBM의 금속 조성과 두께 및 이것의 형성에 대하여, 미래에는 한층 더 고도한 기술이 필요하게 될 것이다.
본 발명은 LSI를 기판에 탑재한 전자 기기 전반에 이용되는 배선 기판(또는 회로 기판) 및 그 제조 방법, 반도체 장치 및 그 제조 방법, 및 전자 기기 그리고 특히 높은 신뢰성과 낮은 제조 원가의 양립을 만족시키기 위해 필요한 전자 기기에 적합한 반도체 장치 패키지 구조에 관한 것이다.
본 발명의 목적은 솔더링 접속에 있어서 고밀도 및 높은 신뢰성을 갖는 배선 기판 및 반도체 장치를 제공하는 것이다.
본 발명의 다른 목적은 솔더링 접속에 있어서 고밀도와 높은 신뢰성을 갖는배선 기판 및 반도체 장치를 낮은 비용으로 제조할 수 있는 배선 기판 및 반도체 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 솔더링 접속에 있어서 고밀도와 높은 신뢰성을 가지며 저가 생산이 가능한 배선 기판 및 반도체 장치를 구비한 전자 기기 및 반도체 패키지 구조를 제공하는 것이다.
상기한 목적들을 달성하기 위하여, 본 발명에 따르면 배선 기판이 제공되며, 이 배선 기판은:
상기 배선 기판 상에 형성된 절연층; 및
Cu층, 및 상기 Cu층과 상기 Cu층 아래의 절연층 사이에 배치되어 상기 Cu층을 상기 절연층에 밀착하여 접속시키는 Cr 또는 Ti층으로 구성된 배선
을 포함하며,
상기 Cu층 상에 외부 접속용의 솔더를 제공하여, 상기 Cu층으로 확산시켜 합금을 생성하여 상기 Cr 또는 Ti층에 도달시킴으로써, 상기 솔더를 상기 Cr 또는 Ti층에 접속하게 한다.
또한, 본 발명에 따르면, 배선 기판이 제공되며, 이 배선 기판은:
전극을 구비하고, 상기 전극을 노출시키기 위한 홀(hole)을 갖는 절연층으로 피복된 기판;
상기 전극에 접속되며 상기 절연층에 밀착되어 접속하는 Cr 또는 Ti층, 및 상기 Cr 또는 Ti층에 밀착하여 접촉하는 Cu 층으로 구성된 배선;
상기 배선을 덮으며 솔더링용의 다른 홀이 제공되는 보호막; 및
상기 양측 홀에 탑재되고, 상기 Cu 층으로 확산되어 합금을 생성하여 상기 Cr 또는 Ti층에 도달함으로써, 상기 솔더를 상기 Cr 또는 Ti층에 접속시키는 외부 접속용의 솔더를 포함한다.
다음 사항은 본 발명의 바람직한 실시예이다:
- 배선 기판에 이용되는 외부 접속용의 솔더는 Sn을 포함한다.
- 배선 기판에서 Cu 층은 약 0.1㎛ 내지 약 10㎛의 두께를 가질 수 있다.
- 배선 기판에서, Cr 층은 Cu 층과 절연층의 사이에 제공된다.
- 배선 기판의 절연층은 유기 수지층을 포함할 수 있다.
- 배선 기판에 이용되는 외부 접속용의 솔더는 배선 기판 상의 전극에 접속되는 배선층에 직접적으로 접속될 수 있다.
- 솔더의 습윤성(wettability)을 개선하기 위하여, 외부 접속용의 솔더와 배선 기판의 Cu 층 사이에 Au 층, Ni-Au 층 또는 프리플럭스(preflux)와 같은 부식 방지층이 제공될 수 있다.
또한, 본 발명에 따르면 배선 기판에서의 외부 접속용의 솔더가 전자 부품에 접속되어 있는 전자 기기가 제공된다.
또한, 본 발명에 따르면 배선 기판의 제조 방법이 제공되며, 이 배선 기판의 제조 방법은:
배선 기판 상에 절연층을 형성하는 단계;
상기 절연층 형성 단계에서 형성된 절연층 상에 Cr 또는 Ti층, 및 Cu 층이 적층되어 있는 배선을 형성하는 단계; 및
상기 Cu 층 상에 외부 접속용의 솔더를 제공하여 상기 Cu 층으로 확산시켜 합금을 생성하고, 상기 Cr 또는 Ti층에 도달하게 함으로써, 상기 솔더를 상기 Cr 또는 Ti층에 접속하는 리플로우 접착(reflow bonding) 단계를 포함한다.
또한, 본 발명에 따르면 배선 기판의 제조 방법이 제공되며, 이 배선 기판의 제조 방법은:
절연막을 형성하는 단계-전극을 구비한 배선 기판을 상기 절연막으로 피복하고 상기 전극을 노출시키기 위하여 상기 절연막에 홀을 형성하는 것을 포함함-;
Cr 또는 Ti층을 상기 전극에 접속하여 상기 절연막과 밀착시키고, Cu 층을 상기 Cr 또는 Ti층 상에 밀착하여 적층시켜 배선을 형성하는 단계;
보호막을 형성하는 단계-이전 단계에서 형성된 배선을 상기 보호막으로 피복하고 솔더링용의 상기 보호막에 다른 홀을 형성하는 단계를 포함함-; 및
외부 접속용의 솔더를 상기 보호막의 홀에 제공하고, 배선의 Cu층으로 확산시켜 합금을 생성하여 상기 Cr 또는 Ti층에 도달하게 함으로써 상기 솔더를 Cr 또는 Ti층에 접속하는 단계
를 포함한다.
또한, 본 발명에 따르면 반도체 장치가 제공되며, 이 반도체 장치는:
전극을 구비하고 상기 전극을 노출시키기 위한 홀이 형성된 절연층으로 피복된 반도체 기판;
상기 절연층에 밀착하는 Cr 또는 Ti층, 및 상기 Cr 또는 Ti층 상에 밀착하여 적층된 Cu층으로 구성된 배선;
상기 배선을 덮으며, 솔더링용의 홀이 형성된 보호막; 및
상기 보호막의 홀 내에 제공되며 상기 배선의 상기 Cu층으로 확산되어 합금을 생성하고 상기 Cr 또는 Ti층에 도달하게 됨으로써 상기 Cr 또는 Ti층에 접속하게 되는 외부 접속용의 솔더를 포함한다.
반도체 장치의 배선에 있어서, 바람직하게는 Cr층이 Cu층과 보호막 사이에 제공될 수 있다.
반도체 장치에 있어서, 절연층은 유기 수지층을 포함할 수 있다.
본 발명에 따라, 외부 접속용의 솔더를 패키지 기판과 같은 전자 부품에 접속시킨 반도체 장치 패키지 구조가 제공된다.
상술한 바와 같이, 본 발명에 따르면, UBM을 형성할 필요가 없기 때문에, 제조업자들은 UBM을 형성하는 추가의 공정 및 기술적 어려움을 피할 수 있다. 또한, 접속 부분에 상관없이 오직 전기적으로 필요한 두께에 의해서만 배선이 결정될 수 있기 때문에, 배선의 전기적 특성을 개선하는 것이 가능하다. 또 다른 이점은 전체 제조 방법의 단계가 짧아짐으로써 비용 절감이 실현된다는 것이다.
〈도면의 간단한 설명〉
도 1은 본 발명의 일 실시예에 따른 배선 기판 및 반도체 장치의 단면도.
도 2는 본 발명의 일 실시예에 따른 배선 기판 및 반도체 장치의 제조 공정의 전반부를 도시하는 도면.
도 3은 본 발명의 일 실시예에 따른 배선 기판 및 반도체 장치의 제조 공정의 후반부를 도시하는 도면.
도 4는 본 발명의 다른 실시예에 따른 다른 배선 기판 및 다른 반도체 장치의 단면도.
도 5는 도 4에 도시된 실시예에서 리플로우 접착 공정 후의 SEM 관찰에 따른 단면을 나타내는 도면.
도 6은 도 4에 도시된 실시예에 있어서의 결합의 초기 접속 강도의 리플로우 솔더링 시간에 대한 의존성을 도시하는 도면.
도 7은 도 4에 도시된 실시예에 있어서 고온에서 방치되는 접속 결합 강도의 신뢰성을 도시한 도면.
도 8은 본 발명의 다른 일 실시예에 따른 배선 기판 및 반도체 장치의 단면도.
도 9는 본 발명의 또 다른 일 실시예에 따른 배선 기판 및 반도체 장치의 단면도.
도 10은 본 발명의 또 다른 일 실시예에 따른 배선 기판 및 반도체 장치의 단면도.
〈발명을 실시하기 위한 최량의 형태〉
이하에서는, 첨부된 도면을 참조로 하여, 본 발명에 따른 배선 기판, 반도체 장치, 반도체 장치 패키지 구조 및 전자 기기들의 실시예에 대한 설명이 제공된다.
하부층과 배선 사이의 밀착한 접착(bonding)을 확보하기 위하여 배선층의 하부 영역에 제공되는, 하부층과 배선 사이의 접착 금속층이 이용되어왔던 한편, 본발명자들은 접착 금속과 솔더 재료와의 특정 조합에 의해 접착 금속층에, 접착 특성 뿐만 아니라 솔더 이동에 대한 내성 기능을 제공하는 것이 가능하다는 것을 발견하였다.
그런데, 최근에는 환경 보호의 관점에서 납성분 제거된 Sn-Ag계 솔더가 주류로 되고 있다. Sn-Pb계 솔더를 포함하는 주석 함유 솔더의 경우에, 기본적으로 Sn과 전극 금속간의 합금 반응에 의해 접속을 획득할 수 있기 때문에, "솔더 부식(solder attack)"에 대한 내성은 합금 반응에 의해 좌우된다.
본 발명자들은 Cr 및 Ti이 Sn 과 금소 간의 합금 반응에 대하여 매우 높은 내성을 갖는다는 것을 발견하였기 때문에, 전극을 Cr 또는 Ti로서 형성하는 것을 고려하였다. 그러나, 본 발명자들은 이들 두 금속이 화학적으로 매우 활성이기 때문에 대기 중에서 Cr 또는 Ti의 금속 상에 순간적으로 산화막이 형성되므로, 금속이 녹은 솔더에 의해 가용성이 아니기 때문에 금속에 대한 솔더링이 불가능하다는 것, 및 통상의 방법으로서는 산화막을 완전하게 제거할 수 없다는 것을 확인하였다.
따라서, 본 발명자들은 솔더에 의해 가용성의 금속으로 Cr 또는 Ti 의 금속 표면을 피복하는 것을 시도하여, 산화 방지, 제조 비용 등의 관점에서 Cu가 피복 재료로서 가장 적합하다는 것을 발견하였다.
본 발명자들은 또한, 솔더링 중에 솔더가 Cu의 피복층을 관통하여 Cr 또는 Ti층에 도달하지 않으면, 솔더링 접속에 대한 신뢰성이 불안정하다는 것도 발견하였다. 이것은 추측에 의하면, 장기간의 사용 중에 솔더가 피복층으로 확산하여 Cr또는 Ti층 주위의 영역에 도달한다고 해도, 오랜 시간동안 피복층을 통과하여 오는 산소의 침투에 의해 피복층과 Cr 또는 Ti층 사이의 인터페이스에 매우 얇은 산화막이 형성될 수 있기 때문에, 솔더가 Cr 또는 Ti층에 도달할 수 없기 때문이다. 그러므로, Cu 층의 두께는 제조 방법 중에 산소가 침투하는 것을 차단하기 위하여 0.1㎛ 이상으로, 그리고 솔더링 중에 솔더가 Cu층을 통하여 Cr 또는 Ti층으로 확산하여야만 하기 때문에 10㎛ 미만으로 되어야할 필요가 있다.
본 발명은 상기 검토 결과를 고려함에 따라, Cu 또는 Ti 층을 접착층 및 솔더 확산 방지층용의 배리어층으로써 이용하며, Cu가 실용적으로 가장 저저항의 물질이기 때문에, Cu의 피복층이 산화 방지용으로 이용된다. 본 발명에서, 배선 물질은 Cr/Cu/Cr 또는 Ti/Cu/Cr의 다층으로 구성되며, 이들 다층의 일부분을 제거하여 Cu 층을 부분적으로 노출시켜 노출된 부분을 솔더링용의 전극으로서 이용하도록 한다. 이에 대하여, 유의할 점은 솔더링 공정 중에 Sn-함유 솔더는 Cu층을 통하여 확산되어 접착층으로서 Cr 또는 Ti 하부층에 확실하게 도달하는 것이 필요하다는 것이다.
도 1에 도시된 바와 같이, 본 발명에 따른 배선 기판 및 반도체 장치는 LSI(반도체 칩), MCM 등을 위한 기판(11), 기판(11) 상에 형성된 Al, Au, Ag 등으로 구성된 전극(범프)(12), 전극(12)에 접속된 배선(13), 배선(13) 및 기판(11)사이에 제공되는 폴리이미드, SiO2, SiN 등의 절연막(15)(응력 완화층의 역할도 함), 배선(13)의 표면을 보호하기 위하여 솔더(17)를 접속(접합)하기 위하여 홀을 구비한 보호막(16), 및 그 보호막(16)에 형성된 홀에 제공되는, 패키지 기판의 외측 회로 등에 있는 전극과 패키지 접속하기 위한 솔더(17)를 포함한다.
절연층(15)은 기판(11)과 외부 회로인 패키지 기판 사이의 열팽창의 차 등에 기인하여 솔더(17)에 생성되는 응력을 완화시킨다.
본 발명에 따른 배선(13)은 실용적으로 가장 저저항의 물질인 약 0.1 내지 10㎛ 두께의 Cu 층(13a)을 외부 회로와의 접속부에, 약 0.05 내지 1.0㎛ 두께의 Cr 또는 Ti 박막층(13b)을 하부층(15) 측에, 그리고 약 0.01 내지 0.3㎛ 두께의 Cr 박막층(13c)을 보호막(16) 측에 적층함으로써 형성된다. 박막층(13b 및 13c)은 절연층(15), 보호막(16) 및 Cu층(13)과의 우수한 접착 특성을 갖는 금속이다. 또한, 보호막(16) 측의 박막층(13c)으로 Ti이 이용되는 경우에는, 부분적 제거는 어렵다.
특히, 본 발명에 따른 박막층(13b)은 하부층(절연막)(15)과의 우수한 접착 특성을 가지며, Sn-함유 솔더와의 합금 형성에 대하여 매우 높은 내성을 갖는 Cr 또는 Ti로 구성된다. 그러나, Cr 및 Ti는 화학적으로 매우 활성이기 때문에, 대기중에서 순간적으로 산화막이 형성되어, 녹은 솔더에 의해 가용하지 않아 접속하는 것이 불가능하게되기 때문에, 통상의 방법으로는 산화막을 쉽게 제거할 수 없다는 것을 확인하였다. 따라서, Cr 또는 Ti의 표면을 솔더와 가용성이 좋은 금속으로 피복하는 것을 시도하여, 산화막 방지, 비용 등의 관점에서 Cu가 피복층(13a)으로써 가장 적합하다는 것을 발견하였다.
솔더(17)를 제공하는 단계까지의 반도체 장치 및 배선 기판을 제조하는 방법은 도 2를 참조로 하여 설명될 것이다.
우선, 도 2의 (a)에 도시된 바와 같이, 기판(11)이 LSI인 경우에는, 건식 에칭에 의해 무기 패시베이션막(15)에 개구(18)가 형성되어, Al 등으로 구성된 전극 상에서 적어도 외부와의 접속을 행하도록 전극(또는 패드)(12)를 부분적으로 노출한다.
또한, 기판(11)이 MCM(멀티칩 모듈)용의 배선 기판인 경우에, 도 2의 (a)에 도시된 바와 같이, 절연층(15)의 재료 타입에 적합한 제조 방법에 의하여, 적어도 전극(패드)(12)을 부분적으로 노출시키기 위한 개구(18)가 형성된다. 절연층(15)이 폴리이미드 등과 같은 유기 물질로 구성되는 경우에는, 포토-에칭법으로 개구(18)가 형성된다. 또한, 프린팅 방법에 의하여 절연층을 형성함으로써 개구(18)를 형성하는 것도 가능하다. 무기 절연층인 경우에, 포토-에칭 방법을 적용할 수도 있다. 에칭 방법은 습식 에칭 또는 건식 에칭일 수 있다. 등방성 에칭의 경우에, 개구(18)는 외부측으로의 발산 형태를 가질 수 있다. 비등방성 에칭 또한 적용가능하다.
다음에, Al 등의 전극(12)의 표면 상에 얇은 Cr 또는 Ti막(13b)을 형성할 때에, 막을 형성하기 바로 직전에 스패터링(spattering) 에칭 처리를 행하여, Al 등의 전극의 표면으로부터 산화막을 제거함으로써 Al 등의 금속을 노출한 후에, 대기 중에 노출하지 않고 즉시 막을 형성한다. 산화막이 완전히 제거되지 않으면, 잔여 산화부는 수 내지 수백 옴(Ω)의 높은 전기 저항을 가질 것이다.
전극(12)의 표면의 산화막을 제거한 후에 기판(11)을 대기에 노출하지 않고, 도 2의 (b) 내지 도 2의 (e)에 도시된 바와 같이 배선 패턴(13)이 즉시 형성된다.배선 패턴(13)을 형성하기 위한 두가지 방법이 있을 수 있다. 첫번째 방법은 도 2의 (b) 내지 도 2의 (d)에 도시된 바와 같이 Cr 또는 Ti 박막층(20b), Cu 층(20a) 및 Cr 박막층(20c)의 3개의 층을 처음부터 스패터링 방법에 의해 연속적으로 형성한 후에, 도 2의 (e)에 도시된 것처럼, 레지스트 마스크(21)를 이용하는 포토-에칭에 의해 상부층으로부터 시작하여 하나씩 불필요한 부분을 점차적으로 제거하는 것이다. 두번째 방법은 Cr 또는 Ti 박막층 및 Cu 박막층(약 0.1 내지 0.5㎛의 얇은 두께로 형성됨)을 연속적으로 형성하여, 그 다음에 세미-애디티브(semi-additive) 방법에 의해 패턴 Cu 판(13a)을 형성하고, 순차적으로 박막 중의 불필요한 부분을 제거하는 것이다. 후자의 방법에서는, 배선을 산화 등으로부터 보호하고 보호막과의 접착 강도를 향상시키기 위하여, 배선 상에 최종적으로 얇은 Ni 피복을 도금하는 경우도 있다.
배선 패턴(13)이 완료된 후에, 도 3의 (a)에 도시된 바와 같이 배선 패턴의 보호와 전기적 절연을 위하여, 폴리이미드 등의 유기 절연막 혹은 SiO2등과 같은 무기 절연막(22)으로 배선 패턴을 덮고, 순차적으로 도 3의 (b)에 도시된 것처럼 레지스트 마스크(21)를 이용하는 포토-에칭 공정에 의해 솔더링 접속의 위치에 개구(19)(또는 솔더링 접속용의 홀)를 형성하여 배선(13)의 표면을 노출한다. 순차적으로 Cr-에칭 용액에 배선 기판을 담그면, 보호막(절연막)(16)이 마스크로서 작용하여 Cr막(13c)의 상부층이 보호막(16)의 오직 개구부(19)에서만 제거되어, 도 3의 (c)에 도시된 바와 같이 Cu층(13a)을 노출시킨다.
다음은 본 발명의 주요 특징인 솔더(17)와 Cu층 배선 간의 접속에 대한 설명이다. Sn을 함유하는 솔더링 재료 또한 일반적이며, Sn-Pb 계의 솔더링 재료가 가장 널리 이용된다. 그러나, 환경 보호의 관점에서, 여기에서는 납이 없는 Sn-Ag계 솔더가 이용된다.
Sn-함유 솔더의 경우에는, 접속은 기본적으로 합금에 의하여 달성되기 때문에, 솔더 부식에 대한 내성은 Cu와 Sn과의 합금 반응에 따라 좌우된다. 본 발명자들은 Cr과 Ti이 Sn과 합금화하는데 대하여 높은 내성을 갖는다는 것을 발견하였기 때문에, Cr 또는 Ti로 구성된 전극을 한때 고려하였다. 그러나, 이들 금속들은 화학적으로 매우 활성이기 때문에, 녹은 솔더에 의해 가용하지 않는 산화막이 대기 중에서 순간적으로 형성되어 솔더링 접속이 불가능하다는 것, 및 통상의 방법으로는 산화막을 완전히 제거할 수 없다는 것이 확인되었다.
따라서, Cr 또는 Ti의 금속을 솔더에 의해서 가용성의 다른 금속으로 피복하는 것을 시도하여, 산화 방지 및 비용등의 관점에서, 피복층으로서 Cu가 가장 적합한 재료라는 것을 발견하였다.
따라서, 도 3의 (d)에 도시된 바와 같이, 납이 없는 Sn-Ag계 솔더를 보호막(16)에 형성된 개구(18)(솔더링 접속용의 홀)에 제공함으로써, 도 3의 (e)에 도시된 바와 같이 솔더의 리플로우 조건하에서 솔더링이 수행된다.
납이 없는 Sn-Ag계 솔더는 약 230℃의 용융점을 가지므로, 기판(11) 상의 온도 변화를 고려하여 리플로우 솔더링는 약 250℃의 온도에서 수행된다.
리플로우 공정 시간은 약 3㎛ 두께의 Cu 층(13a)에 대해서는 약 30초로, 약5㎛ 두께의 Cu 층(13a)에 대해서는 약 1분으로, 그리고 약 10㎛ 두께의 Cu층(13a)에 대해서는 약 1.5 내지 2분으로 설정된다. 이 때문에, Sn-함유 솔더의 경우에 Sn과 Cu 사이의 합금화(17a)(Sn-Cu 금속간 화합물)에 의해 솔더링 접속이 기본적으로 달성될 수 있어, 솔더가 Cr 또는 Ti의 하부층(13b)에 도달하여 그 하부층과 접속가능한 것이다. 그러므로, 솔더링 접속의 접착 신뢰성을 확보하는 것이 가능하다.
실제로, 도 1의 확대도에 도시된 바와 같이, 솔더의 주성분인 Sn이 Cu와 반응하여 합금을 형성함으로써, Cu층을 통하여 확산되어 Cu 또는 Ti층(13b)과 접속하여 솔더링 접속을 획득한다. 그러한 합금 반응은 그후에 더 진행되지 않는다.
도 4를 참조로 하여, 본 발명에 따른 반도체 장치의 일 실시예인 배선과 솔더 사이의 접합 구조를 이하에 설명한다. 접합 구조는 Si 웨이퍼 기판(11), 폴리이미드 절연층(15), Cr 박막층(13b)(약 0.1㎛의 두께), Cu층(13a) 및 Cr 박막층(13c)(약 0.05㎛의 두께)인 3개층의 배선(13), 폴리이미드 보호막(16) 및 납이 없는 Sn-3Ag계 솔더를 포함한다. 솔더 볼은 약 270㎛의 직경을 갖는다. UBM(Under Bump Metal)은 약 250㎛의 직경을 갖는다.
도 5는 리플로우 접착 후에 장치에 대한 SEM 관찰에 따른 단면을 보여준다. 리플로우 온도가 약 250℃이고 리플로우 공정 시간이 약 1분인 경우에, 솔더는 Cu층을 통하여 확산하여 UBM(Under Bump Metal) 단부의 단면 구조에 도시된 것과 같이 Cr(또는 Ti)층(13b)에 도달한다. 그러나, Cu 층이 여전히 부분적으로 남아있기 때문에, EDX(에너지 분산형 X-ray 분광법: Energy Dispersive X-ray Spectroscopy)분석에 따르면, 솔더의 주성분인 Sn의 대부분은 Cr의 피크를 나타내는 위치 근방에서 볼 수 있는 반면, Cu층(13a)의 약간의 Cu만이 남아 있음을 알 수 있다. 리플로우 시간이 약 20분이고 리플로우 온도가 약 250℃인 경우에는, UBM 단부의 단면 구조에 도시된 바와 같이, 솔더는 합금화하여 확산되어 Cr(또는 Ti)층(13b)에 충분히 도달하여 Cr(또는 Ti)층(13b)과 접속한다. 솔더는 더이상 확산되지 않아서 솔더 부식에 대한 내성을 획득할 수 있게 된다. 그 결과, EDX 분석에 따라, 솔더의 주성분으로서의 Sn은 Cr의 피크를 나타내는 위치 주위에서 급격히 감소되고, 완전히 확산하여 Cr(또는 Ti)층(13b)에 도달하지만, 더 이상 확산되지 않으므로 접속에 대한 내성 및 신뢰성을 획득하는 것이 가능하다. 근방에서 검출된 Cu는 Sn과의 금속간 화합물이라는 점을 유의한다.
도 6은 접합의 결합의 초기 접속 강도의 리플로우 솔더링 시간에 대한 의존성을 나타낸다. 도 6으로부터 알수 있는 바와 같이, 리플로우 시간이 약 1 내지 2분인 경우에는, 약 320(g/bump)의 중심값으로부터 전단 강도의 편차가 커진다. 그러므로, 솔더가 합금화하여 충분히 확산되지 않고 Cr(또는 Ti)층(13b)에 도달하지 않는 것을 알 수 있다. 또한, 리플로우 시간이 점점 커지면, 약 290(g/bump)의 중심값으로부터 전단 강도의 편차는 감소하여 솔더가 합금화하고 충분히 확산되어 Cr(또는 Ti)층(13b)에 도달함으로써, 솔더와 Cr(또는 Ti)층(13b) 사이의 완전한 접속을 획득할 수 있음을 보여준다.
도 7은 고온에서 방치된 접합의 접속 강도의 신뢰성을 나타낸다. 도 7로부터 알 수 있는 바와 같이, 125℃, 150℃ 혹은 200℃의 높은 온도에서 방치되는 각각의 경우에 있어서, 비록 약 320(g/bump)의 초기 전단 강도가 약 240 내지 250(g/bump)로 감소하여도, 값들은 비교적 안정적으로 접속 강도에 대한 신뢰성을 잃지 않고 유지할 수 있다는 것을 알 수 있다.
특히, Sn-Ag계 솔더(17)가 리플로우 솔더링 공정에서 Cu 피복층(13a)을 관통하여 확산하여 Cr(또는 Ti) 층(13b)에 도달하지 않으면, 접속에 대한 신뢰성이 불안정하다는 것을 발견하였다. 이것은, 장기간의 사용 중에 솔더가 Cu 피복층(13a)을 통하여 확산되어 Cr(또는 Ti) 층(13b)에 도달한다고 해도, 실제로는 오랜 시간 동안 Cu 피복층(13a)을 통하여 침투한 산소에 의해 형성된, Cr(또는 Ti) 층(13b)과 Cu 피복층(13a) 사이의 인터페이스에서의 극히 얇은 산화층에 의해 방해되어, 솔더(17)가 Cr(또는 Ti) 층(13b)에 도달할 수 없기 때문일 것이다. 이 때문에, 리플로우 공정 중에 산소를 차단하기 위하여 Cu 피복층(13a)은 약 0.1㎛ 이상, 또한 솔더링 중에 솔더가 Cu 층을 통하여 확산할 수 있도록 약 10㎛ 이하의 두께를 가져야만 한다.
상기 사항들을 고려하여 본 발명이 제안되었으며, 본 발명에서는 배선의 Cr 또는 Ti층(13b)이 양호한 접착을 확보하고 솔더 확산을 방지하기 위한 목적으로 이용되며, 산화를 방지하기 위하여 Cu가 피복층(13a)으로서 이용된다.
본 발명의 구조는 Cr/Cu/Cr 또는 Ti/Cu/Cr으로 구성된 적층 배선이기 때문에, 적층된 배선의 일부를 노출시킴으로써, 노출된 부분은 솔더링을 위한 전극으로서 이용될 수 있다. 그러나, 유의해야 할 점은, 상술한 바와 같이 솔더링 공정 중에, Sn-함유 솔더는 Cu층(13a)을 통하여 확산되어 Cr 또는 Ti층(13b)에 실패없이도달하여야 한다는 것이다.
또한, Au 또는 Ni/Au 층과 같은 산화 방지층, 혹은 프리플럭스를 노출된 Cu층(13b) 상에 형성하는 것에 의해, 솔더의 습윤성은 개선될 수 있다.
상술한 설명에서, 솔더(17)는 전극(12)에 접속된 배선(13)에 직접적으로 접속되지만, 다른 배선층은 전극(12)과 배선(13)을 접속하도록 제공될 수 있다. 이 경우에, 배선(13)은 전극 형태처럼 형성될 것이다. 그러나, 다른 배선층의 추가는 공정 단계의 증가를 발생시킨다는 것을 의미한다.
도 8을 참조로 하여 다른 실시예를 설명한다.
도 8에 도시된 바와 같이, 기판 상에 접속에 적합한 위치에 전극(12)을 이미 형성한 경우에는, 배선(13)의 형성이 필요하지 않기 때문에, 외부력 및 환경으로부터 기판을 보호하도록 보호막(16)에 개구(18)를 전극(12) 바로 위쪽에 형성하고 개구(18) 및 개구의 엣지를 이용함으로써, 접속 전극을 형성하기 위해 본 발명에 따른 적층 금속층인 두께 0.1㎛의 Cr 또는 Ti층(13b)을 형성한다. 그 다음에, 0.5 내지 3㎛ 두께의 Cu층(13a)을 Cr 또는 Ti층(13b) 상에 형성하고, 최상부에 0.05 내지 0.1㎛ 두께의 Cr층(13c)을 형성한다. 그 후에, 상기 형성된 금속층들 상에 포토 리소그래피 기술로 레지스트를 형성하고, 그 다음에 층들의 불필요한 부분을 에칭하여 점차적으로 제거하며, 이때 Cr층(13c 및 13b)에 대해서는 염산 또는 페리시안화칼륨(Potassium Ferricyanide)계의 용액을 이용하여 에칭하고, Cu층(13a)에 대해서는 질산 또는 염화제이철(ferric chloride)계의 용액을 이용한다. 에칭 용액으로서 페리시안화칼륨계의 용액을 이용하는 경우에는, 사이드 에칭이 발생하지 않기 때문에 한번의 레지스트 패턴 형성 작업으로 전극을 형성하는 것이 가능하다. 실제의 솔더링에서는, 에칭 용액에 의해 최상층의 Cr(13a)층을 제거하고 전극을 건조시킨 직후에 플럭스(20)를 피복함으로써, Au와 같은 고가의 산화 방지막을 사용하지 않고도 솔더의 습윤성의 부족으로 인한 결함의 발생을 피할 수 있다.
상기 공정에 의해 형성된 접속 패드에 대하여 솔더링을 수행하면, 상술된 실시예와는 다르게, 도 9에 도시된 접속 패드의 측면 주위로 녹은 솔더가 흐른다. 따라서, 녹은 솔더에 대한 내성에서 뒤떨어지는 금속이 이용되면, 전극의 측면이 침식되거나 또는 솔더로 부식되어 접속 패드의 면적 감소 및 접속 강도의 감소를 일으킬 수도 있다. 그러나, 본 발명에 따른 재료들에 의해 형성된 접속 패드의 경우에는, 녹은 솔더에 대한 내성이 그렇게 우수하지는 않은 Cu층(13a)이 거의 손실된다고 하더라도, 솔더(17)가 Cr 또는 Ti층(13b)과 접속하고 Cr 또는 Ti층(13b)이 기판과 접속하기 때문에, 접속 강도의 감소는 거의 발생하지 않는다. 이것은 Cr이 녹은 솔더에 대한 내성이 매우 우수하기 때문이다.
고밀도 패키지에 대한 효과적인 수단으로서 3차원 패키지가 제안되어져 왔으며, 이러한 시작품을 생산하는 예시 또한 보고되어져 왔다. 이러한 패키지의 경우에, LSI 칩을 그 후면측 표면을 연마함으로써 매우 얇게 형성한 후에, 전극 접속을 위하여 Si에 개구를 형성하며, 이 홀을 통하여 다른 칩과 접속을 행한다. 따라서, 접속 수단으로서 여러 방법이 시도되어 왔음에도, 가장 실용적인 방법은 솔더를 이용하는 것이다. 이 방법에서는, Si(21)을 더욱 얇아지도록 연마한 후에, 도 9에 도시된 것처럼 개구를 형성하고, 그 후에 소자/배선층(22) 측에 제공되는 접속 전극(12)과의 접속을 위하여, 종래와는 다르게 솔더(17)를 전극의 후면측에 접속한다. 그러나, LSI의 제조 방법에 있어서 전극(12)의 막 두께를 증대시키는 것은 어렵기 때문에, 제조 비용 면에서 이 경우 또한 실용적이지 않다.
그러므로, 솔더링 접속을 위하여 본 발명에 따른 재료로 형성된 전극이 이용되는 경우에는, 상기 배선의 실시예에서 도시된 바와 같이 그 사이에 두 개의 Cr 또는 Ti층(13b) 및 Cu(13a)로 구성되어 있는 샌드위치 구조의 적층 배선(13)에 의하여, 후면측에서 솔더링을 행하는 경우에도, 솔더(17)측에서 보면, 솔더링 접속의 구조는 상기 실시예의 구조와 동일하다. 따라서, 본 발명에 따른 전극 및 구조에 의하여 도 10에 도시된 Si(21)측 혹은 소자/배선층(22)의 어느 쪽에서도 솔더링이 가능하다.
본 발명에 따른 배선 기판 혹은 반도체 장치의 솔더를 기판의 전극 등에 접속함으로써, 전자 기기 또는 반도체 장치를 형성할 수 있다. 미래에는 전자 기기 또는 반도체 장치 패키지 구조의 고성능 및 다기능에 대한 필요성에 따라 고도로 미세한 배선 및 진보된 적층화가 강하게 요구된다고 해도, 외측과의 접속 기능을 유지하는 것이 가능하다.
본 발명에 따른 한가지 이점은 높은 접속 신뢰성을 지니며, 전기적 특성을 고려한 고밀도를 갖는 배선 기판 및 반도체 장치를 제조할 수 있는 것이다.
본 발명의 다른 이점은 높은 접속 신뢰성을 지니며, 전기적 특성을 고려한 고밀도를 갖는 배선 기판 및 반도체 장치를 감소된 공정 단계 및 낮은 비용으로 제조할 수 있는 것이다.
본 발명의 또 다른 이점은 높은 접속 신뢰성을 지니며, 전기적 특성을 고려한 고밀도를 갖는 배선 기판 및/또는 반도체 장치가 제공된 전자 기기 및 반도체 장치 패키지 구조를 낮은 비용으로 제조할 수 있다는 것이다.

Claims (15)

  1. 배선 기판에 있어서,
    상기 배선 기판 상에 형성된 절연층; 및
    Cu층, 및 상기 Cu층과 상기 Cu층 아래의 절연층 사이에 배치되어 상기 Cu층을 상기 절연층에 밀착하여 접속시키는 Cr 또는 Ti층으로 구성된 배선
    을 포함하며,
    상기 Cu층 상에 외부 접속용의 솔더를 제공하고, 상기 Cu층으로 확산시켜 합금을 생성하여 상기 Cr 또는 Ti층에 도달시킴으로써, 상기 솔더를 상기 Cr 또는 Ti층에 접속하는 배선 기판.
  2. 배선 기판에 있어서,
    전극을 구비하고, 상기 전극을 노출시키기 위한 홀을 갖는 절연층으로 피복된 기판;
    상기 전극에 접속되며 상기 절연층에 밀착하여 접속하는 Cr 또는 Ti층, 및 상기 Cr 또는 Ti층에 밀착하여 접속하는 Cu층으로 구성된 배선;
    상기 배선을 덮으며, 솔더링용의 다른 홀이 제공되는 보호막; 및
    상기 양측 홀에 탑재되고, 상기 Cu층으로 확산되어 합금을 형성하여 상기 Cr 또는 Ti층에 도달함으로써, 상기 솔더를 상기 Cr 또는 Ti층에 접속시키는 외부 접속용의 솔더
    를 포함하는 배선 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 솔더는 Sn-함유 솔더인 배선 기판.
  4. 제1항 또는 제2항에 있어서,
    상기 Cu층은 약 0.1㎛ 내지 약 10㎛의 두께를 갖는 배선 기판.
  5. 제2항에 있어서,
    상기 Cu층과 상기 보호막 사이에 Cr층이 제공되는 배선 기판.
  6. 제1항 또는 제2항에 있어서,
    상기 절연층은 유기 수지층을 포함하는 배선 기판.
  7. 제1항에 있어서,
    상기 외부 접속용의 솔더는 상기 기판 상에 탑재된 전극에 접속된 상기 배선층에 직접적으로 접속되는 배선 기판.
  8. 제1항 또는 제2항에 있어서,
    상기 Cu층과 상기 외부 접속용의 솔더 사이에, 상기 솔더의 습윤성을 개선하기 위하여 Au 또는 Ni/Au층, 혹은 프리플럭스와 같은 부식방지층이 제공되는 배선 기판.
  9. 제1항 내지 제8항 중의 어느 하나에 따른 상기 기판의 외부 접속용의 솔더가 전자 부품에 접속되어 있는 전자 기기.
  10. 배선 기판의 제조 방법에 있어서,
    상기 기판 상에 절연층을 형성하는 단계;
    상기 단계에서 형성된 상기 절연층 상에 Cr 또는 Ti층, 및 Cu층이 적층되어 있는 배선을 형성하는 단계; 및
    상기 Cu층 상에 외부 접속용의 솔더를 제공하여 상기 Cu층으로 확산시켜 합금을 생성하고, 상기 Cr 또는 Ti층에 도달하게 함으로써, 상기 솔더를 상기 Cr 또는 Ti층에 접속하는 리플로우 접착 단계
    를 포함하는 배선 기판 제조 방법.
  11. 배선 기판의 제조 방법에 있어서,
    절연막을 형성하는 단계- 전극을 구비한 배선 기판을 상기 절연막으로 피복하고 상기 전극을 노출시키기 위하여 상기 절연막에 홀을 형성하는 단계를 포함함-;
    Cr 또는 Ti층을 상기 전극에 접속하여 상기 절연막과 밀착시키고, Cu층을 상기 Cr 또는 Ti층 상에 밀착하여 적층시켜 배선을 형성하는 단계;
    보호막을 형성하는 단계-이전 단계에서 형성된 배선을 상기 보호막으로 피복하고 솔더링용의 상기 보호막에 다른 홀을 형성하는 단계를 포함함-; 및
    외부 접속용의 솔더를 상기 보호막의 홀 내에 제공하고, 상기 배선의 Cu층으로 확산시켜 합금을 생성하여 상기 Cr 또는 Ti층에 도달하게 함으로써 상기 솔더를 상기 Cr 또는 Ti층에 접속하는 리플로우 접착 단계
    를 포함하는 배선 기판의 제조 방법.
  12. 반도체 장치에 있어서,
    전극을 구비하고, 상기 전극을 노출시키기 위한 홀이 형성된 절연층으로 피복된 반도체 기판;
    상기 절연층에 밀착된 Cr 또는 Ti층, 및 상기 Cr 또는 Ti층 상에 밀착하여 적층된 Cu층을 포함하는 배선;
    상기 배선을 덮으며 솔더링용의 홀이 형성된 보호막; 및
    상기 보호막의 홀 내에 제공되며 상기 배선의 상기 Cu층으로 확산되어 합금을 생성하고 Cr 또는 Ti층에 도달하게 됨으로써 상기 Cr 또는 Ti층에 접속하게되는 외부 접속용의 솔더
    를 포함하는 반도체 장치.
  13. 제12항에 있어서,
    상기 Cu층과 상기 보호막 사이에 Cr층이 제공되는 반도체 장치.
  14. 제12항에 있어서,
    상기 절연층은 유기 수지층을 포함하는 반도체 장치.
  15. 제12항 내지 제14항 중의 어느 하나에 따른 반도체 장치에서 상기 외부 접속용의 솔더가 전자 부품에 접속되어 있는 반도체 장치 패키지 구조.
KR10-2001-7010540A 1999-02-26 2000-02-09 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기 Expired - Fee Related KR100482721B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00049450 1999-02-26
JP4945099 1999-02-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7015674A Division KR20040012877A (ko) 1999-02-26 2000-02-09 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020005592A true KR20020005592A (ko) 2002-01-17
KR100482721B1 KR100482721B1 (ko) 2005-04-13

Family

ID=12831489

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2003-7015674A Ceased KR20040012877A (ko) 1999-02-26 2000-02-09 반도체 장치 및 그 제조 방법
KR10-2001-7010540A Expired - Fee Related KR100482721B1 (ko) 1999-02-26 2000-02-09 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR10-2003-7015674A Ceased KR20040012877A (ko) 1999-02-26 2000-02-09 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (4) US6515372B1 (ko)
KR (2) KR20040012877A (ko)
TW (2) TW556329B (ko)
WO (1) WO2000052755A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013033034A3 (en) * 2011-08-26 2013-04-25 Lawrence Livermore National Security, Llc Method for making high-density electrical interconnections using rivet bonds

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW556329B (en) * 1999-02-26 2003-10-01 Hitachi Ltd Wiring board, its production method, semiconductor device and its production method
TW478089B (en) 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
TW498468B (en) 1999-10-29 2002-08-11 Hitachi Ltd Semiconductor device
KR100430203B1 (ko) 1999-10-29 2004-05-03 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
US6696765B2 (en) 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
US6727587B2 (en) * 2002-04-30 2004-04-27 Infineon Technologies Ag Connection device and method for producing the same
US6854636B2 (en) * 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections
JP2004304151A (ja) * 2003-03-20 2004-10-28 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
TWI233172B (en) * 2003-04-02 2005-05-21 Siliconware Precision Industries Co Ltd Non-leaded semiconductor package and method of fabricating the same
TWI229930B (en) * 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure
US6927156B2 (en) * 2003-06-18 2005-08-09 Intel Corporation Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
JP3855992B2 (ja) * 2003-12-17 2006-12-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4882229B2 (ja) * 2004-09-08 2012-02-22 株式会社デンソー 半導体装置およびその製造方法
JP2006303452A (ja) * 2005-03-25 2006-11-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008047732A (ja) * 2006-08-17 2008-02-28 Sony Corp 半導体装置及びその製造方法
JP4980709B2 (ja) * 2006-12-25 2012-07-18 ローム株式会社 半導体装置
US7682959B2 (en) * 2007-03-21 2010-03-23 Stats Chippac, Ltd. Method of forming solder bump on high topography plated Cu
KR100902163B1 (ko) * 2007-03-28 2009-06-10 한국과학기술원 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법
US8304909B2 (en) * 2007-12-19 2012-11-06 Intel Corporation IC solder reflow method and materials
TWI421989B (zh) * 2009-05-21 2014-01-01 群成科技股份有限公司 多重金屬層導線結構及其形成方法
EP2337068A1 (en) 2009-12-18 2011-06-22 Nxp B.V. Pre-soldered leadless package
JP5612991B2 (ja) 2010-09-30 2014-10-22 シャープ株式会社 発光装置及びこれを備えた照明装置
US8431445B2 (en) 2011-06-01 2013-04-30 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-component power structures and methods for forming the same
JP2015056641A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置及びその製造方法
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
BR112018002932B1 (pt) 2015-08-19 2022-05-03 Outotec (Finland) Oy Máquina para transportar um revestimento para um corpo de moinho de trituração; uso da máquina e método para transportar um revestimento para um corpo de moinho de trituração
JP6609860B2 (ja) * 2015-10-01 2019-11-27 三菱重工サーマルシステムズ株式会社 基板、電動圧縮機、及び空気調和機
KR102457928B1 (ko) * 2017-08-04 2022-10-25 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 태양 전지 패널 및 이의 제조 방법
DE102018105052B4 (de) * 2017-11-15 2022-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Package und Verfahren
JP7279496B2 (ja) * 2019-04-26 2023-05-23 富士通株式会社 配線基板及びその製造方法
US10950531B2 (en) 2019-05-30 2021-03-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0042943A1 (en) 1980-07-02 1982-01-06 International Business Machines Corporation Multilayer integrated circuit substrate structure and process for making such structures
US4835593A (en) 1986-05-07 1989-05-30 International Business Machines Corporation Multilayer thin film metallurgy for pin brazing
JP2544396B2 (ja) * 1987-08-25 1996-10-16 株式会社日立製作所 半導体集積回路装置の製造方法
JPH0327269U (ko) 1989-07-25 1991-03-19
JP2634469B2 (ja) * 1989-11-27 1997-07-23 株式会社日立製作所 配線基板
JPH0653648A (ja) 1992-07-29 1994-02-25 Kyocera Corp 配線基板
US5527628A (en) * 1993-07-20 1996-06-18 Iowa State University Research Foudation, Inc. Pb-free Sn-Ag-Cu ternary eutectic solder
US5712192A (en) 1994-04-26 1998-01-27 International Business Machines Corporation Process for connecting an electrical device to a circuit substrate
JP3278533B2 (ja) 1994-07-28 2002-04-30 三菱電機株式会社 樹脂封止型半導体装置の製造方法
WO1996009645A1 (en) 1994-09-20 1996-03-28 Hitachi, Ltd. Semiconductor device and its mounting structure
JP2830903B2 (ja) * 1995-07-21 1998-12-02 日本電気株式会社 半導体デバイスの製造方法
JPH09219421A (ja) 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
JP3195236B2 (ja) 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
US5949654A (en) * 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
JPH1065057A (ja) * 1996-08-13 1998-03-06 Toshiba Corp 半導体装置及びその製造方法
JP3402086B2 (ja) 1996-09-10 2003-04-28 松下電器産業株式会社 半導体装置およびその製造方法
TW571373B (en) 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JP3986608B2 (ja) 1997-04-08 2007-10-03 株式会社デンソー ボールグリッドアレイパッケージ形半導体部品の実装構造
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
JP3335575B2 (ja) 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
EP1030357A4 (en) 1997-10-30 2004-10-20 Hitachi Ltd SEMICONDUCTOR ARRANGEMENT AND PRODUCTION METHOD
JP3281591B2 (ja) 1997-12-26 2002-05-13 松下電器産業株式会社 半導体装置およびその製造方法
JP3538029B2 (ja) 1998-06-09 2004-06-14 松下電器産業株式会社 半導体装置の製造方法
US6268114B1 (en) * 1998-09-18 2001-07-31 Taiwan Semiconductor Manufacturing Company, Ltd Method for forming fine-pitched solder bumps
US6232212B1 (en) * 1999-02-23 2001-05-15 Lucent Technologies Flip chip bump bonding
TW556329B (en) * 1999-02-26 2003-10-01 Hitachi Ltd Wiring board, its production method, semiconductor device and its production method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013033034A3 (en) * 2011-08-26 2013-04-25 Lawrence Livermore National Security, Llc Method for making high-density electrical interconnections using rivet bonds

Also Published As

Publication number Publication date
US20040201105A1 (en) 2004-10-14
US6756688B2 (en) 2004-06-29
TW556329B (en) 2003-10-01
US20060091553A1 (en) 2006-05-04
US6515372B1 (en) 2003-02-04
TW536794B (en) 2003-06-11
KR100482721B1 (ko) 2005-04-13
US20030104183A1 (en) 2003-06-05
US6998713B2 (en) 2006-02-14
KR20040012877A (ko) 2004-02-11
WO2000052755A1 (fr) 2000-09-08

Similar Documents

Publication Publication Date Title
KR100482721B1 (ko) 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
KR100454381B1 (ko) 반도체 장치 및 그 제조 방법
JP3210547B2 (ja) 電気めっきはんだ端子およびその製造方法
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
US6251501B1 (en) Surface mount circuit device and solder bumping method therefor
US7098126B2 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
KR20030081172A (ko) 반도체 장치 및 그 제조 방법
JP2003031576A (ja) 半導体素子及びその製造方法
TWM397597U (en) Package structure of integrated circuit
TWI338344B (en) Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same
JP3564311B2 (ja) 柱状電極付き半導体ウエハの製造方法及び半導体装置の製造方法
JP2001060760A (ja) 回路電極およびその形成方法
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
JPH04196392A (ja) 薄膜配線回路用はんだ付け電極
JPH11145174A (ja) 半導体装置およびその製造方法
JP3427807B2 (ja) 半導体装置及びそれを用いた電子機器
EP1322146A1 (en) Method of electroplating solder bumps on an organic circuit board
KR19980041830A (ko) 제어된 붕괴형 칩 접속을 위한 박막 야금물 및 구조물
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
EP0336869B1 (en) A multilayered metallurgical structure for an electronic component
JP2003243786A (ja) 配線基板およびその製造方法、半導体装置およびその製造方法並びに電子機器
WO1997045871A1 (en) Solder alloy or tin contact bump structure for unencapsulated microcircuits as well as a process for the production thereof
JPH11135533A (ja) 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
JPH0845938A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

A107 Divisional application of patent
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0104 Divisional application for international application

St.27 status event code: A-0-1-A10-A18-div-PA0104

St.27 status event code: A-0-1-A10-A16-div-PA0104

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20090326

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100402

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100402

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000