KR20020008400A - 칩 모듈용 칩 캐리어 및 칩 모듈 제조방법 - Google Patents

칩 모듈용 칩 캐리어 및 칩 모듈 제조방법 Download PDF

Info

Publication number
KR20020008400A
KR20020008400A KR1020017013940A KR20017013940A KR20020008400A KR 20020008400 A KR20020008400 A KR 20020008400A KR 1020017013940 A KR1020017013940 A KR 1020017013940A KR 20017013940 A KR20017013940 A KR 20017013940A KR 20020008400 A KR20020008400 A KR 20020008400A
Authority
KR
South Korea
Prior art keywords
chip
connection
contact
strands
chip module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020017013940A
Other languages
English (en)
Other versions
KR100763572B1 (ko
Inventor
데이비드 핀
만프레트 리츨러
Original Assignee
데이비드 핀
만프레트 리츨러
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데이비드 핀, 만프레트 리츨러 filed Critical 데이비드 핀
Publication of KR20020008400A publication Critical patent/KR20020008400A/ko
Application granted granted Critical
Publication of KR100763572B1 publication Critical patent/KR100763572B1/ko
Assigned to 스마트랙 아이피 비.브이. reassignment 스마트랙 아이피 비.브이. 권리의 전부이전등록 Assignors: 리츨러 만프레트, 핀 데이비드
Assigned to 랑셍 홀딩 에스.에이.에스. reassignment 랑셍 홀딩 에스.에이.에스. 권리의 전부이전등록 Assignors: 스마트랙 아이피 비.브이.
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/688—Flexible insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Wire Bonding (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

본 발명은 칩 모듈 제조를 위한 칩 캐리어에 관한 것으로서, 이 칩 캐리어는 그 상면에 커넥션 리드들이 배열된 기판을 가지며, 이 커넥션 리드들은 줄무늬 형상으로 형성되어 기판상에서 평행하게 연장되고, 상기 커넥션 리드들은 상기 기판상에 배치된 전기적인 전도성 커넥션 스트랜드(12, 13)로 이루어지며, 상기 기판은 캐리어필름(11)에 의해 형성된다.

Description

칩 모듈용 칩 캐리어 및 칩 모듈 제조방법{Chip holder for a chip module and method for producing said chip module}
칩 모듈은 일반적으로 칩 캐리어를 이용하여 제조되는데 이 칩 캐리어의 표면은 칩의 돌출된 콘택금속과 연결하기 위한 인쇄회로구조가 제공된다. 이 인쇄회로구조는 에칭공정(etching processes)에서 제조된 원하는 모든 인쇄회로구조, 특히, 복잡한 도안의 인쇄회로구조도 사용될 수 있다. 그러나, 단지 칩 모듈을 제조하기 위한 칩과의 실질 접촉 공정과는 별도의 종래 칩 캐리어 공급 및 제조는 항상 복잡하고 이에 따라 고가의 절차가 요구된다. 에칭 기술의 사용은 기판의 캐리어 층에 대한 적절한 구조가 요구되는데, 이것은 인쇄회로구조를 명확하게 하기 위해 석판공정을 사용할 때 이른바 식각정지층(etch-stop layer)과 함께 래커(lacquer) 코팅도 반드시 제공되어야 한다.
DE 195 41 039 A1의 칩 캐리어를 갖는 칩 모듈은 절연층상에 형성된 커넥션 리드가 줄무늬 형상으로 기판의 절연층과 서로 평행하게 연장 형성되고, 칩의 돌출된 콘택금속에 각각 배치되어 있다. 이런 기존의 칩 모듈을 제조하기 위해서는 칩 캐리어의 개별적인 기판들이 연속되는 기판 캐리어 상에 배열되어야 하고, 기판 캐리어 상에 연속적으로 연장된 커넥션 리드를 통해 각각의 기판과 연결되어야 한다. 기존의 방법에서, 필름같은 기판 캐리어는 단지 기판에 커넥션 리드를 연결하기 위해 사용된다.
본 발명은 상면에 커넥션 리드(connection leads)가 배열된 기판(substrate)을 갖는 칩 캐리어(chip carrier)에 관한 것으로서, 상기 커넥션 리드는 줄무늬 형상으로 도안되고 기판 상에서 평행하게 연장되어 있다. 그리고, 본 발명은 상기 칩 캐리어를 이용하여 제조된 칩 모듈(chip module)과 이 칩 모듈을 제조하는 방법에 관한 것이다.
도 1은 칩 모듈 제조를 위한 칩 캐리어의 평면도이다.
도 2는 칩 모듈을 형성하기 위해 도 1의 칩 캐리어 상면에 칩이 접촉된 상태를 나타낸 평면도이다.
도 3은 칩 모듈의 제1실시예를 나타낸 단면도이다.
도 4는 칩 모듈의 제2실시예를 나타낸 단면도이다.
도 5는 칩 모듈의 제3실시예를 나타낸 단면도이다.
도 6은 도 5에서 나타낸 칩 모듈의 기판에 대한 전기 등가 회로도이다.
도 7은 다양한 칩 모듈을 제조방법을 실행하기 위한 장치의 개략도이다.
이러한 종래 기술의 문제점을 해결하기 위해서 안출된 본 발명의 목적은 칩 모듈용 칩 캐리어 또는 칩 모듈 제조방법을 제공하는 것으로 보다 상세하게는 기존의 칩 모듈에 비해 단순한 디자인을 제시하고 제조비용을 절감하는데 있다.
이러한 목적은 청구항 1에서 설명된 구성요소를 갖는 칩 캐리어를 사용함으로써 달성된다.
본 발명에 따른 칩 캐리어에 있어서, 상기 커넥션 리드는 기판 상에 배치된 전기적인 전도성 커넥션 스트랜드(connection strands)를 포함하고 기판은 캐리어필름 (carrier film)으로 형성되어 있다.
캐리어필름과 완전히 별개인 커넥션 스트랜드로 커넥션 리드를 도안하는 것은 고비용의 에칭 기술을 기본으로 한 커넥션 리드의 제작을 할 필요가 없게 만든다. 그러므로, 본 발명에 따른 칩 캐리어는 초기상태에서 각각 재현된 독립적 요소인 캐리어필름과 커넥션 스트랜드의 조합으로 구성되므로 예를 들어 에칭공정의 사용과 같은 특별한 기술이 칩 캐리어 제조에 요구되는 것이 아니라 기판이 캐리어필름에 의해 직접 형성되는 단순한 접속이나 결합 공정이 요구된다. 캐리어필름으로서 기판 서브를 갖는 것은 특히 평면 도안을 갖는 기판을 가능하게 한다.
칩 캐리어의 보다 바람직한 일 실시예에 있어서, 커넥션 스트랜드와 마주보는 캐리어필름의 일측면은 별도의 전도성 스트랜드(conductive strand)가 적어도 하나 제공되어, 상기 절연성 캐리어필름은 일측상의 커넥션 스트랜드와 타측상의 별도 전도성 스트랜드 사이에 배치되어 중간층을 형성한다.
첨가로 상기 캐리어필름의 반대측 상의 적어도 하나 이상의 전도성 스트랜드는 커넥션 스트랜드가 칩과 접촉된 후에 이 칩을 갖는 병렬회로내에 배치되는 콘덴서 구조를 파생시킨다.
엄밀히, 트랜스폰더 기술 영역에서, 칩 모듈의 특별한 외형은 커넥션 스트랜드가 칩과 코일유닛의 조합에 의해 형성된 트랜스폰더 유닛의 범위가 뚜렷히 증강될 수 있는 코일유닛과 접촉될 때 특별한 잇점을 얻을 수 있다.
특히 칩 캐리어를 사용하는 칩 모듈의 자동 생산에 관해서, 칩의 콘택금속과 접촉하기 위해 연결 물질 코팅이 적어도 부분적으로 이루어진 커넥션 스트랜드의 잇점을 제공할 수 있는 것이 증명됨으로써 상기 칩은 중간단계의 추가없이 기판로 제공된 후에 바로 커넥팅 스트랜드(connecting strands)상에 접촉될 수 있다. 이 연결 물질 코팅은 연결 땜납 코팅 또는 전기적인 전도성 접착과 같은 코팅 등을 포함한다.
칩의 돌출된 콘택금속과 접촉하기 위해 적어도 부분적으로 콘택금속을 갖는 커넥션스트랜드의 제공은 고품질, 즉, 콘택금속에 의해 향상된 커넥션 스트랜드의 표면 품질에 기인한 신뢰할 수 있는 연결을 획득할 수 있게 한다. 반면에, 물론, 구리나 구리합금으로 만들어진 커넥션 스트랜드는 특히, 칩의 콘택금속이 낮은 용융점과 관련된 납/주석 합금 또는 유사 합금들이라면 칩의 콘택금속에 바로 연결되도록 제조되는데 사용될 수 있다.
만약 상기 칩 캐리어의 커넥션 스트랜드가 코일유닛(coil unit)의 터미널 (terminals)과 연결된다면, 칩 캐리어는 트랜스폰더를 제조하기 위한 기본 유닛으로 제공될 수 있다. 여기서, 기본 유닛은 단지 칩과 접촉에 의해 가치를 향상될 필요가 있다.
전술된 칩 모듈을 기본으로, 이미 언급된 칩의 콘택금속과 접촉되는 커넥션 스트랜드가 본 발명에 의해 코일 유닛의 터미널과 연결되는 트랜스폰더 모듈의 제공을 가능하게 할 것이다.
본 발명에 의한 칩 모듈에 있어서, 칩의 콘택금속은 칩 캐리어의 커넥션 스트랜드 상면에 접촉되어 있다. 게다가 칩 모듈은 단순한 플립칩(flip-chip) 접촉으로 제작될 수 있고, 이 칩 모듈 구조는 보다 나은 적용을 위해 사용할 수 있는 커넥션 스트랜드의 반대편에 놓여있는 기판의 측면을 만드는데 잇점을 제공한다.
만약 칩의 콘택금속과 접촉된 커넥션 스트랜드가 코일 유닛의 터미널과 추가적으로 연결된다면, 특별히 단순한 구조를 갖는 트랜스폰더 모듈을 얻을 수 있을 것이다.
본 발명에 따른 칩 모듈 제조방법은 다음의 단계를 포함한다.
캐리어필름의 일측면에 적어도 두 개의 전기적인 전도성 커넥션 스트랜드가 적용되어 상기 커넥션 스트랜드가 캐리어필름 상에서 평행하게 연장되는 단계와, 칩의 콘택금속이 커넥션 스트랜드와 접촉되어 칩의 콘택금속이 각각의 커넥션 스트랜드와 접촉되는 단계를 포함한다.
본 발명에 따른 칩 모듈의 구조 서술에서 이미 강조하였듯이, 제조 공정은 최저단위의 단계수에 의해 특징지어진다. 이러한 사실에 기인하여 기판에는 캐리어필름을 갖는 커넥션 스트랜드의 단순한 조합에 의해 얻어진 커넥션리드가 제공되기 때문에 본 발명에 따른 접촉의 형태는 단순한 플립칩 접촉이 가능하다.
만약, 커넥션 스트랜드가 칩과 접촉되기 전에 코일유닛과 접촉된다면, 제조공정의 첫 번째 과정은 칩과의 일련의 접촉과는 별개로 실행될 것이고, 칩 캐리어의 형태로 중간 생성물이 생생되며, 트랜스폰더 유닛의 제조를 위해 직접 사용될 수 있을 것이다.
만약, 커넥션 스트랜드가 계속적으로 캐리어필름에 적용된다면, 본 발명에 따른 제조방법의 실용적인 변형이 실행될 것이고, 상기 커넥션 스트랜드와 캐리어필름은 연속 스트랜드(continuous strands)로써 제공되며, 각각 계속해서 전방으로 이동되어 접촉영역에서 접착이 이루어진다.
만약 캐리어필름에 커넥션 스트랜드를 갖는 접촉영역에 도달하기 전에 소정크기로 규정된 개구창이 형성되고, 이 개구창은 그 다음의 접촉 영역에서 포켓형상의 접촉수용부가 형성되는 동시에 커넥션 스트랜드에 의해 덮어씌워진다면, 심지어 연속공정의 작용 없이 칩 모듈의 제조가 가능해지고, 칩의 콘택금속은 커넥션 스트랜드의 저면과 접촉되며, 칩 자체는 커넥션 스트랜드 반대편의 캐리어필름 표면상에 위치된다.
그러므로, 이 방법의 변형은 특히 편평하고 얇은 칩 모듈의 제조를 가능하게 한다.
콘덴서 구조를 갖는 칩 모듈은 장차 커넥션 스트랜드가 적용된 측면의 반대면상에 놓여진 별도의 전기적인 전도성 카운터 스트랜드가 적어도 하나 이상 배치됨으로써 또 다른 방법의 변형에 의해 제조될 수 있다. 이 공정은 캐리어필름 상에 커넥션 스트랜드가 적용되기 전 또는 후에 발생될 수 있다.
박층제조 공정에서 캐리어필름 상에 커넥션 스트랜드 및/또는 적어도 하나 이상의 카운터 스트랜드의 적용에 의해 간편하고 효과적인 비용으로 본 방법의 실행이 가능할 것이다.
또한, 커넥션 스트랜드 및/또는 적어도 하나 이상의 카운터 스트랜드 및 캐리어필름간의 접착을 이루기 위해 고융점(hot-melt) 코팅이 사용되는 것은 또한 잇점으로 작용할 것이다.
칩 모듈 제조방법의 변형 및 칩 모듈의 실시예는 첨부된 도면에 의해 더 상세히 설명한다.
도 1은 일측면에 컨넥션 스트랜드(connection strands)(12, 13)가 적용된 캐리어필름(carrier film)(11)을 갖는 칩 캐리어 스트랜드(chip carrier strand)(10)의 일부분을 나타낸 평면도이다.
도 2는 도 1에서 표현한 칩 캐리어 스트랜드(10)의 상면에 소정간격 이격된 다수개의 칩(14)이 접착된 것을 나타낸 것이다. 도 2에서 나타내듯이, 기술적 용어로 "범프(bumps)"라고 하는 콘택금속을 갖는 칩(14)이 플립-칩(flip-chip) 기술에 의해 커넥션 스트랜드(12, 13)와 접촉되어 있고, 하나의 범프(15) 또는 범프(16)는 전기적인 전도성 방법에 의해 커넥션 스트랜드(12, 13)에 배치되어 있다.
도 2의 분리선(17)에 의해 나타낸 것처럼, 칩 모듈(chip modules)(18)은 칩 캐리어 스트랜드(10)에 칩(14)이 접촉된 후에 이 칩 캐리어 스트랜드(10)로부터 분리됨으로써 칩 캐리어 스트랜드(10)에 의해 서로 이어져 있던 복합 칩 모듈에서 분리된다.
도 3은 도 2의 교차선 Ⅲ-Ⅲ에서 바라본 단면도를 나타낸 것이다. 칩(14)은 분리선(17)을 따라 칩 캐리어 스트랜드(10)에서 분리된 칩 캐리어(19)의 커넥션 스트랜드(12, 13)상에 범프(15, 16)에 의해 플립칩 공법으로 접촉되어 있다. 이 경우, 칩 캐리어(19)의 기판을 형성하는 캐리어필름(11)은 캡톤(kapton)으로 이루어지고, 그 상면은 이른바 E-구리(E-copper)로 이루어진 커넥션 스트랜드(12, 13)로 덮어씌워져 있다. 이런 경우, 커넥션 스트랜드(12, 13)의 표면 질을 향상시키기 위해 후자는 콘택금속으로 덮어씌운다. 다른 전기적인 비전도성 물질들, 예를 들면 에폭시유리(epoxy glass), 폴리에스터(polyester), 폴리카보네이트(polycarbonate) 및 폴리이미드(polyimide)도 또한 칩 캐리어(19) 또는 칩 캐리어 스트랜드(10)에 사용될 수 있을 것이다. 여기서, 폴리이미드를 사용한 유연한 도안의 캐리어필름(11)은 특히, 하기에서 도 7을 참조로 상세히 설명될 종류의 제조공정에 사용될 경우 잇점을 갖는다.
도 4에서 나타낸 칩 모듈(20)의 변형예에서, 칩(14)은 도 3에서 나타낸 칩 모듈(18)의 칩(14)이 컨넥션 스트랜드(12, 13)의 상면(21)에 접촉되어 있는 것과 반대로 커넥션 스트랜드(12, 13)의 저면(22)에 접촉되어 있다.
그리고, 커넥션 스트랜드(12, 13)에 의해 덮어씌워지는 칩 캐리어(28)의 캐리어필름(11)에는 칩(14)의 범프(15, 16)를 수용하는데 사용되는 포켓형상의 접촉수용부(23, 24)가 형성되어 있다. 커넥션 스트랜드(12, 13)의 표면에 콘택금속을 통해 범프(15, 16)가 직접 접촉되거나, 또는 도 4에서 나타낸 접촉 공정이 실행될 수 있다. 여기서, 별도의 접착 물질, 예를 들어 커넥션 스트랜드(12, 13)의 저면(22)과 칩(14)의 범프(15, 16)사이에 위치되는 납땜물질(25)이 추가로 제공된다.
도 5에서 나타낸 또 다른 실시예의 칩 모듈(26)은 도 3에서 나타낸 칩 모듈(18)과 반대로 카운터 스트랜드(counter-strand)(27)가 커넥션 스트랜드(12, 13)와 마주보는 캐리어필름(11)의 일측면에 제공되어 있다. 여기서, 상기 카운터 스트랜드(27)는 커넥션 스트랜드(12, 13)와 같은 방법으로 캐리어필름(11)에 적용되고, 커넥션 스트랜드(12, 13)와 같은 물질을 구성할 수 있다.
도 5에서 나타내듯이 타측에 카운터 스트랜드(27)가 배치된 캐리어층(11) 형상의 절연 중간층에 의해 각각 대응되게 분리되어 있는 커넥션 스트랜드(12, 13)의 구조는 도 6에서 나타낸 회로도를 갖는 전기 콘덴서 배열을 갖는다. 도 6에 따른 기판(28)의 구조는 칩(14)과 평행하게 배열된 두 개의 콘덴서의 전기적인 직렬 연결로 되어 있다.
도 7에서 나타낸 칩 모듈 제조에 대한 가능한 변형예는 특히 도 4에서 나타낸 연속적이고 상호 연결된 배열의 칩 모듈(20)을 제조할 수 있다. 그리고, 도 7의 시스템 도안은 캐리어필름(11)이 감겨져 있고 화살표(31) 방향으로 풀리는 공급롤(30)과 시스템의 말단부에 배치되어 캐리어필름(12)이 감기는 제품롤(32)을 포함하고 있다. 상기 공급롤(30)과 제품롤(32) 사이에는 커넥션 스트랜드(12) 또는 커넥션 스트랜드(13)가 감겨진 두 개의 공급롤(33, 34)이 배치되어 있다. 이 공급롤(33, 34)과 제품롤(32) 사이에는 박층제조롤(35)이 배치되어 있다. 도 4에서 나타낸 것처럼 구부러진 형상에 서로 연결된 배열의 칩 캐리어(28) 또는 칩 모듈(20)을 연속적으로 제조하기 위해서 캐리어필름(11)은 도 7의 화살표(31) 방향으로 진행되고, 개구창은 도 4에서 나타낸 접촉수용부(23, 24)를 형성하기 위한 스탬핑장치(stamping device)(36)을 통해 규정된 시차에 의해 캐리어필름(11)내에 형성된다.
스탬핑장치(36)의 흐름에서 커넥션 스트랜드(12, 13)는 공급롤(33, 34)에서 캐리어필름(11)으로 공급되고 접촉영역(38)내의 카운터롤(37)과 박층제조롤(35)에 의해형성된 롤 슬릿(roll slit)내에서 캐리어필름(11)과 연결된다. 이러한 결합 또는 연결공정의 결과, 도 4에서 나타낸 칩 캐리어(28)가 박층제조롤(35)의 계속적인 흐름에 의해 생성되고 제품롤(32)상에 감긴다. 여기서, 이 제품롤(32)은 커넥션 스트랜드(12, 13)와 칩(14)의 연속적이고 규칙적인 접촉을 위한 그 다음의 제조 공정을 위해 공급롤로써 사용될 수 있다. 그래서, 도 4의 연속적으로 연결된 칩 모듈(20)의 제조를 가능하게 한다.
트랜스폰더 유닛, 코일 유닛의 연속되는 제조를 대비하기 위해 박층제조 공정후에 트랜스폰더 유닛, 코일 유닛 또한 커넥션 스트랜드와 접촉될 수 있다. 여기서, 코일은 이상적으로 도안될 수 있다. 코일은 별도의 캐리어 상에 배열되거나, 또는 특별히 편리한 변형에서 캐리어가 없을 수도 있다. 그리고, 캐리어필름에 직접 적용되어 커넥션 스트랜드와 접촉될 수 있다. 이러한 연결은 와이어코일의 사용을 편리하게 한다.
이상의 설명에서와 같이 본 발명은 바람직한 구체적인 예들에 대해서만 기술하였으나, 상기의 구체적인 예들을 바탕으로 한 본 발명의 기술사상 범위 내에서의 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 또한, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (14)

  1. 줄무늬처럼 도안된 커넥션리드들이 상면에 평행하게 연장 배열된 기판을 갖는 칩 모듈을 형성하기 위한 칩 캐리어에 있어서,
    상기 커넥션리드들은 상기 기판에 적용되는 전기적인 전도성 커넥션 스트랜드(12, 13)로 이루어지고, 상기 기판은 캐리어필름(11)으로 형성됨을 특징으로 하는 칩 캐리어.
  2. 제1항에 있어서, 상기 캐리어필름(11)은 커넥션 스트랜드(12, 13)의 반대면 상에 소정의 전기용량을 발생시키기 위한 별도의 전도성 카운터 스트랜드(27)가 적어도 하나 이상 제공되며, 절연 캐리어필름은 상기 커넥션 스트랜드와 카운터 스트랜드 사이에 중간층으로써 배열됨을 특징으로 하는 상기 칩 캐리어.
  3. 제1항 또는 제2항에 있어서, 상기 커넥션 스트랜드(12, 13)는 칩(14)의 콘택금속(15, 16)과 접촉하기 위해 적어도 소정부위에 연결 물질 코팅이 제공됨을 특징으로 하는 상기 칩 캐리어.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 커넥션 스트랜드(12, 13)는 칩(14)의 콘택금속(15, 16)과 접촉하기 위해 적어도 소정부위에 콘택금속이 제공됨을 특징으로 하는 상기 칩 캐리어.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 커넥션 스트랜드(12, 13)는 코일유닛의 터미널들과 연결됨을 특징으로 하는 상기 칩 캐리어.
  6. 제1항 내지 제5항 중 어느 한 항에 따른 칩 캐리어와 돌출된 콘택금속이 마련된 연결 표면을 갖는 칩이 구비된 칩 모듈에 있어서, 상기 칩(14)의 콘택금속(15, 16)은 커넥션 스트랜드(12, 13)의 상면(21)과 접촉됨을 특징으로 하는 칩 모듈.
  7. 제6항에 있어서, 상기 칩(14)의 콘택금속(15, 16)과 접촉된 커넥션 스트랜드(12, 13)는 코일유닛의 터미널들과 연결됨을 특징으로 하는 상기 칩 모듈.
  8. 제6항 또는 제7항에 따른 칩 모듈 제조방법에 있어서,
    캐리어필름(11)의 일측면에 적어도 두 개의 전기적인 전도성 커넥션 스트랜드(12, 13)가 적용되어, 이 커넥션 스트랜드가 캐리어의 표면상에서 평행하게 연장되는 단계; 및
    칩(14)의 콘택금속(15, 16)이 상기 커넥션 스트랜드와 접촉되어, 상기 칩의 콘택금속이 각각의 커넥션 스트랜드와 접촉되는 단계;
    가 포함됨을 특징으로 하는 칩 모듈 제조방법.
  9. 제8항에 따른 칩 모듈 제조방법에 있어서, 커넥션 스트랜드(12, 13)가 칩(14)과 접촉되기 전에, 상기 커넥션 스트랜드들은 코일유닛과 접촉됨을 특징으로 하는 상기 칩 모듈 제조방법.
  10. 제8항 또는 제9항에 따른 칩 모듈 제조방법에 있어서, 상기 커넥션 스트랜드와 캐리어필름은 연속 스트랜드로써 조합되고, 접착이 이루어지는 동안 접촉영역(38)내에서 서로 대응되게 연속적으로 이동되는 일련의 과정을 통해 커넥션 스트랜드(12, 13)가 캐리어필름(11)에 연속적으로 적용됨을 특징으로 하는 상기 칩 모듈 제조방법.
  11. 제10항에 따른 칩 모듈 제조방법에 있어서, 상기 캐리어필름은 커넥션 스트랜드(12, 13)를 갖는 접촉영역(38)에 도달하기 전 소정크기로 규정된 개구창이 형성되고, 이 개구창은 그 다음의 접촉영역에서 포켓형상의 접촉수용부(23, 24)가 형성되는 동시에 커넥션 스트랜드(12, 13)에 의해 덮어씌워짐을 특징으로 하는 상기 칩 모듈 제조방법.
  12. 제8항 내지 제11항 중 어느 한 항에 따른 칩 모듈 제조방법에 있어서, 상기 캐리어필름(11)은 장차 커넥션 스트랜드(12, 13)가 적용될 측면의 반대면상에 별도의 전기적인 전도성 카운터 스트랜드(27)가 적어도 하나 이상 덮어씌워짐을 특징으로 하는 상기 칩 모듈 제조방법.
  13. 제8항 내지 제12항 중 어느 한 항에 따른 칩 모듈 제조방법에 있어서, 상기 커넥션 스트랜드(12, 13) 및/또는 적어도 하나 이상의 카운터 스트랜드(27)는 박층제조 공정 중 캐리어필름(11)에 적용됨을 특징으로 하는 상기 칩 모듈 제조방법.
  14. 제13항에 따른 칩 모듈 제조방법에 있어서, 상기 커넥션 스트랜드(12, 13) 및/또는 적어도 하나 이상의 카운터 스트랜드(27)와 캐리어필름(11)간의 접착은 고융점 도포에 의해 이루어짐을 특징으로 하는 상기 칩 모듈 제조방법.
KR1020017013940A 1999-05-05 2000-05-04 칩 모듈용 칩 캐리어 및 칩 모듈 제조방법 Expired - Lifetime KR100763572B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19920593.0 1999-05-05
DE19920593A DE19920593B4 (de) 1999-05-05 1999-05-05 Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
PCT/DE2000/001396 WO2000068994A1 (de) 1999-05-05 2000-05-04 Chipträger fur ein chipmodul und verfahren zur herstellung des chipmoduls

Publications (2)

Publication Number Publication Date
KR20020008400A true KR20020008400A (ko) 2002-01-30
KR100763572B1 KR100763572B1 (ko) 2007-10-04

Family

ID=7907006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017013940A Expired - Lifetime KR100763572B1 (ko) 1999-05-05 2000-05-04 칩 모듈용 칩 캐리어 및 칩 모듈 제조방법

Country Status (9)

Country Link
US (1) US7105915B1 (ko)
EP (1) EP1177579A1 (ko)
JP (2) JP2002544671A (ko)
KR (1) KR100763572B1 (ko)
CN (1) CN1200460C (ko)
AU (1) AU5208000A (ko)
CA (1) CA2370878C (ko)
DE (1) DE19920593B4 (ko)
WO (1) WO2000068994A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1215725A3 (de) * 2000-12-18 2005-03-23 cubit electronics Gmbh Anordnung zur Aufnahme elektrischer Bauteile und kontaktloser Transponder
DE10151657C1 (de) * 2001-08-02 2003-02-06 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem Substrat
US6859057B2 (en) * 2002-09-17 2005-02-22 Aehr Test Systems Die carrier
DE10358422B3 (de) * 2003-08-26 2005-04-28 Muehlbauer Ag Verfahren zur Herstellung von Modulbrücken
US20050129977A1 (en) * 2003-12-12 2005-06-16 General Electric Company Method and apparatus for forming patterned coated films
TWI288885B (en) * 2004-06-24 2007-10-21 Checkpoint Systems Inc Die attach area cut-on-fly method and apparatus
WO2006050691A2 (de) * 2004-11-02 2006-05-18 Imasys Ag Verlegevorrichtung, kontaktiervorrichtung, zustellsystem, verlege- und kontaktiereinheit herstellungsanlage, verfahren zur herstellung und eine transpondereinheit
DE102005044306A1 (de) 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
US7581308B2 (en) 2007-01-01 2009-09-01 Advanced Microelectronic And Automation Technology Ltd. Methods of connecting an antenna to a transponder chip
US7971339B2 (en) 2006-09-26 2011-07-05 Hid Global Gmbh Method and apparatus for making a radio frequency inlay
US7979975B2 (en) 2007-04-10 2011-07-19 Feinics Amatech Teavanta Methods of connecting an antenna to a transponder chip
US8286332B2 (en) 2006-09-26 2012-10-16 Hid Global Gmbh Method and apparatus for making a radio frequency inlay
US8322624B2 (en) 2007-04-10 2012-12-04 Feinics Amatech Teoranta Smart card with switchable matching antenna
US7546671B2 (en) 2006-09-26 2009-06-16 Micromechanic And Automation Technology Ltd. Method of forming an inlay substrate having an antenna wire
US8608080B2 (en) 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents
DE102006047388A1 (de) 2006-10-06 2008-04-17 Polyic Gmbh & Co. Kg Feldeffekttransistor sowie elektrische Schaltung
US7980477B2 (en) 2007-05-17 2011-07-19 Féinics Amatech Teoranta Dual interface inlays
ES2355682T3 (es) 2007-09-18 2011-03-30 Hid Global Ireland Teoranta Procedimiento para la unión de un conductor de cable dispuesto sobre un sustrato.
DE102008016274A1 (de) 2008-03-28 2009-10-01 Smartrac Ip B.V. Chipträger für ein Transpondermodul sowie Transpondermodul
DE102009012255A1 (de) 2009-03-07 2010-09-09 Michalk, Manfred, Dr. Schaltungsanordnung
DE102009056122A1 (de) * 2009-11-30 2011-06-01 Smartrac Ip B.V. Verfahren zur Kontaktierung eines Chips
DE102012200258A1 (de) * 2012-01-10 2013-07-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung eines chips
DE102012209328A1 (de) 2012-06-01 2013-12-05 3D-Micromac Ag Verfahren und Anlage zum Herstellen eines Mehrschichtelements sowie Mehrschichtelement

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3440027A (en) * 1966-06-22 1969-04-22 Frances Hugle Automated packaging of semiconductors
US3691628A (en) * 1969-10-31 1972-09-19 Gen Electric Method of fabricating composite integrated circuits
US3855693A (en) * 1973-04-18 1974-12-24 Honeywell Inf Systems Method for assembling microelectronic apparatus
US4125810A (en) * 1977-04-08 1978-11-14 Vari-L Company, Inc. Broadband high frequency baluns and mixer
US4151579A (en) * 1977-09-09 1979-04-24 Avx Corporation Chip capacitor device
JPH01217934A (ja) * 1988-02-26 1989-08-31 Hitachi Ltd キャリアテープ
US5176853A (en) * 1988-08-16 1993-01-05 Delco Electronics Corporation Controlled adhesion conductor
US5122929A (en) * 1988-08-16 1992-06-16 Delco Electronics Corporation Method of achieving selective inhibition and control of adhesion in thick-film conductors
FR2645680B1 (fr) 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication
JPH03120746A (ja) * 1989-10-03 1991-05-22 Matsushita Electric Ind Co Ltd 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
US5635751A (en) * 1991-09-05 1997-06-03 Mitsubishi Denki Kabushiki Kaisha High frequency transistor with reduced parasitic inductance
JP3241139B2 (ja) * 1993-02-04 2001-12-25 三菱電機株式会社 フィルムキャリア信号伝送線路
US5385785A (en) * 1993-08-27 1995-01-31 Tapeswitch Corporation Of America Apparatus and method for providing high temperature conductive-resistant coating, medium and articles
DE4416697A1 (de) 1994-05-11 1995-11-16 Giesecke & Devrient Gmbh Datenträger mit integriertem Schaltkreis
US5528222A (en) 1994-09-09 1996-06-18 International Business Machines Corporation Radio frequency circuit and memory in thin flexible package
KR970707444A (ko) * 1994-10-28 1997-12-01 야마모토 히데키 프로브 구조(probe structure)
JP3484554B2 (ja) 1995-02-28 2004-01-06 日本テキサス・インスツルメンツ株式会社 半導体装置
DE19509999C2 (de) * 1995-03-22 1998-04-16 David Finn Verfahren und Vorrichtung zur Herstellung einer Transpondereinheit sowie Transpondereinheit
EP0742682B1 (en) * 1995-05-12 2005-02-23 STMicroelectronics, Inc. Low-profile socketed integrated circuit packaging system
US5681662A (en) * 1995-09-15 1997-10-28 Olin Corporation Copper alloy foils for flexible circuits
DE19541039B4 (de) * 1995-11-03 2006-03-16 Assa Abloy Identification Technology Group Ab Chip-Modul sowie Verfahren zu dessen Herstellung
DE19601203A1 (de) 1996-01-15 1997-03-20 Siemens Ag Datenträgerkarte und Verfahren zu deren Herstellung
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
DE19639646A1 (de) 1996-09-26 1998-04-02 Siemens Ag Trägerband und Verfahren zum Herstellen eines solchen Trägerbandes
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
DE19651566B4 (de) * 1996-12-11 2006-09-07 Assa Abloy Identification Technology Group Ab Chip-Modul sowie Verfahren zu dessen Herstellung und eine Chip-Karte
FR2756955B1 (fr) 1996-12-11 1999-01-08 Schlumberger Ind Sa Procede de realisation d'un circuit electronique pour une carte a memoire sans contact
JPH113411A (ja) * 1997-06-13 1999-01-06 Hitachi Chem Co Ltd Ｉｃカード
US6040702A (en) * 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
US6057174A (en) * 1998-01-07 2000-05-02 Seiko Epson Corporation Semiconductor device, method of fabricating the same, and electronic apparatus
KR100395188B1 (ko) * 1998-01-12 2003-08-21 세이코 엡슨 가부시키가이샤 반도체장치 및 그 제조방법과 전자기기
US6815251B1 (en) * 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's

Also Published As

Publication number Publication date
US7105915B1 (en) 2006-09-12
CN1200460C (zh) 2005-05-04
EP1177579A1 (de) 2002-02-06
WO2000068994A1 (de) 2000-11-16
JP2011101037A (ja) 2011-05-19
CN1360736A (zh) 2002-07-24
DE19920593B4 (de) 2006-07-13
CA2370878C (en) 2011-02-15
JP2002544671A (ja) 2002-12-24
JP5444261B2 (ja) 2014-03-19
CA2370878A1 (en) 2000-11-16
DE19920593A1 (de) 2000-11-23
AU5208000A (en) 2000-11-21
KR100763572B1 (ko) 2007-10-04

Similar Documents

Publication Publication Date Title
KR100763572B1 (ko) 칩 모듈용 칩 캐리어 및 칩 모듈 제조방법
JP4494771B2 (ja) スマートラベルおよびスマートラベルウェブ
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US4818728A (en) Method of making a hybrid semiconductor device
US6344683B1 (en) Stacked semiconductor package with flexible tape
US5161009A (en) Ic module having a folding junction structure
KR100950511B1 (ko) 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
US20020125042A1 (en) Method for transforming a substrate with edge contacts into a ball grid array, ball grid array manufactured according to this method, and flexible wiring for the transformation of a substrate with edge contacts into a ball grid array
KR20090092326A (ko) 칩 커패시터 내장 ｐｗｂ
KR20010078385A (ko) 마이크로 트랜스폰더 제조방법
US6469371B2 (en) Non-contact type IC card and process for manufacturing same
US5218168A (en) Leads over tab
US5119272A (en) Circuit board and method of producing circuit board
US6007669A (en) Layer to layer interconnect
US6410366B1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US5173763A (en) Electronic packaging with varying height connectors
JPS61142728A (ja) モノリシツク・キヤパシタ
JPH03129745A (ja) 半導体装置の実装方法
JPH0143474B2 (ko)
JPS63185035A (ja) 半導体装置
US6992898B2 (en) Smart-card module with an anisotropically conductive substrate film
US6953992B2 (en) Electronic component with at least one semiconductor chip and method for its manufacture
JP3351324B2 (ja) バンプ付電子部品の製造方法
US20020038726A1 (en) Polymer stud grid array and method for producing such a polymer stud grid array
JPH11251102A (ja) 抵抗素子およびその製造方法

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20130917

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20150916

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20190918

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PC1801 Expiration of term

St.27 status event code: N-4-6-H10-H14-oth-PC1801

Not in force date: 20200505

Ip right cessation event data comment text: Termination Category : EXPIRATION_OF_DURATION

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000