KR20020039902A - 향상된 직진성 및 저오프셋을 갖는 트랜스컨덕턴스 증폭기 - Google Patents

Abstract

본 발명은 제 1전류 미러와 제 2전류 미러를 구비하는 차동 트랜스컨덕턴스 증폭기를 갖는 집적회로를 제공한다. 제 2전류 미러는 제 1전류 미러에 교차 결합된다. 가능한 한 저오프셋을 필요로 하는 경우에, 본 발명은 오프셋이 낮으면서 직진성에서 좋은 실행성을 갖는 트랜스컨덕턴스 증폭기의 간단한 집적회로의 해결책을 제공한다.

Description

향상된 직진성 및 저오프셋을 갖는 트랜스컨덕턴스 증폭기{TRANSCONDUCTANCE AMPLIFIER WITH IMPROVED LINEARITY AND LOW OFFSET}

본 발명은 집적회로에 관한 것으로, 보다 상세하게는, 개선된 직진성 및 저오프셋을 갖는 트랜스컨덕턴스 증폭기를 구비한 집적회로에 관한 것이다.

트랜스컨덕턴스 증폭기는 입력 전압 신호를 출력 전류 신호로 변환하는 것으로, 출력 전류는 그 입력 전압에 비례한다. 몇몇 응용에서는, 트랜스컨덕턴스 증폭기의 오프셋이 가능한 한 낮을 필요가 있다. 통상적으로, 트랜스컨덕턴스 증폭기의 바이어스 전류는 저오프셋(low offset)이라는 요구조건을 충족시키기 위해 감소되어야 한다. 그러나, 그 감소된 바이어스 전류는 트랜스컨덕턴스 증폭기에서 직진성이 약해지는 결과를 초래한다.

도 1은 이 문제를 설명하는 데 사용되고 있는 종래의 집적회로 MAX436을 보여준다. 집적회로(10)에서 증폭기의 입력 전압은 입력 전압원(V_in+와 V_in-)로 나타난다. 출력 터미널(OUT)의 출력 전압 (V_out)은 트랜지스터의 콜렉터인 q₁₀과 q₁₂에 연결된다. 요약하면, 입력 터미널(IN+와 IN-)사이의 전압차인 V_in+- V_in-는 q₁에서 q₈로의 트랜지스터에서, 이 예에서는 4㏀(k Ohm)의 저항기(r₁)인 한쌍의 이미터 폴로워를 통해 적용된다. 그래서 저항기(r₁)를 지나는 전류는 (V_in+- V_in-)/r₁가 된다. r₁을 지나는 이 전류는 출력 터미널(OUT)로 전달되며 두 전류 미러(current mirror), 즉 트랜지스터(q₉, q₁₀및 q₁₁, q₁₂)에 의해 출력 전류(I_out)가 된다.

IN+와 IN- 사이의 전압차가 0이라면, 트랜지스터(q₁₀과 q₁₂)의 정지 전류는 이론상 동일하며, 서로 상쇄되어 출력 전류 (I_out)는 없어진다. 그런 회로의 장점은 둘로 나뉜다. 첫째, 입력 신호와 출력 신호의 정지 전위는 공급 전압의 범위에 따라 자유롭게 선택될 수 있다. 둘째, 단지 로컬 피드백이 사용되기 때문에 그런 회로의 대역폭과 안정성이 높다.

그러나, 이 회로는 두 가지 단점을 갖고 있다. 첫째, 이 회로를 위한 출력에서 입력으로 가는 피드백이 없기 때문에 피드백을 적용시키는 회로와 비교할 때, 입력 직진성이 약하다. 둘째, 이런 형태의 증폭기에서는 관련 구성요소의 불완전성때문에 오프셋이 커지는 것을 피할 수 없다. 단점들은 이하에서 더 자세히 설명된다.

이런 형태의 회로의 직진성은 트랜지스터 (q₃, q₄, q₇및 q₈)의 고유 이미터 저항의 편차 때문에 방해받는다. 정지 조건하에서, 이 예에서, 각각 8㎂인 I₁에서 I₄까지의 전원들은 정지 전류를 규정한다. I₁=I₂=I₃=I₄=I인 조건하에서, q₁에서 q₈까지의 각 고유 이미터 저항은 Vt/I이며, Vt=k*T/q는 실온에서 열전압이 26㎷이고, k는 볼츠만 상수이고, T는 절대온도이며, q는 전자전하의 크기이다. 이 예에서 정지 조건하에서 각 고유 이미터 저항은 다음과 같이 된다:

26㎷/8㎂=3.25㏀.

트랜지스터(q₁, q₂, q₅및 q₆)의 트랜스컨덕턴스는 이 트랜지스터를 지나는 전류가 그에 연결된 전원에 의해 일정하기 때문에 일정하다. 하지만 트랜지스터(q₃, q₄, q₇및 q₈)를 지나는 전류는 입력신호에 따라 달라진다. 만약 그 회로가 정지점에서 가깝게 작동한다면, 상호저항(Rt) 즉 트랜스컨덕턴스의 역수는 r₁+Vt/Ie가 되며, 이 예에서는 다음과 같다:

4㏀+3.25㏀=7.25㏀.

만일, 회로(10)가 한계, 즉 트랜지스터(q₂)의 이미터와 접지에서 트랜지스터 (q₄)의 베이스, 실온에서 약 0.7V인 1Vbe에서의 IN-와 2볼트에서의 IN+에서 작동한다면, r₁을 통과하는 전류는 약 (V_in+- V_in-)/r₁, 즉 325㎂가 될 것이다. 이러한 조건하에서, 트랜지스터(q₄및 q₇)를 통과하는 전류가 325㎂인 반면 트랜지스터(q₃및 q₈)를 통과하는 전류는 거의 0에 가깝다. 그러면 그 상호저항은 대략 다음과 같이 된다:

r₁+(Vt*r1)/(V_in+-V_in-), 이 예에서는:

4㏀+26㎷*4㏀/1.3V=4.08㏀.

한편, 터미널(IN+)이 1V이고 터미널(IN-)이 2볼트인 상태라면, 트랜지스터 (q₄및 q₇)를 통과하는 전류는 거의 0에 가까우며, 트랜지스터(q₃및 q₈)를 통과하는 전류는 각각 325㎂인 반면에, 상호저항은 위에서 계산된 값을 그대로 가지고 있다. 상호저항의 실질적 변화로 인해 직진성이 나빠진다는 것은 명백하다.

더구나, 터미널(IN+ 및 IN-)에서의 입력 전압이 동일할지라도, 오프셋을 야기하는 거의 0이 아닌 출력 전류(Iout)가 존재한다. 주요 원인은 전류 미러(q₉, q₁₀및 q₁₁, q₁₂) 간의 부정합 때문이다. 이 부정합은 한편으로 q₉, q₁₀과 각각의 q₁₁, q₁₂사이의 영역의 부정합 때문에, 다른 한편으로는 이들 네개의 트랜지스터의 초기전압 때문에 발생된 것이다. 트랜지스터(q₁₀과 q₁₂) 각각이 트랜지스터(q₉및 q₁₁)보다 큰 콜렉터-베이스 전압 Vbe를 갖기 때문에, 트랜지스터(q₁₀및 q₁₂)는 트랜지스터(q₉및 q₁₁)보다 큰 콜렉터 전류를 가질 것이다. PNP와 NPN 트랜지스터의 초기 전압이거의 다르기 때문에, 그 오프셋에 대한 효과는 트랜지스터(q₁₀및 q₁₂)사이의 값이 동일하다 할지라도 보상되지 않을 것이다. 다양한 통상적인 방법이 이러한 단점들을 개선하기 위해 제안되어 왔다. 그러나, 많은 구성부분이 증가되었고 그 신호의 수직 공간이 줄어들었다.

따라서, 트랜스컨덕턴스 증폭기를 설계하는 데 있어 직진성과 오프셋 사이에 절충을 해야 한다. 직진성을 개선하기 위해서는 그 회로의 정지 전류가 트랜지스터(q₃, q₄, q₇및 q₈)의 다양한 고유 이미터 저항으로부터의 효과를 최소화하기에 충분해야 한다. 저오프셋을 갖기 위해서는, 정지 전류가 가능한한 낮아야 하는데, 이는 영역 부정합이나 초기 전압으로 인해 야기되는 트랜지스터(q₁₀및 q₁₂)사이의 콜렉터 전류차가 대략 정지 전류에 비례하기 때문이다.

본 발명은 오프셋을 최소화하면서, 트랜스컨덕턴스 증폭기의 단순화된 집적 회로를 구비하여 우수한 직진성능을 유지하기 위한 구조를 제공하는데 그 목적이 있다.

도 1은 종래의 기술에 의한 트랜스컨덕턴스 증폭기의 회로도,

도 2는 본 발명에 따른 트랜스컨덕턴스 증폭기의 회로도,

도 3은 본 발명에 따른 트랜스컨덕턴스 증폭기의 다른 회로도.

♣도면의 주요부분에 대한 부호의 설명♣

1∼5:제 1∼5전류 미러10, 20:집적회로

일 실시예에서, 본 발명은 제 1입력전압과 제 2입력전압을 포함하고 차동 입력전압을 출력전류로 변환하도록 적용된 차동 트랜스컨덕턴스 증폭기를 갖는 집적회로를 제공한다. 차동 트랜스컨덕턴스 증폭기는 정지조건 및 완전구동조건에서 작동하는 동안에 각각 제 1및 제 2전체 트랜스컨덕턴스를 나타낸다. 이 트랜스컨덕턴스 증폭기는 제 1 전류 미러와 제 2전류 미러를 포함하며, 이 제 2전류 미러는 제 1미러와 교차 결합된다.

제 1전류 미러는 변류(A)를 가지며 제 1기준 트랜지스터 및 제 1출력 트랜지스터를 구비한다. 이 제 1기준 트랜지스터는 제 1전류원 및 제 2입력전압을 받아들이도록 적용된 제 2터미널에 결합되는 제 1터미널을 갖는다. 제 1출력 트랜지스터는 제 1출력전류를 출력하기 위한 제 1터미널과 제 1임피던스 요소의 제 1노드에서 제 1임피던스 요소에 연결된 제 2터미널을 지닌다. 제 1임피던스 요소는 제 1입력전압을 받아들이도록 적용된 제 2노드를 갖는다.

제 2전류 미러는 변류(B)를 가지며 제 2기준 트랜지스터와 제 2출력 트랜지스터를 구비한다. 제 2기준 트랜지스터는 제 2전류원에 결합되는 제 1터미널과 제 1입력전압을 받아들이도록 적용된 제 2터미널을 갖는다. 제 2출력 트랜지스터는 제 2출력전류를 출력하기 위한 제 1터미널과 제 2임피던스 요소의 제 1노드에서 제 2임피던스 요소에 연결된 제 2터미널을 갖는다. 제 2임피던스 요소는 제 2입력전압을 받아들이도록 적용된 제 2노드를 갖는다. 출력전류는 제 1및 제 2출력전류 간에 차가 존재한다. 제 1전류 미러의 변류(A)는 제 2전류 미러의 변류(B)와 근본적으로 동일한 것이 바람직하다.

본 발명의 다른 관점, 특징 및 이점들은 다음의 상세한 설명, 첨부된 특허청구의 범위 및 다음의 도면에서 충분히 명백해질 것이다

본 발명의 회로 설명

도 2와 3을 참조하면, 본 발명은 차동 입력 전압을 출력 전류(Iout)로 변환하기 위해 결합되는 차동 트랜스컨덕턴스 증폭기를 각각 갖는 집적회로(20과 30)를 제공한다. 이 입력 전압은 터미널(IN+)에 적용되는 제 1입력 전압(Vin+)과 터미널(IN-)에 적용되는 제 2입력전압(Vin-)을 포함한다. 제 1 및 제 2입력전압(Vin+과 Vin-)간의 차이는 트랜스컨덕턴스 증폭기에 대한 입력전압으로서의 역할을 한다. 출력 전류(Iout)는 다른 다양한 형태의 회로에서 직접 사용될 수 있다. 이 차동 트랜스컨덕턴스 증폭기는 정지 조건과 전구동 조건에서 작동하는 동안 각각 제 1및 제 2전체 트랜스컨덕턴스를 나타낸다.

트랜스컨덕턴스 증폭기는 제 1전류 미러(1)와 제 2전류 미러(2)로 구성되어 있다. 본 발명에서 하나의 주요 특징은 제 1 및 제 2미러(1 및 2)가 교차결합을 이룬다는 것이다.

제 1전류 미러(1)는 제 1기준 트랜지스터(Q1)와 제 1출력 트랜지스터(Q2)를 포함한다. 제 1기준 트랜지스터(Q1)는 도 3에서 직접적으로 볼 수 있는 바와 같이, 또는 간접적으로 도 2에서 볼 수 있는 바와 같이, 제 1전류원(I1)의 제 1터미널과 결합되는 제 1터미널과, 제 2입력 전압(Vin-)을 받아들이도록 적용된 제 2터미널을 포함한다. 제 1출력 트랜지스터(Q2)는 제 1출력 전류(I₀₁)를 출력하기 위한 제 1터미널과 제 1노드에서 제 1임피던스 소자에 연결된 제 2터미널을 가지고 있다. 제 1임피던스 소자(R1)는 도 3에서 직접 볼 수 있듯이 제 1입력 전압(Vin+)을 받아들이도록 적용된 제 2소자를 가지고 있다. 제 1전류 미러(1)는 당업자에게 알려진 바와 같이, 제 1전류원(I1)의 전류로의 제 1출력 전류의 비율로 규정되는 변류(A)를 가지고 있다.

제 2전류 미러(2)는 제 2기준 트랜지스터(Q4)와 제 2출력 트랜지스터(Q3)를 포함한다. 제 2기준 트랜지스터(Q4)는 제 2전류원(I2)의 제 1터미널과 결합되는 제 1터미널과, 도 3에서 직접 보여지고, 도 2에서 간접적으로 보여지는 바와 같이, 제 1입력 전압(Vin+)을 받아들이도록 적용된 제 2터미널을 구비한다. 제 2출력 트랜지스터(Q3)는 제 2출력 전류(I02)를 출력하기 위한 제 1터미널과, 제 1노드에서 제 2임피던스 소자(R2)에 연결된 제 2터미널을 가지고 있다. 제 2임피던스 소자(R2)는 도3에서 직접 보여지고, 도2에서 간접적으로 보여지는 바와 같이, 제 2입력 전압(Vin)을 받아들이도록 적용 제 2소자를 가지고 있다. 제 2전류 미러(2)는 당업자에게 잘 알려져 있는 바와 같이, 제 2전원(I2)의 전류에서 제 2출력전류의 비율에 의해 규정되는 변류(B)를 가지고 있다.

제 1및 제 2전류 미러(1 및 2)는 NPN이나 PNP전류 미러 또는 N 채널이나 P채널 전류 미러가 될 수 있다. 제 1전류 미러의 변류(A)는 근본적으로 제 2전류 미러(2)의 변류(B)와 동일하다.

제 1및 제 2전류원(I1, I2)의 제 2터미널은 공급 전류원(Vcc)의 양 소자에 연결된다. 제 1및 제 2임피던스 소자(R1 및 R2), 제 1및 제 2기준 트랜지스터(Q1 및 Q2), 제 1및 제 2출력 트랜지스터(Q2 및 Q3), 제 1및 제 2전원(I1 및 I2)은 각각 동일하다.

바람직한 일 실시예에서, 제 1및 제 2전류 미러(1 및 2)는 2개의 교차 결합된 NPN 전류 미러이다. 보다 상세하게 설명하면, 제 1기준 트랜지스터(Q1)의 콜렉터와 베이스 터미널들이 제 1출력 트랜지스터(Q2)의 베이스 터미널과 제1전류원(I1)에 연결되어 있다. 마찬가지로, 제 2기준 트랜지스터(Q4)의 콜렉터와 베이스 터미널은 제 2출력 트랜지스터(Q3)의 베이스 터미널과 제 2전류원(I2)에 연결되어 있다. 제 1출력 트랜지스터(Q2)의 이미터 터미널은 제 1임피던스 소자(R1)의 제 1노드에 연결되어 있다. 제 2출력 트랜지스터(Q3)의 이미터 터미널은 제 2임피던스 소자(R2)의 제 1노드에 연결되어 있다. 제 1임피던스 소자(R1)의 제 2노드 또한 제 2기준 트랜지스터(Q4)의 이미터 터미널에 연결되어 있고, 제 2임피던스 소자(R2)의 제 2노드는 제 1기준 트랜지스터(Q1)의 이미터 터미널에 연결되어 있다. 높은 임피던스의 입력이 요구되지 않는다면, 제 1입력 전압(Vin+)은 제 2기준 트랜지스터(Q4)의 이미터 터미널과 함께 제 1임피던스 소자(R1)의 접합점에 적용된다. 그리고, 제 2입력 전압(Vin-)은 제 1기준 트랜지스터(Q1)의 이미터 터미널과 함께 제 2임피던스 소자(R2)의 접합점에 적용된다. 트랜스컨덕턴스 증폭기의 출력 터미널은 제 1및 제 2출력 트랜지스터(Q2 및 Q3)의 콜렉터 터미널이다.

다른 예에서, 집적회로(20)는 제 1임피던스 컨버터(Q6)와 제 2임피던스 컨버터(Q5)를 포함한다. 제 1임피던스 컨버터(Q6)는 제 1입력전압(Vin+)을 받는 제 1터미널과, 제 1임피던스 소자(R1)와 제 2기준 트랜지스터(Q4)의 제 2터미널 모두에 연결된 제 2터미널에 높은 입력 임피던스를 제공한다. 제 2임피던스 컨버터(Q5)는 제 2입력 전압(Vin-)을 받는 제 1터미널과, 제 2임피던스 소자(R2)와 제 1기준 트랜지스터(Q1)의 제 2터미널 모두에 연결된 제 2터미널에 높은 입력 임피던스를 제공한다.

제 1및 제 2임피던스 컨버터(Q5 및 Q6)는 동일하다. 이들은 모두 PNP 이나NPN 이미터 폴로워 혹은 N 채널이나 P 채널 소스 폴로워가 될 수 있다. 제 1및 제 2임피던스 컨버터는 제 1및 제 2전류 미러와 반대 전도율 형태로 있어야 한다.

다른 예에서, 집적회로(20)는 제 3전류 미러(3)와 제 4전류 미러(4)를 포함한다.

제 3전류 미러(3)는 제 3기준 트랜지스터(Q7)와 제 3출력 트랜지스터(Q8)를 포함한다. 제 3기준 트랜지스터(Q7)는 제 1출력 전류(I₀₁)를 받기 위한 제 1출력트랜지스터(Q2)의 제 1터미널에 연결된 제 1터미널을 가지고 있다. 제 3출력 트랜지스터(Q8)는 제 3출력 전류(I₀₃)를 출력하기 위해 결합된 제 1터미널을 가지고 있다. 제 3전류 미러(3)는 당업자에게 잘 알려져 있는 바와 같이, 제 1출력 전류(I₀₁)로 제 3출력 전류(I₀₃)의 비율에 의해 규정되는 변류(C)를 가지고 있다.

제 4전류 미러(4)는 제 4기준 트랜지스터(Q9)와 제 4출력 트랜지스터(Q10)를 포함한다. 제 4기준 트랜지스터(Q9)는 제 2출력 전류(I₀₂)를 받기 위한 제 2출력트랜지스터(Q3)의 제 1터미널에 연결된 제 1터미널을 가지고 있다. 제 4출력 트랜지스터(Q10)는 제 4출력 전류(I₀₄)를 출력하기 위한 제 1터미널을 가지고 있다. 제 4전류 미러(4)는 이 분야의 관한 지식을 가지고 있는 사람들에게 잘 알려져 있는 바와 같이, 제 2출력 전류(I₀₂)로 제 4출력 전류(I₀₄)의 비율에 의해 규정되는 변류(D)를 가지고 있다.

다른 바람직한 예에서는, 제 3및 제 4전류 미러(3 및 4)는 PNP 전류 미러이다. 출력 터미널, 즉 제 1및 제 2출력 트랜지스터(Q2 및 Q3)의 콜렉터 터미널들은 각각 제 3및 제 4전류 미러(3 및 4)의 입력 터미널에 연결된다. 제 3및 제 4전류 미러(3 및 4)의 기준 전위는 공급 전류원(Vcc)의 양(+)노드이다.

다른 예에서, 집적 회로(20)는 추가로 제 5전류 미러(5)를 가지고 있다. 제 5전류 미러(5)는 제 5기준 트랜지스터(Q11)와 제 5출력 트랜지스터(Q12)를 가지고 있다. 제 5전류 미러(5)는 제 5기준 트랜지스터(Q11)와 제 5출력 트랜지스터(Q12)를 포함한다. 제 5참조 트랜지스터(Q11)는 제 3출력 전류(I₀₃)를 받기 위한 제 3출력 트랜지스터(Q8)의 제 1터미널에 연결되어 있는 제 1터미널을 가지고 있다. 제 5출력 트랜지스터(Q12)의 제 1터미널은 트랜스컨덕턴스 증폭기의 출력터미널(OUT)을 형성하기 위해 제 4출력트랜지스터(Q10)의 제 1터미널에 연결된다. 제 5전류 미러(5)는 당업자에게 잘 알려진 바와 같이, 제 3출력 전류(I₀₃)로 제 5출력 전류(I₀₅)에 의해 규정되는 변류 5를 가지고 있다. 제 3전류 미러(3)의 변류(C)와 제 5전류 미러(5)의 변류(E)는 제 4전류 미러(4)의 변류(D)와 근본적으로 동일한 것이 바람직하다.

다른 바람직한 예에서, 제 5전류 미러(5)는 NPN 전류 미러이다. PNP 전류 미러(3)의 출력 터미널은 제 5전류 미러(5)의 입력 터미널에 연결된다. 제 5전류 미러(5)의 기준 전위는 공급 전류원(Vcc)의 음(-)노드이다. 전류 미러(5)의 출력 터미널은 전류 미러(4)의 출력 터미널에 연결되어 있다. 즉 제 4출력 트랜지스터(Q10)의 콜렉터 터미널과 제 5출력 트랜지스터(Q12)가 트랜스컨덕턴스증폭기의 출력 터미널(OUT)을 형성하기 위해 함께 연결되어 있다. 제 4출력 트랜지스터(Q10)와 제 5출력 트랜지스터(Q12)의 콜랙터 터미널들 사이의 전류차는 그 트랜스컨덕턴스 증폭기의 출력 전류(Iout)가 된다.

제 1전류 미러(1)의 기준 트랜지스터(Q1)와 출력 트랜지스터(Q2), 제 2전류 미러(2)의 기준 트랜지스터(Q4)와 출력 트랜지스터(Q3)의 각 속성, 제 1전류원(I1)의 각 값과 제 2전류원(I2)의 각 값, 제 1임피던스 요소(R1)와 제 2임피던스 요소(R2)의 각 값은 당업자가 본 발명의 설명을 보고 이해할 수 있도록 선택되었으며, 정지 조건하에서 제 1전체 트랜스컨덕턴스는 전구동 조건하에서 제 2전체 트랜스컨덕턴스와 근본적으로 동일하다.

본 발명의 기능의 설명:

도 2를 참조하면, 간단히 하기 위해서, 트랜지스터(Q1과 Q4)가 동일하고, 전류 미러(3, 4 및 5)가 일치된 변류를 가지고 있는, 다시말해 입력 및 출력 전류가 그 신호가 역전되는 경우를 제외하고는 동일한 것으로 가정한다.

1. 정지 조건:

정지 조건하에서는 어떤 입력 신호도 존재하고 있지는 않다. 즉 제 1및 제 2입력 전압(Vin+와 Vin-)은 같은 값을 가지고 있다. 그렇다면, 제 1및 제 2출력 트렌지스터(Q2 및 Q3)의 콜렉터 전류는 동일하며 따라서, 제 4및 제 5출력 트랜지스터(Q10 및 Q12)의 콜렉터 전류의 차이인 출력 전류(Iout)는 기본적으로 0이다. 정지 점의 약간의 편차에 대해서는, 회로(20)가 차이가 나게 작동한다. 즉 제 2출력 트랜지스터(Q3)의 콜렉터 전류가 Vin-이 Vin+보다 작이 때문에 증가한다면, 제 1출력 트랜지스터(Q2)의 콜렉터 전류는 같은 양으로 감소할 것이다. 조작점에서의 상호저항은 제 1및 제 2임피던스 요소(R1 및 R2), 트랜지스터(Q2, Q3, Q5, 및 Q6)의 고유 동적 이미터 저항들에 의해 규정된다. 이들 고유 이미터 저항들의 각각은 당업자에게 잘 알려진 바와 같이, Vt/Ie로 알려져 있으며, 여기서 Vt는 열전압, Ie는 그 트랜지스터의 이미터 전류이다. 따라서 제 1출력 트랜지스터(Q2)의 고유 이미터 저항은 Vt/I_EQ2가 되며, 제 1이미터 폴로워(Q6)의 고유 이미터 저항은 Vt/(I_EQ2+ I2)가 된다. 여기서 I_EQ2는 트랜지스터(Q2)의 이미터 전류이다. (Vin+ - Vin-)/Iout과 동일한 총 상호저항(Rt)은 다음의 수학식 1과 같다:

[수학식 1]

Rt = 0.5*(R1＋Vt/I_EQ2＋Vt/(I_EQ2＋I₂))

2. 전구동 조건:

입력 전압차, 즉 제 1 및 제 2입력 전압(Vin+ 및 Vin-)사이의 차이가 크고, 따라서 출력 트랜지스터(Q2 또는 Q3)가 거의 어떤 전류도 통하지 않는다면, 그 회로는 단일 끝으로 작동한다. 제 1출력 트랜지스터(Q2)가 어떤 전류도 통하지 않는다고 가정한다면, 제 2출력 전류 트랜지스터(Q3)를 통하는 전류는 거의 전적으로 입력 전압차와 제 2임피던스 소자(R2)에 의해 결정된다. 즉 I_EQ3가 (Vin+ - Vin-)/R2와 동일하며, 여기서 I_EQ3는 트랜지스터(Q3)의 이미터전류이다. 이 높은 전류에서, 고유 이미터 저항은 R2에 비해 작으며,

Rt≒R1=R2

특정 상호저항(Rt)은 대개 그런 회로를 설계하는 동안 달성될 것이다. 바꿀 어떤 파라미터도 없기 때문에, R1을 Rt와 동일하게 하는 것은 좋은 선택이다.

3. 결론:

정지 조건과 전구동 조건하에서 최소한 같은 상호저항을 갖기 위해서는, 다음의 수학식 2을 충족해야 한다:

[수학식 2]

0.5*(R1＋Vt/I_EQ2＋Vt/(I_EQ2＋I₂)) = R1

이것은 그 회로가 전구동 조건하에서 설계될 때 다음의 수학식 3이 충족된다.

[수학식 3]

Vt/I_EQ2＋Vt/(I_EQ2＋I₂) = R1

높은 옴(Ohm)의 입력 저항을 제공할 필요가 없다면, 제 1및 제 2이미터 폴로워(Q5 및 Q6)가 생략되며, 그러면 위의 방정식은 다음의 수학식 4와 같이 줄어든다:

[수학식 4]

Vt/I_EQ2= R1

따라서 방정식 I_EQ2= Vt/R1이 선택되어야 한다.

그러나, 제 1및 제 2이미터 폴로워(Q5 및 Q6)가 존재한다면, I_EQ2를 결정하는 데에 어떤 간단한 해결책도 없다. 그 대신, 반복 과정에서 다음의 수학식 5와 같은초월 방정식을 결정하기 위해 컴퓨터 프로그램이 사용되어야 한다:

[수학식 5]

여기서 N은 각각 Q1에 대한 Q2의, Q4에 대한 Q3의 면적 계수이다.

반복을 위한 좋은 시작값은 I_EQ2=Vt/R1을 선택하는 것이다.

N을 적절히 선택하고 I_EQ2I1을 결정한다면 각각 I2가 계산될 수 있다.

정지 조건하에서, I1과 각각 I2 및 I_EQ2, 각각 I_EQ3사이의 관계는 다음의 수학식 6과 같다:

[수학식 6]

집적 회로(20)에 주어진 값에 대하여, I_EQ2와 I_EQ3은 집적회로(10)에서와 같이 8㎂가 될 것이다. 전구동 조건하에서 집적회로(20)의 상호저항은 집적회로(10)에서와 같이 4㏀이다. 집적회로(20)의 정지 조건 하에서의 상호저항은 다음의 수학식 7과 같다:

[수학식 7]

Rt = 0.5*(R1＋Vt/I_EQ2＋Vt/(I_EQ2＋I₁))=0.5*(4k Ohm＋26mV/8㎂＋

26mV/(27.7㎂＋8㎂)) = 4.13k Ohm

여기에 나타낸 각 구성성분들의 치수는 예의 목적으로 쓰여진 것이며 본 발명의 범위를 제한하기 위해 사용된 것이 아니다.

비록 이상적인 상호 저항에 대하여 편차가 있다 할지라도, 그 편차는 종래의 집적회로(10)보다는 훨씬 작다. 본 발명의 집적회로(20)가 상호저항에서 더 적은 편차를 가지고 있기 때문에, 종래의 것보다 훨씬 우수한 선형성을 지니고 있다.

4. 표준 회로와의 편차

본 발명의 제 4전류 미러(4)는 근본적으로 제 3및 제 5전류(3 및 5)와 동일한 변류의 결과를 가지고 있다. 다시말하면, 제 4전류 미러(4)가, 출력전류가 입력전류의 D배라는 것을 의미하는 D의 변류를 가지고 있다면, 제 3및 제 5전류 미러(3 및 5)의 변류의 결과 또한 D가 되어야 한다. 이러한 수정에 의해, 전류 증폭기에 대한 전압의 트랜스컨덕턴스는 D/R1이 된다.

본 발명의 성질을 설명하기 위해 묘사되고 예시된 부분들의 세부 설명, 자료 및 배열이 다음 청구들에서 표현되는 바와 같이 본 발명의 원리와 범위를 벗어나지 않고 당업자에 의해 만들어졌다는 것이 충분히 이해될 것이다.

이상으로 설명한 본 발명에 의한 집적회로의 트랜스컨덕턴스 증폭기는 개선된 직진성 및 저오프셋을 갖는다.

Claims (19)

1. 제 1입력전압과 제 2입력전압을 포함하는 차동 입력전압을 출력전류로 변환하도록 적용된 차동 트랜스컨덕턴스 증폭기를 갖는 집적회로에 있어서, 차동 트랜스컨덕턴스 증폭기는 정지조건 및 완전구동조건에서 작동하는 동안에 각각 제 1 및 제 2전체 트랜스컨덕턴스를 나타내 보이고, 이 트랜스컨덕턴스 증폭기는:

   제 1기준 트랜지스터 및 제 1출력 트랜지스터를 갖고, 이 제 1기준 트랜지스터는 제 1전류원 및 제 2입력전압을 받아들이도록 적용된 제 2터미널에 결합되는 제 1터미널을 갖고, 제 1출력 트랜지스터는 제 1출력전류를 출력하기 위한 제 1터미널과 제 1임피던스 요소의 제 1노드에서 제 1임피던스 요소에 연결된 제 2터미널을 지니며, 제 1임피던스 요소는 제 1입력전압을 받아들이도록 적용된 제 2노드를 갖는, 변류(A)의 제 1 전류 미러와;

   제 1전류 미러에 교차 결합되고 변류(B)를 지니며 제 2기준 트랜지스터와 제 2출력 트랜지스터를 구비하고, 제 2기준 트랜지스터는 제 2전류원에 결합되는 제 1터미널과 제 1입력전압을 받아들이도록 적용된 제 2터미널을 갖고, 제 2출력 트랜지스터는 제 2출력전류를 출력하기 위한 제 1터미널과 제 2임피던스 요소의 제 1노드에서 제 2임피던스 요소에 연결된 제 2터미널을 가지며, 제 2임피던스 요소는 제 2입력전압을 받아들이도록 적용된 제 2노드를 갖고, 출력전류는 제 1 및 제 2출력전류 간에 차가 존재하는 제 2전류 미러를 포함하는 집적회로.
2. 제 1항에 있어서,

   제 1전류 미러의 변류(A)는 제 2전류 미러의 변류(B)와 근본적으로 동일한 집적회로.
3. 제 1항에 있어서,

   제 1임피던스 컨버터와 제 2임피던스 컨버터를 추가로 포함하고, 제 1임피던스 컨버터는 제 1입력전압을 수용하는 제 1터미널 및 제 1임피던스 요소의 제 2노드와 제 2기준 트랜지스터의 제 2터미널 모두에 연결된 제 2터미널에서 고입력 임피던스를 제공하고; 제 2임피던스 컨버터는 제 2입력전압을 수용하는 제 1터미널 및 제 2임피던스 요소의 제 2노드와 제 1기준 트랜지스터의 제 2터미널 모두에 연결된 제 2터미널에서 고입력 임피던스를 제공하는 집적회로.
4. 제 1항에 있어서,

   제 3기준 트랜지스터와 제 3출력 트랜지스터를 포함하고, 제 3기준 트랜지스터는 제 1출력전류를 수용하기 위한 제 1출력 트랜지스터의 제 1터미널에 연결되는 제 1터미널을 갖고, 제 3출력 트랜지스터는 제 3출력전류를 출력하기 위해 적용된 제 1터미널을 갖는, 변류(C)의 제 3전류 미러와, 제 4기준 트랜지스터와 제 4출력 트랜지스터를 포함하고, 제 4기준 트랜지스터는 제 2출력전류를 수용하기 위한 제 2출력 트랜지스터의 제 1터미널에 연결되는 제 1터미널을 갖고, 제 4출력 트랜지스터는 제 4출력전류를 출력하기 위해 적용된 제 1터미널을 지닌 변류(D)의 제 4전류미러를 추가로 포함하는 집적회로.
5. 제 4항에 있어서,

   제 5기준 트랜지스터와 제 5출력 트랜지스터를 포함하고, 제 5기준 트랜지스터는 제 3출력전류를 수용하기 위한 제 3출력 트랜지스터의 제 1터미널에 연결되는 제 1터미널을 갖고, 제 5출력 트랜지스터는 제 5출력전류를 출력하기 위한 제 1터미널을 갖고, 제 5출력 트랜지스터의 제 1터미널은 제 4출력 트랜지시터의 제 1터미널에 연결되어 트랜스컨덕턴스 증폭기의 출력 터미널을 형성하는 변류(E)의 제 5전류 미러를 추가로 포함하는 집적회로.
6. 제 5항에 있어서,

   제 3전류 미러의 변류(C)와 제 5전류 미러의 변류(E)는 근본적으로 제 4전류 미러의 변류(D)와 동일한 집적회로.
7. 제 1항에 있어서,

   제 1전류 미러의 기준 트랜지스터와 출력 트랜지스터, 제 2전류 미러의 기준 트랜지스터와 출력 트랜지스터의 각각의 특성, 제 1전류원과 제 2전류원의 각각의 값, 제 1임피던스 요소와 제 2임피던스 요소의 각각의 값은 제 1전체 트랜스컨덕턴스가 제 2 전체 트랜스컨덕턴스와 근본적으로 동일하도록 선택되는 집적회로.
8. 제 1항에 있어서,

   제 1 및 제 2기준 트랜지스터와, 제 1 및 제 2출력 트랜지스터는 N형 반도체인 집적회로.
9. 제 1항에 있어서,

   제 1 및 제 2기준 트랜지스터와, 제 1 및 제 2출력 트랜지스터는 P형 반도체인 집적회로.
10. 제 3항에 있어서,

    제 1 및 제 2임피던스 컨버터는 P형 반도체로 제조되는 집적회로.
11. 제 3항에 있어서,

    제 1 및 제 2임피던스 컨버터는 N형 반도체로 제조되는 집적회로.
12. 제 4항에 있어서,

    제 3 및 제 4전류 미러는 P형 반도체로 제조되는 집적회로.
13. 제 4항에 있어서,

    제 3 및 제 4전류 미러는 N형 반도체로 제조되는 집적회로.
14. 제 5항에 있어서,

    제 5전류 미러는 N형 반도체로 제조되는 집적회로.
15. 제 5항에 있어서,

    제 5전류 미러는 P형 반도체로 제조되는 집적회로.
16. 제 9, 10, 12 또는 15항에 있어서,

    P형 반도체는 양극성 PNP 반도체인 집적회로.
17. 제 9, 10, 12 또는 15항에 있어서,

    P형 반도체는 P-채널 MOS 트랜지스터인 집적회로.
18. 제 8, 11, 13 또는 14항에 있어서,

    N형 반도체는 양극성 NPN 트랜지스터인 집적회로.
19. 제 8, 11, 13 또는 14항에 있어서, N형 반도체는 MOS N-채널 트랜지스터인 집적회로.