KR20030000766A - 반도체 메모리의 리던던시 회로 - Google Patents

반도체 메모리의 리던던시 회로 Download PDF

Info

Publication number
KR20030000766A
KR20030000766A KR1020010036884A KR20010036884A KR20030000766A KR 20030000766 A KR20030000766 A KR 20030000766A KR 1020010036884 A KR1020010036884 A KR 1020010036884A KR 20010036884 A KR20010036884 A KR 20010036884A KR 20030000766 A KR20030000766 A KR 20030000766A
Authority
KR
South Korea
Prior art keywords
redundancy
column
decoder
redundancy column
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020010036884A
Other languages
English (en)
Inventor
김동욱
한공흠
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010036884A priority Critical patent/KR20030000766A/ko
Publication of KR20030000766A publication Critical patent/KR20030000766A/ko
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/844—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by splitting the decoders in stages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

페일 구제율을 개선할 수 있는 반도체 메모리의 리던던시 회로가 개시된다. 복수 개의 행과 열의 매트릭스 형으로 배열된 노말 메모리 및 다수의 열로 구분 배열된 리던던시 컬럼메모리 셀들을 가지는 메모리 셀 어레이와, 상기 리던던시 컬럼 메모리 셀들에 연결된 리던던시 컬럼 디코더와, 상기 노말 메모리 셀들에 연결된 노말 컬럼 디코더와 상기 리던던시 컬럼 디코더와 어드레스 버퍼 사이의 리던던시 컬럼 프리디코더 블럭을 포함하는 반도체 메모리 장치의 컬럼 리던던시 회로는, 결함난 셀의 어드레스에 따른 내부 프로그램을 위해 트랜지스터 소자 및 퓨즈 소자를 포함하며, 상기 리던던시 컬럼 프리 디코더 블럭을 구성하는 각각의 리던던시 컬럼 프리 디코더와 상기의 리던던시 컬럼 프리 디코더의 출력부를 포함하는 것을 특징으로 한다.

Description

반도체 메모리의 리던던시 회로{redundancy circuit in semiconductor memory}
본 발명은 반도체 메모리에 관한 것으로, 특히 페일 구제율을 개선할 수 있는 반도체 메모리의 리던던시 회로에 관한 것이다.
일반적으로, 반도체 메모리 소자가 점차 고집적화, 소형화 되면서 생산성 향상이 중시되며, 특히 메모리 셀의 경우 생산에 있어 결함에 가장 취약한 부분이 되어 그에 따른 수율 저하가 큰 문제로 제기되어 되었다. 이러한 문제를 해결하기 위해 여러 가지 방법들이 제안되었으나, 그중 가장 일반화된 방법이 결함이 있는 셀을 여분의 셀(Redundancy Cell)로 대체하여 생산의 수율을 향상 시키는 것이다. 이러한 리페어 스킴(Repair Scheme)의 경우 대개 페일셀은 로우(행)나 컬럼(열)단위로 대체되는 데 이러한 것중 로우 단위의 대체를 도 1을 참조하여 설명한다.
도 1은 일반적으로 사용되는 종래의 컬럼 리던던시 회로구조를 나타내고 있다. 8개의 입출력 불럭에 대응되게 행과 열단위로 배열된 메모리 셀 어레이(100)내에는 노말 컬럼 셀과 리던던시 컬럼 셀이 포함되어 있다. 도 1의 경우 하나의 입출력 블록의 갯수는 노말 컬럼 셀 32개와 리던던시 컬럼 셀 1개로 되어 있는 구조이다. 상기 메모리 셀 어레이(100)는 상기 입출력 블록의 갯수 만큼에 대응하는 노말 컬럼 디코더 (200)와 리던던시 컬럼 디코더(201)와 리던던시 컬럼 프리 디코더(600)에 각기 연결된다. 어드레스 버퍼(500)는 노말 컬럼 프리 디코더(650)와 리던던시 컬럼 프리 디코더(600)에 공통 연결된다. 8개의 입출력회로는 데이터 버스를 통해 상기 메모리 셀 어레이(100)내의 8개의 블록과 각기 대응되어 연결된다. 상기 도 1의 구성에서, 메모리 셀 어레이(100)내의 노말 셀(102)의 결함에 기인하여 그에 대응 되는 리던던시 컬럼(101)으로 대체되는 과정은 다음과 같다. 노말 메모리 셀(102)내의 결함 셀을 지정하는 컬럼 어드레스가 상기 어드레스 버퍼 (500)로 입력되는 경우에는 리던던시 컬럼 프리 디코더(600)는 내부에 구비된 퓨즈의 커팅에 의한 프로그램에 의해 결함있는 노말 셀의 컬럼을 디스에이블 하고 그에 대응되는 리던던시 셀의 컬럼을 인에이블하기 위한 신호 R-ENA, N-DIS를 출력한다. 상기 퓨즈의 커팅은 상기 메모리의 웨이퍼 상태에서 레이져 광선등을 퓨즈에 조사하는 것에 의해 수행된다. 상기 노말 디에이블 신호 N-DIS가 상기 노말 컬럼 프리디코더(650)를 통해 상기 노말 컬럼 디코더(200)에 인가되며, 상기 디코더(200)는 이에 응답하여 해당 노말 컬럼을 디스에이블 시킨다. 이에 따라 결함있는 노말 셀의 열은 메모리의 리드 또는 라이트시 동작불능의 상태에 놓여진다. 한편, 상기 리던던시 인에이블 신호 R-ENA는 상기 리던던시 컬럼 프리 디코더(600)를 통해 리던던시 컬럼 디코더(201)에 인가된다. 이에 따라 리던던시 셀의 컬럼이 인에이블 되어 결국 결함있는 노말 셀이 여분의 리던던시 셀의 열로 대체되는 것이다.
상기 리던던시 메모리 셀의 선택에 의해 데이터 리드시 출력되는 셀내의 데이터는 상기 데이터 버스를 통해 미 도시된 센스앰프에 제공된다. 센스앰프는 그에 따른 데이터를 센싱하여 데이터를 출력 버퍼에 인가함으로써 리던던시 셀의 데이터가 미도시된 I/O회로를 통해 외부로 출력되어진다.
상기한 바와 같이 종래에는 노말 메모리 셀의 결함시 대응되는 리던던시 셀은 2K(2048)로우 단위로 대체 된다. 이처럼 한번에 2K 단위의 로우가 대체되는 리던던시 대체 기술은 페일 셀의 구제 확율을 저하시킨다. 즉 대체되는 여분의 컬럼중에서 하나의 셀이라도 결함을 가지고 있다면 리던던시 대체는 실패로 끝나 수율에 도움을 주지 못한다. 또한, 다수개의 메모리 셀이 결함난 경우에 이를 대체하기 위한 여분의 컬럼수는 최대로 결함난 개수의 8배가 되므로, 컬럼 리던던시 메모리 셀 블럭의 면적증가가 야기되어 그에 따른 칩의 사이즈의 증가는 결국 코스트의 증가를 초래하게 된다.
상기한 바와 같이, 종래의 리던던시 구조에서는 컬럼 리던던시 메모리 셀 블럭의 면적증가에 따라 칩의 사이즈 증가 및 코스트 상승의 문제점이 있어왔다.
따라서, 본 발명의 목적은 페일 구제율을 개선할 수 있는 기존의 반도체 메모리의 컬럼 리던던시 회로를 개선함에 있다.
본 발명의 다른 목적은 리던던시 메모리 셀을 채용하는 반도체 메모리에서 메모리 칩 사이즈를 줄일수 있는 컬럼 리던던시 회로를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따르면, 복수 개의 행과 열의 매트릭스 형으로 배열된 노말 메모리 및 다수의 열로 구분 배열된 리던던시 컬럼메모리 셀들을 가지는 메모리 셀 어레이와, 상기 리던던시 컬럼 메모리 셀들에 연결된 리던던시 컬럼 디코더와, 상기 노말 메모리 셀들에 연결된 노말 컬럼 디코더와 상기 리던던시 컬럼 디코더와 어드레스 버퍼 사이의 리던던시 컬럼 프리디코더 블럭을 포함하는 반도체 메모리 장치의 컬럼 리던던시 회로에 있어서:
결함난 셀의 어드레스에 따른 내부 프로그램을 위해 트랜지스터 소자 및 퓨즈 소자를 포함하며, 상기 리던던시 컬럼 프리 디코더 블럭을 구성하는 각각의 리던던시 컬럼 프리 디코더와 상기의 리던던시 컬럼 프리 디코더의 출력부를 포함함을 특징으로 한다.
상기 리던던시 컬럼 프리디코더에 포함된 리던던시 컬럼 프리디코더 및 출력부는 여기에 노말 센스 앰프 및 라이트 드라이버와 입출력 제어회로간에 연결된다.
상기한 본 발명의 구성에 따르면, 페일 셀의 구제 확률을 보장 할 수 있으며 메모리의 칩 사이즈를 소형화 할 수 있게 된다.
도 1은 종래의 컬럼 리던던시 회로구조도
도 2는 본 발명의 실시 예에 따른 컬럼 리던던시 회로구조도
도 3 내지 도 5는 도 2의 각부의 상세도들
도 6은 본 발명에 따른 컬럼 리던던시 구제 예를 보인 도면
이하에서는 본 발명에 따른 개선된 리던던시 구조에 대한 바람직한 실시 예가 첨부된 도면들을 참조하여 설명된다. 비록 다른 도면에 표시되어 있더라도 동일내지 유사한 기능을 수행하는 구성요소들은 동일한 참조부호로서 나타나 있다.
본 발명에 따른 구성은 도 2와 같이 나타나고, 그에 따른 실시예의 구성은 컬럼 리던던시 회로의 구체도인 도 3 및 도 4, 그리고 도 5로 되어 있다.
도 2를 참조하면, 본 발명에 따른 컬럼 리던던시 회로의 블록도가 나타나 있다. 상기 도 2에는 이해의 편의를 제공하기 위해 도 1에 나타난 참조부호와 동일 또는 유사한 부분이 동일 참조부호로서 제공되고 있다. 도 2에서, 메모리 셀 어레이(100)는 도 1과 같이 노말 셀부(102) 및 리던던시 메모리 셀부(101)로 구분되어 있으며, 노말 메모리 셀부(102)는 8개의 I/O 로 구성되고, 하나의 I/O당 컬럼의 개수는 32개로 되어 있다. 여기서 상기 리던던시 메모리 셀부(101)는 상기 노말 메모리 셀부(102)와 회로상에서 구분 배치 되어있다. 상기 도면에서, 결함난 노말 메모리 셀을 리던던시 메모리셀 들로 교체시 상기 리던던시 컬럼 프리 디코더(600)의 내부 퓨즈를 프로그래밍 하는 것에 의해 상기 리던던시 컬럼 디코더(201)을 인에이블 시키는 동작은 종래의 기술과 동일하나, 본 발명의 경우에는 리던던시 컬럼 프리 디코더(600)를 프로그래밍 하는 방법을 달리 함으로써, 결함난 노말 메모리 셀의 대체 방식을 전환하는데 차이가 있다. 즉, 기존의 리던던시 컬럼 프리디코더의 경우 Y 어드레스 버퍼 쪽에서만 나오는 신호를 받아 내부 퓨즈를 프로그래밍 하였으나, 일부 X 어드레스 버퍼의 신호를 받도록 하여, 여기서는 A0 어드레스 버퍼에서 나오는 신호, 퓨즈 프로그래밍을 함으로써 기존의 2K(2048)단위로 리페어 되던 셀블록을 절반으로 줄일 수 있다.
도 2에서 도시된 리던던시 컬럼 프리 디코더 블럭(600) 내의 구성은 도 3에 도시되어 있다. X 버퍼 신호를 프로그래밍하는 퓨즈를 추가한 리던던시 컬럼 프리 디코더 1(610)와, 리던던시 컬럼 프리 디코더 2(620)과, 이 각각의 출력신호를 조합하는 리던던시 컬럼 프리 디코더 출력부(630)로 구성되어 있다. 상기 리던던시 컬럼 프리 디코더1과 2의 구성은 각각 도 4와 도 5에 도시되어 있다. 도 4에서는 기존의 Y블럭 (611)에 본 발명에서 추가된 X블럭 (612)이 보여진다. 도 5에서는 기존의 Y블럭 (621)에 본 발명에서 추가된 X블럭 (622)이 보여진다. 이들 X블럭들을 추가하여 리던던시 컬럼 프리 디코더1 / 2의 내부 퓨즈 프로그래밍을 함으로써 도 2에서 노말 셀의 페일시 리던던시 컬럼 프리 디코더 블럭에서 나가는 리던던시 인에이블 신호, 즉, R-ENA 가 인가되어 2K(2048)개의 리던던시 컬럼 셀 중에 1K(1024)개의 셀만 선택되게 된다. 따라서 종래의 기술에서 노말 컬럼 셀의 페일시 I/O단위에서 한번에 컬럼 셀 전체가 리페어 되던 것이 그 중 1/2 만큼만 대체 할 수 있는 것이다. 이러한 방법을 응용하면 내부 퓨즈 프로그래밍의 방법에 따라 1/2이 아닌 그보다 더 작은 단위의 리던던시 셀로 대체가 가능함을 알 수 있다.
결국, 노말 셀의 결함에 기인하여 리던던시 컬럼 셀의 대체시, 리던던시 컬럼 프리디코더 블럭 내의 두개의 다른 리던던시 컬럼 프리디코더를 포함한 새로운 회로구성을 하면 1/2이하의 컬럼 단위의 리던던시 셀로 대체가 가능한 것이다.
도 6에서는 구제 상황의 실질적 예가 보여진다. 하나의 노말 셀(741)이 페일이 난 경우에 PRED신호가 디스에이블 상태인 초기 래치회로(615)에 의해 로우 데이터가 래치된 상태에서 리던던시 컬럼 프리디코더1(610)에 입력 펄스신호 PRED1가 인가되면 RA0P신호가 디스에이블되고, 래치회로의 패스 트랜지스터(616)가 오프 상태로 되어 퓨즈 상단 노드(617)가 하이 상태로 변환된다. 이 경우 프로그래밍 퓨즈 614가 커팅될 때, 또한 리던던시 컬럼 프리디코더2(620)는 RA0Pb신호가 인에이블되고 프로그래밍 퓨즈(623)이 커팅될 때 두 리던던시 프리디코더1,2의 출력 신호 RCEPib1,2가 모두 로우 상태로 되어 페일셀(741)이 포함된 블럭(740)이 리던던시 컬럼 블럭(720)으로 대체 되게 된다. 또한 동시에 또 다른 페일셀(751)이 생겼다고 가정하자. 이 경우에는 RA0P신호가 인에블되고 프로그래밍 퓨즈(613)이 커팅, RA0Pb가 디스에이블된 상태에서 퓨즈 (624)가 커팅될 때 역시 RCEPib가 하이 상태로 되게 된다. 이때 페일셀(751)을 포함하고 있는 블럭(750)이 리던던시 컬럼 블럭(730)으로 대체된다. 즉, 종래에 상기의 예와 같이 페일이 난 상황에서 셀을 구제하려면 두개의 2K단위의 리던던시 컬럼이 필요했으나 본 발명에서 기술한 방법을 이용하면 구제를 위한 리던던시 컬럼을 반으로 줄일 수 있다. 또한 본 방법에서 X 어드레스 신호를 추가한다면 구제를 위한 리던던시 컬럼을 더 줄이는 것도 가능하다. 이와 같이, 결함 셀의 대체시 종래의 기술서 컬럼 2K 단위로 대체 되던 것을 본 발명에서는 1K 단위 혹은 그 이하 단위로 대체하므로 종래에 비해 적어도 반으로 리던던시 셀 면적을 줄일 수 있어, 페일 구제율을 개선 할 수 있음은 물론 메모리 칩 사이즈를 줄일 수 있는 효과도 아울러 가진다.
상기한 설명에서 본 발명의 실시 예를 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다. 예를 들어, 사안이 다른 경우에 리던던시 구조를 변경시킬 수 있음은 물론이다.
상기한 바와 같은 본 발명에 따르면, 결함 셀의 대체시 1K 단위 혹은 그 이하 단위로 대체하므로 종래에 비해 적어도 반으로 리던던시 셀 면적을 줄일 수 있어, 페일 구제율을 개선 할 수 있음은 물론 메모리 칩 사이즈를 줄일 수 있는 효과를 갖는다.

Claims (3)

  1. 복수 개의 행과 열의 매트릭스 형으로 배열된 노말 메모리 및 다수의 열로 구분 배열된 리던던시 컬럼메모리 셀들을 가지는 메모리 셀 어레이와, 상기 리던던시 컬럼 메모리 셀들에 연결된 리던던시 컬럼 디코더와, 상기 노말 메모리 셀들에 연결된 노말 컬럼 디코더와 상기 리던던시 컬럼 디코더와 어드레스 버퍼 사이의 리던던시 컬럼 프리디코더 블럭을 포함하는 반도체 메모리 장치의 컬럼 리던던시 회로에 있어서:
    결함난 셀의 어드레스에 따른 내부 프로그램을 위해 트랜지스터 소자 및 퓨즈 소자를 포함하며, 상기 리던던시 컬럼 프리 디코더 블럭을 구성하는 각각의 리던던시 컬럼 프리 디코더와 상기의 리던던시 컬럼 프리 디코더의 출력부를 포함하는 반도체 메모리 장치의 컬럼 리던던시 회로.
  2. 제1항에 있어서, 상기 리던던시 컬럼 프리 디코더를 구성하는 Y 어드레스에 따른 내부 프로그래밍을 위해 사용된 소자 이외의 X 어드레스에 의한 내부 프로그래밍에 사용된 트랜지스터 소자와 퓨즈 소자가 포함됨을 특징으로 하는 반도체 메모리 장치의 컬럼 리던던시 회로.
  3. 복수 개의 행과 열의 매트릭스 형으로 배열된 노말 메모리 및 다수의 열로 구분 배열된 리던던시 컬럼 메모리 셀들을 가지는 메모리 셀 어레이와, 상기 리던던시 컬럼 메모리 셀들에 연결된 리던던시 컬럼 디코더와, 상기 노말 메모리 셀들에 연결된 노말 컬럼 디코더와, 상기 리던던시 컬럼 디코더와 어드레스 버퍼 사이에 연결된 리던던시 컬럼 프리디코더를 포함하는 반도체 메모리 장치의 컬럼 리던던시 회로에 있어서:
    상기 리던던시 컬럼 프리디코더가,
    행 및 열 어드레스를 수신하며, 결함난 셀의 어드레스에 따른 내부 프로그램을 위해 트랜지스터 소자 및 퓨즈 소자를 포함하는 제1,2 리던던시 컬럼 프리 디코더와;
    상기 제1,2 리던던시 컬럼 프리 디코더의 출력을 논리조합하여 리던던시 컬럼을 분할하여 대체되게 하기 위한 리던던시 프리 디코딩 신호를 출력하는 리던던시 컬럼 프리 디코더 출력부로 구성됨을 특징으로 하는 회로.
KR1020010036884A 2001-06-27 2001-06-27 반도체 메모리의 리던던시 회로 Ceased KR20030000766A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010036884A KR20030000766A (ko) 2001-06-27 2001-06-27 반도체 메모리의 리던던시 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010036884A KR20030000766A (ko) 2001-06-27 2001-06-27 반도체 메모리의 리던던시 회로

Publications (1)

Publication Number Publication Date
KR20030000766A true KR20030000766A (ko) 2003-01-06

Family

ID=27711368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010036884A Ceased KR20030000766A (ko) 2001-06-27 2001-06-27 반도체 메모리의 리던던시 회로

Country Status (1)

Country Link
KR (1) KR20030000766A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472258B2 (en) 2015-01-07 2016-10-18 Samsung Electronics Co., Ltd. Method of operating memory device and method of operating memory system including the same
US11574700B2 (en) 2020-09-29 2023-02-07 Samsung Electronics Co., Ltd. Memory device for column repair

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04103099A (ja) * 1990-08-23 1992-04-06 Toshiba Corp 半導体記憶装置
JPH0628890A (ja) * 1992-03-23 1994-02-04 Toshiba Corp 半導体メモリ
KR980005061A (ko) * 1996-06-29 1998-03-30 김주용 셀 대 셀 리페어 장치
JPH10275493A (ja) * 1997-03-31 1998-10-13 Nec Corp 半導体記憶装置
KR19990014031A (ko) * 1997-07-21 1999-02-25 윤종용 리던던시 퓨즈박스 및 복수개의 메모리블락들에 공유되는 칼럼 리던던시 퓨즈박스를 구비하는 반도체장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04103099A (ja) * 1990-08-23 1992-04-06 Toshiba Corp 半導体記憶装置
JPH0628890A (ja) * 1992-03-23 1994-02-04 Toshiba Corp 半導体メモリ
KR980005061A (ko) * 1996-06-29 1998-03-30 김주용 셀 대 셀 리페어 장치
JPH10275493A (ja) * 1997-03-31 1998-10-13 Nec Corp 半導体記憶装置
KR19990014031A (ko) * 1997-07-21 1999-02-25 윤종용 리던던시 퓨즈박스 및 복수개의 메모리블락들에 공유되는 칼럼 리던던시 퓨즈박스를 구비하는 반도체장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472258B2 (en) 2015-01-07 2016-10-18 Samsung Electronics Co., Ltd. Method of operating memory device and method of operating memory system including the same
US11574700B2 (en) 2020-09-29 2023-02-07 Samsung Electronics Co., Ltd. Memory device for column repair
US11901033B2 (en) 2020-09-29 2024-02-13 Samsung Electronics Co., Ltd. Memory device for column repair

Similar Documents

Publication Publication Date Title
KR960002777B1 (ko) 반도체 메모리 장치의 로우 리던던시 장치
KR100200985B1 (ko) 용장 회로 장치
US7613056B2 (en) Semiconductor memory device
US6307795B1 (en) Semiconductor memory having multiple redundant columns with offset segmentation boundaries
JP4311917B2 (ja) 半導体装置
KR100375987B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR100230393B1 (ko) 반도체 메모리장치
EP1398796A1 (en) Dedicated redundancy circuits for different operations in a flash memory device and methods of operating the same
US6269030B1 (en) Semiconductor memory device
KR20050101877A (ko) 반도체 메모리 장치 및 그 구동 방법
JP2001110196A (ja) 半導体メモリ装置
JP4521636B2 (ja) 半導体記憶装置
US20030012066A1 (en) Memory and method for replacing defective memory cells in the same
US20040153732A1 (en) Semiconductor memory device having a test circuit
KR20070057336A (ko) 공통 퓨즈 블락을 갖는 메모리 장치
KR20030000766A (ko) 반도체 메모리의 리던던시 회로
KR20020019171A (ko) 반도체 메모리 장치의 컬럼 리던던시 회로
KR100206697B1 (ko) 반도체 메모리의 칼럼 리던던시 회로
KR0172367B1 (ko) 페일 구제율을 개선한 반도체 메모리의 리던던시 회로
KR100372207B1 (ko) 반도체 메모리 장치
JP2509343B2 (ja) 半導体メモリ装置
KR100400771B1 (ko) 워드라인 리던던시 회로
KR100406585B1 (ko) 셀대셀리페어장치
KR0177787B1 (ko) 로우 리던던시 회로 및 그 제어방법
KR0172348B1 (ko) 로우 리던던시 회로를 가지는 반도체 메모리 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010627

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060529

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010627

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070430

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070904

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20071218

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20070904

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20070430

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I