KR20100123722A - 실리콘 에피텍셜 웨이퍼 및 그 제조방법 - Google Patents

실리콘 에피텍셜 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR20100123722A
KR20100123722A KR1020107020637A KR20107020637A KR20100123722A KR 20100123722 A KR20100123722 A KR 20100123722A KR 1020107020637 A KR1020107020637 A KR 1020107020637A KR 20107020637 A KR20107020637 A KR 20107020637A KR 20100123722 A KR20100123722 A KR 20100123722A
Authority
KR
South Korea
Prior art keywords
silicon
substrate
oxide film
susceptor
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020107020637A
Other languages
English (en)
Other versions
KR101559977B1 (ko
Inventor
타케시 아라이
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20100123722A publication Critical patent/KR20100123722A/ko
Application granted granted Critical
Publication of KR101559977B1 publication Critical patent/KR101559977B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7611—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 실리콘 기판을 서셉터에 재치하여 에피텍셜층을 성장시킴으로써 실리콘 에피텍셜 웨이퍼를 제조하는 방법에 있어서, 적어도 실리콘 기판(W)의 이면 전면에 실리콘 산화막(4)을 형성하는 공정과, 실리콘 기판(W)의 적어도 엣지부(3)에 형성된 실리콘 산화막(4)을 제거하는 공정과, 실리콘 산화막(4)을 개재하여 서셉터(16) 상에 실리콘 기판(W)을 재치하는 공정을 포함하고, 이 서셉터(16)로 실리콘 산화막(4)을 개재하여 실리콘 기판(W)을 유지한 채, 실리콘 기판 상에 에피텍셜층(5)을 성장시키는 것을 특징으로 하는 실리콘 에피텍셜 웨이퍼의 제조방법이다. 이에 의해 디바이스 제조공정에서 발진을 저감할 수 있는 실리콘 에피텍셜 웨이퍼 및 그 제조방법이 제공된다.

Description

실리콘 에피텍셜 웨이퍼 및 그 제조방법{SILICON EPITAXIAL WAFER AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 기판을 서셉터(susceptor)에 재치(載置)하여 에피텍셜(epitaxial) 성장장치 내에서 실리콘 에피텍셜층을 성장시킴으로써 실리콘 에피텍셜 웨이퍼를 제조하는 방법 및 이 방법에 의해 제조되는 실리콘 에피텍셜 웨이퍼에 관한 것이다.
에피텍셜 성장기술은 바이폴라트랜지스터나 MOSLSI 등의 집적회로의 제조에 사용되는 단결정 박막층을 기상성장시키는 기술로, 순수한 반도체 단결정 기판 상에 기판의 결정방위에 맞춰 균일한 단결정 박막을 성장시키거나 도펀트 농도차가 큰 접합의 급격한 불순물 구배를 형성할 수 있기 때문에 매우 중요한 기술이다.
이와 같은 에피텍셜 성장을 행하기 위한 장치로는 종형(팬케익형), 배럴형(실린더형), 횡형의 3종류가 일반적이다. 이들 성장장치의 기본적인 원리는 공통적이다. 이 성장장치는 단결정 실리콘 기판을 재치하기 위한 에피텍셜 성장용 서셉터를 내부에 구비한 반응실이나 반응실 외부에 구비되는 할로겐램프 등으로 이루어진 가열수단 등을 구비하여 구성되어 있으며, 종형 중 1장씩 처리하는 장치를 매엽식 에피텍셜 성장장치라 한다.
여기서, 예를 들면 이 매엽식 에피텍셜 성장장치에 대해 도 4를 참조하여 설명한다. 도 4는 종래부터 사용되고 있는 일반적인 매엽식 에피텍셜 성장장치의 일 예를 나타내는 계략도이다.
이 매엽식 에피텍셜 성장장치(41)는 표면에 에피텍셜층이 적층되는 실리콘 기판(42)이 내부에 배치되는 반응실(43)을 가지며, 이 반응실(43)에 원료가스·캐리어가스를 도입하기 위한 가스도입구(44)와 가스를 배출하는 가스배출구(45)가 구비되어 있다. 또한, 반응실(43) 내에는 실리콘 기판(42)을 재치하는 서셉터(46)를 구비한다.
또한, 적어도 반응실(43)의 외부에는 실리콘 기판(42)을 가열하는 예를 들면 할로겐램프 등의 가열수단(48)을 구비하고 있다.
그리고, 도 4에 나타낸 매엽식 에피텍셜 성장장치(41)를 사용하여 실리콘 기판(42) 상에 에피텍셜층을 형성하는 일반적인 방법에 대해 설명하면 우선, 서셉터(46) 상에 단결정실리콘 기판(42)을 재치하고 서셉터(46)를 지지하는 지지축(49) 및 이를 회전(자전)시키는 미도시의 회전기구에 의해 실리콘 단결정 기판(42)을 회전시키면서, 가열수단(48)에 의해 기판(42)을 소정의 온도로 가열하여 반응실(43) 내에 예를 들면 수소 등의 캐리어가스로 희석한 트리클로로실란 등의 원료가스를 소정시간, 소정유량으로 가스도입구(44)에서 공급함으로써 행해지고 있다. 이에 의해 기판(42) 상에 에피텍셜층을 적층시킨 실리콘 에피텍셜 웨이퍼를 얻을 수 있다.
상기 실리콘 에피텍셜 웨이퍼의 제조에 있어서, 품질의 향상이 종래부터 도모되고 있으나 그 한 방법으로 서셉터에 형성된 스폿페이싱(spot facing) 형상의 변형이 행해졌다. 예를 들면, 일본특허공개 소(昭)59-50095호 공보에는 여러 가지 서셉터가 개시되어 있다. 이와 같은 서셉터는 크게 분류하여 기판의 이면의 거의 전면을 지지하는 타입과 기판의 일부만을 지지하는 타입으로 나눌 수 있다(예를 들면 일본특허공개 소(昭)59-50095호 공보, 일본특허공개 평(平)5-238882호 공보, 일본특허공개 평(平)7-58039호 공보, 일본특허공개 2004-319623호 공보 참조).
기판 이면의 거의 전면을 지지하는 타입에서는 스폿페이싱의 저면이 평탄한 것, 재치하는 기판의 직경보다 작은 직경을 가지는 원주형의 돌부가 스폿페이싱의 저면에 형성되어 있는 것, 기판과 접촉하는 부분이 메쉬(mesh) 형상으로 되어 있는 것 등을 들 수 있다.
하지만, 이와 같은 타입의 서셉터는 기판 이면의 거의 전면과 접촉하기 때문에 기판의 재치면(이면)에 흠집이 생긴다는 문제점이 있었다. 또한 기판 이면에 흠집이 남아있으면 이후의 디바이스 제조공정에서 발진(發塵)의 원인이 되었다.
한편, 기판의 일부만을 지지하는 타입에서는 링형상의 돌부가 재치되는 기판의 엣지부보다 내측에 형성된 것, 스폿페이싱의 중앙부에 추가로 홈부가 형성된 디바이스가 제작되지 않은 기판의 외주부(엣지부보다 내측)를 유지하는 것 등이 있다.
하지만, 이와 같은 타입의 서셉터는 기판의 이주면 전면에 흠집을 내지는 않지만 일부분에서만 기판을 지지하기 때문에 접촉부에서의 흠집이 깊거나, 기판이 휘거나, 기판의 엣지부에서 슬립(slip)이 발생하는 등의 문제가 있었다.
또한, 일본특허공개 2005-235906호 공보에는 기판의 이면에 발생하는 흠집을 저감하기 위해 스폿페이싱의 외주에 경사면을 형성하고 이 경사면에 기판의 엣지부가 접촉되도록 기판을 지지하는 서셉터가 개시되어 있다. 또한, 일본특허공개 2003-100855호 공보에서는 리프트핀이 기판의 이면에 흠집을 내지 않도록 기판의 이면에 실리콘 산화막을 형성하는 것이 개시되어 있다.
하지만, 이와 같이 기판의 지지방법을 연구해도 디바이스 제조공정에서의 발진(發塵) 문제는 여전히 해결되지 않았다.
본 발명은 이와 같은 문제를 감안하여 이루어진 것으로 디바이스 제조공정에서 발진을 저감할 수 있는 실리콘 에피텍셜 웨이퍼 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 실리콘 기판을 서셉터에 재치하여 에피텍셜층을 성장시킴으로써 실리콘 에피텍셜 웨이퍼를 제조하는 방법에 있어서, 적어도 상기 실리콘 기판의 이면 전면에 실리콘 산화막을 형성하는 공정과, 상기 실리콘 기판의 적어도 엣지부에 형성된 실리콘 산화막을 제거하는 공정과, 상기 실리콘 산화막을 개재하여 상기 서셉터 상에 상기 실리콘 기판을 재치하는 공정을 포함하고, 이 서셉터로 상기 실리콘 산화막을 개재하여 상기 실리콘 기판을 유지한 채, 상기 실리콘 기판 상에 에피텍셜층을 성장시키는 것을 특징으로 하는 실리콘 에피텍셜 웨이퍼의 제조방법을 제공한다.
또한, 본 발명은 실리콘 기판 상에 에피텍셜층을 성장시킨 실리콘 에피텍셜 웨이퍼로, 상기 실리콘 기판의 적어도 엣지부 및 이주면의 외주에서 1mm 내측까지의 영역은 서셉터에 의한 접촉 흠집이 없는 것을 특징으로 하는 실리콘 에피텍셜 웨이퍼를 제공하고, 특히 상기 실리콘 기판의 이면은 전면에 걸쳐 서셉터에 의한 접촉 흠집이 없는 것이 바람직하다.
이와 같이 기판의 엣지부를 제외한 이주면에 실리콘 산화막을 가지는 기판을, 이 실리콘 산화막을 개재하여 서셉터에 재치하여 에피텍셜층을 형성함으로써 실리콘 기판의 적어도 엣지부 및 이주면의 외주에서 1mm 내측까지의 영역 혹은 이면의 전면에 걸쳐 서셉터와의 접촉 흠집이 발생하지 않고 에피텍셜층을 성장시킬 수 있으며 또한 이후의 공정에서도, 기판에서의 발진을 억제할 수 있다. 이 때문에 웨이퍼 제조나 디바이스 제조의 수율 및 품질을 향상시킬 수 있다.
또한, 상기 실리콘 기판이 도펀트를 함유하는 경우, 상기 실리콘 산화막의 제거공정에서, 상기 실리콘 산화막의 제거영역을 최대 이주면의 외주에서 내측을 향해 1mm까지로 하는 것이 바람직하다.
이와 같이 실리콘 기판이 도펀트를 함유하는 경우, 제거할 실리콘 산화막은 최대 이주면의 외주에서 내측을 향해 1mm까지로 함으로써 에피텍셜층의 성장 중에 실리콘 기판의 이면에서의 오토 도프를 억제할 수 있다.
이 경우, 상기 실리콘 산화막을 제거하는 공정은 경면연마로 행하는 것이 바람직하며 또한, 상기 실리콘 기판의 엣지부는 경면인 것이 바람직하다.
이와 같이 경면연마로 엣지부의 실리콘 산화막을 정밀도 좋게 제거할 수 있으며 또한, 실리콘 기판의 엣지부가 경면이기 때문에 더욱 발진이 없는 실리콘 에피텍셜 웨이퍼를 제조할 수 있다.
또한, 상기 실리콘 산화막을 형성하는 공정은 CVD법에 의해 이루어지는 것이 바람직하다.
이와 같이, CVD법에 의해 실리콘 기판의 이면 전면에 실리콘 산화막을 형성함으로써 간단히 CVD실리콘 산화막을 형성할 수 있을 뿐만 아니라 에피텍셜층을 성장시킨 후에 간단히 실리콘 산화막을 제거할 수 있다.
본 발명에 따른 실리콘 에피텍셜 웨이퍼 및 그 제조방법이라면 실리콘 기판의 이면에 서셉터와의 접촉 흠집이 발생하지 않고 에피텍셜층을 성장시킬 수 있으며 또한 이후의 공정에서도 기판에서의 발진을 억제할 수 있다. 따라서 웨이퍼 제조나 또한 디바이스 제조의 수율 및 웨이퍼 제품의 품질을 향상시킬 수 있다.
도 1은 본 발명의 실리콘 에피텍셜 웨이퍼를 제조하는 방법에서 서셉터와의 접촉관계를 상세하게 나타낸 단면도이다.
도 2는 기판을 뒤에서 본 계략도이다.
도 3은 본 발명에 관한 실리콘 에피텍셜 웨이퍼의 제조방법의 공정 플로우를 설명하기 위한 도이다.
도 4는 일반적인 매엽식 에피텍셜 성장장치의 계략도이다.
에피텍셜 웨이퍼 제조 및 그 후의 디바이스 제조에서의 발진은 엣지부에 퇴적된 폴리실리콘이나 기판에 있는 흡집에서 직접 발진하는 것 외에 실리콘 산화막 등의 막형성·제거프로세서에서 흠집 내부에 실리콘 산화막이 잔류하고 이것이 박리함으로써 발진이 된다. 이 때문에 종래부터 여러 서셉터가 개발되어 왔다. 하지만 아무리 서셉터에서의 기판 지지방법을 변경해도 디바이스 제조공정에서의 발진 문제는 해소할 수 없었다.
상기 발진의 원인이 되는 기판의 흠집에 대해서 본 발명자가 예의검토했다.
현재, 직경 300mm를 초과하는 실리콘 에피텍셜 웨이퍼를 제조하기 위해서는 실리콘 기판의 이주면의 외주부근(엣지부보다 내측)을 서셉터로 지지함으로써 서셉터와의 접촉 흠집이 발생하는 것을 방지했었다. 하지만 이와 같은 지지방법으로도 서셉터와의 접촉점에서 흠집이 발생한다.
기판 이주면의 외주와 접촉하여 지지하는 타입의 서셉터에서는 기판을 재치하여 수소분위기 중에서 1100℃까지 승온하면 서셉터와 기판이 국소적으로 부착되고 그 후 온도를 낮춤으로써 접착점이 벗겨지고, 벗겨진 부분이 흠집이 된다.
이 흠집을 전자현미경으로 관찰하면 흠집의 내부에 깊은 크랙을 포함하고 있는 것을 발견할 수 있었다. 흠집의 발생위치는 서셉터와의 접촉각도에 따르지만, 예를 들면 스폿페이싱의 외주부에 형성된 기판의 설치부의 기울기가 1°인 서셉터는 흠집이 이주면에서 1mm폭의 사이에 발생하고 설치부의 각도가 작으면 서셉터와의 접촉점이 이주면의 외주보다 더욱 내측이 되어 역시 접촉점에서 박리에 의해 흠집이 발생한다.
흠집의 방지수단으로는 일본특허공개 2003-100855호 공보와 같이 CVD산화막 등에 의한 서셉터와의 접촉부분의 보호를 생각할 수 있다. 하지만, 실리콘 기판의 이주면의 외주에서 지지하는 서셉터를 사용하는 경우, 이주면의 외주까지, 나아가서는 엣지부까지 CVD산화막이 존재하게 되어 바람직하지 않았다. 이는 흠집을 방지하기 위한 실리콘 산화막이 엣지부에 존재하면 에피텍셜층 성장시에 실리콘 산화막 상에 폴리실리콘이 성장하여 반대로 발진의 원인이 되기 때문이다.
그래서 본 발명자는 더욱 연구를 거듭해 에피텍셜층을 성장시키는 기판의 이면에 흠집을 내지 않고 실리콘 에피텍셜 웨이퍼를 제조하고, 이후의 공정에서도 발진이 일어나지 않는 실리콘 에피텍셜 웨이퍼를 제공하기 위해서는 서셉터에 실리콘 기판을 직접 접촉시키지 않으며 또한 폴리실리콘을 성장시키지 않도록 하면 된다는 것에 생각이 미쳐 본 발명을 완성했다.
이하, 본 발명의 실시형태를 도면을 참조하여 설명하나 본 발명이 이에 한정되는 것은 아니다.
도 1은 본 발명의 실리콘 에피텍셜 웨이퍼를 제조하는 방법에서 서셉터와의 접촉관계를 상세하게 나타낸 단면도이다. 또한, 도 3은 본 발명에 관한 실리콘 에피텍셜 웨이퍼의 제조방법의 공정 플로우를 설명하기 위한 도이다.
본 발명의 실리콘 에피텍셜 웨이퍼의 제조방법은, 우선 공정 A에서 준비된 실리콘 기판(W)의 이면 전면에 실리콘 산화막(4)을 형성한다.
이 때 준비하는 실리콘 기판(W)은 특별히 한정되지 않는다.
실리콘 산화막(4)의 형성은 특별히 한정되지 않으며 열산화법으로 행할 수도 있으나, CVD법(Chemical Vapor Deposition : 화학적기상성장법)에 의해 행하는 것이 바람직하다.
이와 같이 CVD법으로 실리콘 기판의 이면 전면에 실리콘 산화막을 형성함으로써 간단히 CVD실리콘 산화막을 형성할 수 있을 뿐만 아니라 에피텍셜층을 성장시킨 후에 실리콘 에피텍셜 웨이퍼에 흠집을 내지 않고 간단히 실리콘 산화막을 제거할 수 있다. 또한, 예를 들면 기판이 도펀트를 포함하고 있는 경우, 이면(에피텍셜층을 형성하지 않은 면)에 CVD법으로 제작된 실리콘 산화막은 치밀하기 때문에 에피텍셜층의 성장 중에 기판에 포함된 도펀트의 외측으로의 확산을 방지할 수 있어, 소위 말하는 에피텍셜층의 오토도프에 의한 저항율 변화를 억제할 수 있다.
상기 CVD법의 조건은 한정되지 않으나 예를 들면 상압하에서 행하는 CVD법을 적용할 수 있다.
다음으로, 공정 B에서 도 1 및 도 2와 같이 실리콘 기판(W)의 적어도 엣지부(3)에 형성된 실리콘 산화막(4)을 제거한다. 도 2는 실리콘 산화막의 제거가 종료한 직후의 기판(W)을 뒤에서 본 계략도이다.
이 때, 실리콘 산화막은 엣지부보다 더 내측까지 제거해도 되지만, 적어도 서셉터와 접촉하는 부분은 남겨둘 필요가 있다. 이 실리콘 산화막은 서셉터와 기판이 직접 접촉하지 않게 하기 위한 것이기 때문이다.
또한, 기판 내측까지 실리콘 산화막을 너무 많이 제거하면 예를 들어 기판이 붕소 등의 도펀트를 고농도로 함유하고 있는 경우는 에피텍셜층을 성장시킬 때 이면에서 다량으로 도펀트가 외측으로 확산하여 실리콘 에피텍셜층의 오토도프가 진행될 우려가 있다. 이 때문에 오토도프가 우려되는 기판에 에피텍셜층을 성장시키는 경우는 실리콘 산화막의 제거영역을 최대 이주면의 외주 1a에서 내측을 향하여 1b까지 1mm로 하는 것이 바람직하다.
이와 같이 기판이 도펀트를 포함하는 경우, 이주면에 형성된 실리콘 산화막을 내측까지 너무 제거하지 않음으로써 성장 중의 에피텍셜층의 오토도프를 억제할 수 있다.
실리콘 산화막(4)의 제거는 예를 들면 잔류시키는 실리콘 산화막 상에 마스크를 하여 HF에 침지하거나 이면에 실리콘 산화막을 형성한 복수매의 기판을 그 표면과 이면의 주면끼리를 겹쳐서 예를 들면 100장단위의 배치(batch)식으로 엣지부를 HF수용액에 침지함으로써 행할 수 있다. 하지만, 제조된 실리콘 에피텍셜 웨이퍼를 더욱 흠집이 없는 것으로 만들 경우는 실리콘 산화막을 제거하는 공정 Ｂ는 경면연마에 의해 행하는 것이 바람직하다.
실리콘 기판(W)의 엣지부(3)에 형성된 실리콘 산화막(4)을 경면연마에 의해 제거함으로써 확실히 산화막을 제거하여 에피텍셜 성장공정에서 폴리실리콘이 성장하지 않는 실리콘 에피텍셜 웨이퍼를 제조할 수 있다. 또한, 엣지부가 평활화하기 때문에 에피텍셜 공정에서 엣지부에 노들이라 불리는 폴리실리콘의 이상성장을 방지할 수 있다.
이어서 공정 C에서, 공정 B에서 형성한 실리콘 산화막(4)을 개재하여 서셉터(16) 상에 실리콘 기판(W)을 재치한다.
이때, 서셉터(16)는 도 3(C)과 같이 서셉터의 스폿페이싱의 중앙에 원주형상의 돌부가 형성되어 있는 것을 사용할 수 있다. 또한, 본 발명에서 사용하는 서셉터는 예를 들면 링형상의 돌부가 중앙에 형성되어 있는 것이어도 된다.
하지만, 본 발명에서 사용하는 서셉터(16)는 기판(W)을 실리콘 산화막(4)을 개재하여 지지하는 것이어야 한다. 이 때문에 스폿페이싱인 홈부의 내측에 추가로 홈부가 형성되어 있으며, 스폿페이싱의 단차로 엣지부 또는 기판(W)의 이주면의 외주에서 내측을 향해 1mm까지의 범위에서 지지하는 서셉터는 사용할 수 없다.
따라서, 스폿페이싱의 중앙에 원주형상이나 링형상의 돌부가 형성되어 있는 서셉터에서도 이 돌부의 원주 혹은 링의 직경은 잔류시킨 실리콘 산화막보다 약 1mm에서 2mm정도 작은 서셉터를 사용하는 것이 바람직하다.
실리콘 기판(W)의 서셉터의 재치위치는 도 3에도 나타낸 바와 같이 스폿페이싱의 중앙에 기판(W)이 지지되도록 재치한다.
다음으로 공정 D에서 서셉터(16)에서 실리콘 산화막(4)을 개재하여 실리콘 기판(W)을 유지한 채 실리콘 기판(W)의 표면(2)에 에피텍셜층(5)을 성장시킨다.
에피텍셜층(5)은 예를 들면 도 4에서 소개한 바와 같은 매엽식 에피텍셜 성장장치의 반응실에 상술한 바와 같은 서셉터를 배치하여 이면에 산화막을 형성한 실리콘 기판을 유지하여 캐리어가스(수소)만을 공급하고, 기판(W)을 회전시키면서 원료가스의 반응온도인 1130℃까지 승온시키고, 다음으로 에피텍셜층의 성장온도를 약 1130℃로 하고 반응가스로써의 트리클로로실란과 수소를 일정한 유량으로 가스도입구에서 공급함으로써 성장시킬 수 있다. 반응시간 및 원료가스의 유량은 형성하는 에피텍셜층의 두께에 따라 적절히 변경한다.
이 공정 D 이후, 실리콘 산화막(4)을 이면에서 전부 제거하는 공정 E를 행하여 실리콘 에피텍셜 웨이퍼(10)를 제조한다. 기판(W) 이면에 실리콘 산화막(4)을 남겨둘 필요가 있는 경우에는 이 공정 E는 생략해도 된다.
이와 같이 기판(W)의 이주면에 실리콘 산화막을 가지는 기판을 이 실리콘 산화막을 개재하여 서셉터에 재치하여 에피텍셜층을 형성함으로써 실리콘 기판의 이면에 서셉터와의 접촉 흠집이 발생하지 않고 에피텍셜층을 성장시킬 수 있으며 또한 이후의 공정에서도 기판에서의 발진을 억제할 수 있다. 이 때문에 웨이퍼 제조나 디바이스 제조의 수율 및 품질을 향상할 수 있다.
또한, 엣지부에 실리콘 산화막이 잔류하지 않기 때문에 에피텍셜층 성장시의 불필요한 폴리실리콘의 성장을 억제할 수 있다.
상기 본 발명의 방법으로 제조된 실리콘 에피텍셜 웨이퍼는 실리콘 기판(W) 상에 에피텍셜층(5)을 성장시킨 실리콘 에피텍셜 웨이퍼(10)로, 실리콘 기판(W)의 적어도 엣지부(3) 및 이주면의 외주 1a에서 1mm내측 1b까지의 영역은 서셉터에 의한 접촉 흠집이 없는 것이다.
이와 같은 서셉터와의 접촉 흠집이 없는 실리콘 에피텍셜 웨이퍼는 이후의 공정에서도 기판에서의 발진을 억제할 수 있다. 이 때문에 웨이퍼 제조나 디바이스 제조의 수율 및 품질을 향상시킬 수 있다.
특히, 실리콘 에피텍셜 웨이퍼(10)의 실리콘 기판의 이면이 전면에 걸쳐 서셉터에 의한 접촉 흠집이 없는 것이 바람직하고, 이와 같은 실리콘 에피텍셜 웨이퍼는 확실히 기판의 서셉터에 의한 접촉 흠집에서의 발진을 억제할 수 있다.
또한, 상기 실리콘 에피텍셜 웨이퍼는 실리콘 기판(W)의 엣지부가 경면인 것이 바람직하며, 이에 의해 확실히 폴리실리콘의 성장을 방지할 수 있음과 동시에 노들이나 크라운의 성장도 방지되며 또한 기판의 엣지부에서의 발진을 방지할 수 있다.
실시예
이하, 본 발명의 실시예 및 비교예를 나타내 본 발명을 보다 구체적으로 설명하지만 본 발명이 이에 한정되는 것은 아니다.
(실시예 1, 2)
도 3에 나타낸 플로우로 실리콘 에피텍셜 웨이퍼를 제조했다.
우선, 기판(W)으로 직경 300mm, p형, 붕소 도프(6×1018atoms/cm3)의 p+실리콘 단결정으로 0.5mm폭의 엣지부(3)를 가지는 실리콘 단결정 기판을 준비했다. 이 때, 기판(W)의 이주면(1)은 직경 299mm이다.
다음으로, 실리콘 기판(W)의 이면 전면에 상압하의 CVD법에 의해 두께 3500Å(350nm)의 CVD 실리콘 산화막을 형성했다.
이어서 경면연마에 의해 기판의 엣지부 및 이주면의 외주에서 1mm내측까지의 영역에 형성된 CVD 산화막을 제거했다. 따라서, 기판의 이주면에 형성된 CVD 산화막(4)의 직경은 약 297mm가 되었다.
이어서 실리콘 기판(W)을 실리콘 산화막(4)을 개재하여 서셉터(16) 상에 재치했다.
이때, 실시예 1에서의 서셉터는 스폿페이싱의 직경이 302mm이며, 이 스폿페이싱의 중앙에 직경이 280mm이고 높이가 0.09mm인 원주형상의 돌부를 가지는 것을 사용했다(도 3(C) 참조). 또한, 실시예 2에서의 서셉터는 스폿페이싱의 직경이 302mm이며, 이 스폿페이싱의 중앙에 외경이 296mm, 내경이 279mm이고 높이가 0.09mm인 링형상의 돌부를 가지는 것을 사용했다(미도시).
이어서, 매엽식 에피텍셜 성장장치의 반응실에 캐리어가스(수소)만을 공급하고 기판(W)을 회전시키면서 원료가스의 반응온도인 1130℃까지 승온시켜서 에피텍셜층의 성장온도를 약 1130℃로 하고, 반응가스로 트리클로로실란(SiHCl3) 10SLM, 수소(H2) 50SLM의 유량으로 가스도입구에서 공급했다. 그리고, 기판(W) 상에 약 5μm두께의 에피텍셜층을 형성했다.
다음으로, 기판(W)의 이면에 형성한 CVD 산화막(4)을 HF로 제거했다.
이에 의해 기판(W)의 이면 전면에 서셉터에 의한 접촉 흠집이 없는 실리콘 에피텍셜 웨이퍼를 제조할 수 있었다.
(비교예1)
우선 실시예에서 준비한 기판(W)과 동일한 사양의 기판(W)을 준비했다(이면 CVD 산화막 없음). 다음으로, 서셉터의 스폿페이싱 내에 경사(약 1°의 각도)를 가지는 단차부분에 기판(W)을 재치하고 기판의 이주면의 외주에서 약 1mm이내의 범위에서 기판을 지지하도록 했다.
이어서, 매엽식 에피텍셜 성장장치의 반응실에 캐리어가스(수소)만을 공급하고 기판(W)을 회전시키면서 원료가스의 반응온도인 1130℃까지 승온시켜서 에피텍셜층의 성장온도를 약 1130℃으로 하고, 반응가스로 트리클로로실란(SiHCl3) 10SLM, 수소(H2) 50SLM의 유량으로 가스도입구에서 공급했다. 또한, 기판(W) 상에 약 5μm두께의 에피텍셜층을 형성했다.
이에 의해 제조된 비교예 1의 실리콘 에피텍셜 웨이퍼에서 기판의 이면을 할로겐 등을 사용하여 관찰한 결과, 서셉터와의 접촉위치에서 다수의 흠집이 발견되었다.
(비교예2)
우선, 비교예 1에서 준비한 기판(W)과 동일한 사양의 기판(W)을 준비했다. 이어서 스폿페이싱의 직경이 302mm이며, 이 스폿페이싱의 중앙에 외경이 280mm, 내경이 279mm이고 높이가 0.09mm인 링형상의 돌부를 가지는 서셉터에 기판(W)을 재치했다.
이어서, 매엽식 에피텍셜 성장장치의 반응실에 캐리어가스(수소)만을 공급하고 기판(W)을 회전시키면서 원료가스의 반응온도인 1130℃까지 승온시켜서 에피텍셜층의 성장온도를 약 1130℃로 하고, 반응가스로 트리클로로실란(SiHCl3) 10SLM, 수소(H2) 50SLM의 유량으로 가스도입구에서 공급했다. 또한 기판(W) 상에 약 5μm 두께의 에피텍셜층을 형성했다.
그 결과, 제조된 실리콘 에피텍셜 웨이퍼에서 기판의 이주면에 서셉터와의 접촉 흠집이 관찰되었다. 또한, 접촉부분에 에피텍셜층이 성장하고 기판의 이주면에서 높이 약 57nm의 실리콘의 돌출이 발생한 부분이 많이 관찰되었다.
(비교예3)
우선 비교예 1에서 준비한 기판(W)과 동일한 사양의 기판(W)을 준비했다.
다음으로 실리콘 기판의 이면 전면에 상압하의 CVD법에 의해 두께 3500Å(350nm)의 CVD실리콘 산화막을 형성했다.
다음으로 실리콘 기판을 실리콘 산화막을 개재하여 서셉터 상에 재치했다.
이때 서셉터는 스폿페이싱의 직경이 302mm이며, 이 스폿페이싱의 중앙에 직경이 296mm이고 높이가 0.09mm인 원주형상의 돌부를 가지는 것을 사용했다.
이어서, 매엽식 에피텍셜 성장장치의 반응실에 캐리어가스(수소)만을 공급하고 기판(W)을 회전시키면서 원료가스의 반응온도인 1130℃까지 승온시켜서 에피텍셜층의 성장온도를 약 1130℃로 하고, 반응가스로 트리클로로실란(SiHCl3) 10SLM, 수소(H2) 50SLM의 유량으로 가스도입구에서 공급했다. 그리고 기판(W) 상에 약 5μm두께의 에피텍셜층을 형성했다.
이어서 기판(W)의 이면에 형성한 CVD산화막을 HF로 제거했다.
이에 의해 실리콘 에피텍셜 웨이퍼를 제조했으나 엣지부에 CVD산화막이 잔류했었기 때문에 에피텍셜층 성장 중에 폴리실리콘이 대량으로 발생하여 제품으로 출하할 수 있는 것을 얻을 수 없었다.
상기 실시예 1, 2 및 비교예 1~3에서 제조된 실리콘 에피텍셜 웨이퍼에 대해 그 이면의 흠집의 관측한 결과를 하기 표 1에 나타낸다.
이면의 산화막 서셉터의 형상 접촉 흠집의 발생
실시예1 이주면의 일부 스폿페이싱에 원주형의 돌부 있음 없음
실시예2 이주면의 일부 스폿페이싱에 링형상의 돌부 있음 없음
비교예1 없음 스폿페이싱에 기판의 외주에서 약 1mm의 영역에서 지지하는 단차 있음 이주면의 외주에서 약 1mm이내의 서셉터와의 접촉부분에 다수 있음
비교예2 없음 스폿페이싱에 링형상의 돌부 있음 이주면의 서셉터와의 접촉부분에 다수 있음.
비교예3 엣지부를 포함하는 이면의 전면 스폿페이싱에 원주형의 돌부 있음 없음
이 표 1의 결과로부터 본 발명의 실리콘 에피텍셜 웨이퍼의 제조방법이라면 실리콘 기판의 이면에 서셉터와의 접촉 흠집이 발생하지 않고 에피텍셜층을 성장시킬 수 있다. 따라서, 이후의 공정에서도 기판에서의 발진을 억제할 수 있고, 웨이퍼 제조나 또한 디바이스 제조의 수율 및 웨이퍼 제품의 품질을 향상시킬 수 있다.
또한, 본 발명은 상기 실시형태에 한정되는 것이 아니다. 상기 실시형태는 단순한 예시이며, 본 발명의 특허 청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고 동일한 작용효과를 가지는 것을 모두 본 발명의 기술적 범위에 포함된다.

Claims (7)

  1. 실리콘 기판을 서셉터에 재치하여 에피텍셜층을 성장시킴으로써 실리콘 에피텍셜 웨이퍼를 제조하는 방법에 있어서,
    적어도 상기 실리콘 기판의 이면 전면에 실리콘 산화막을 형성하는 공정과,
    상기 실리콘 기판의 적어도 엣지부에 형성된 실리콘 산화막을 제거하는 공정과,
    상기 실리콘 산화막을 개재하여 상기 서셉터 상에 상기 실리콘 기판을 재치하는 공정을 포함하고,
    이 서셉터로 상기 실리콘 산화막을 개재하여 상기 실리콘 기판을 유지한 채, 상기 실리콘 기판 상에 에피텍셜층을 성장시키는 것을 특징으로 하는 실리콘 에피텍셜 웨이퍼의 제조방법.
  2. 제 1항에 있어서,
    상기 실리콘 기판이 도펀트를 함유하는 경우, 상기 실리콘 산화막의 제거공정에서, 상기 실리콘 산화막의 제거영역은 최대 이주면의 외주에서 내측을 향해 1mm까지로 하는 것을 특징으로 하는 실리콘 에피텍셜 웨이퍼의 제조방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 실리콘 산화막을 제거하는 공정은 경면연마에 의해 이루어지는 것을 특징으로 하는 실리콘 에피텍셜 웨이퍼의 제조방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 실리콘 산화막을 형성하는 공정은 CVD법에 의해 이루어지는 것을 특징으로 하는 실리콘 에피텍셜 웨이퍼의 제조방법.
  5. 실리콘 기판 상에 에피텍셜층을 성장시킨 실리콘 에피텍셜 웨이퍼에 있어서, 상기 실리콘 기판의 적어도 엣지부 및 이주면의 외주에서 1mm내측까지의 영역은 서셉터에 의한 접촉 흠집이 없는 것을 특징으로 하는 실리콘 에피텍셜 웨이퍼.
  6. 제 5항에 있어서,
    상기 실리콘 기판의 이면은 전면에 걸쳐 서셉터에 의한 접촉 흠집이 없는 것을 특징으로 하는 실리콘 에피텍셜 웨이퍼.
  7. 제 5항 또는 제 6항에 있어서,
    상기 실리콘 기판의 엣지부는 경면인 것을 특징으로 하는 실리콘 에피텍셜 웨이퍼.
KR1020107020637A 2008-03-17 2009-02-27 실리콘 에피텍셜 웨이퍼 및 그 제조방법 Active KR101559977B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008068069A JP5347288B2 (ja) 2008-03-17 2008-03-17 シリコンエピタキシャルウェーハの製造方法
JPJP-P-2008-068069 2008-03-17

Publications (2)

Publication Number Publication Date
KR20100123722A true KR20100123722A (ko) 2010-11-24
KR101559977B1 KR101559977B1 (ko) 2015-10-13

Family

ID=41090648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107020637A Active KR101559977B1 (ko) 2008-03-17 2009-02-27 실리콘 에피텍셜 웨이퍼 및 그 제조방법

Country Status (5)

Country Link
US (1) US8216920B2 (ko)
JP (1) JP5347288B2 (ko)
KR (1) KR101559977B1 (ko)
TW (1) TWI435377B (ko)
WO (1) WO2009116233A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5571409B2 (ja) * 2010-02-22 2014-08-13 株式会社荏原製作所 半導体装置の製造方法
WO2011125305A1 (ja) * 2010-04-08 2011-10-13 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
WO2012135469A1 (en) * 2011-03-29 2012-10-04 Natcore Technology, Inc. Method of controlling silicon oxide film thickness
JPWO2013108335A1 (ja) * 2012-01-19 2015-05-11 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP5845143B2 (ja) * 2012-06-29 2016-01-20 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
DE102015223807A1 (de) * 2015-12-01 2017-06-01 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit epitaktischer Schicht in einer Abscheidekammer, Vorrichtung zur Herstellung einer Halbleiterscheibe mit epitaktischer Schicht und Halbleiterscheibe mit epitaktischer Schicht
CN110942986A (zh) * 2018-09-21 2020-03-31 胜高股份有限公司 形成于硅晶圆的表面的氧化膜的去除方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5950095A (ja) 1982-09-10 1984-03-22 ジェミニ　リサーチ，　インコーポレイテッド 化学反応器
US5242501A (en) 1982-09-10 1993-09-07 Lam Research Corporation Susceptor in chemical vapor deposition reactors
JPH05238882A (ja) 1992-02-28 1993-09-17 Toshiba Mach Co Ltd 気相成長用サセプタ
JPH0758039A (ja) 1993-08-20 1995-03-03 Toshiba Ceramics Co Ltd サセプタ
JP3693470B2 (ja) * 1997-08-08 2005-09-07 東芝セラミックス株式会社 保護膜付きシリコンウェーハの製造方法およびその製造装置
JP2000237955A (ja) * 1999-02-18 2000-09-05 Speedfam-Ipec Co Ltd 端面研磨装置におけるウエハ吸着部への液体の供給および真空引き機構
JP4137407B2 (ja) * 2001-05-21 2008-08-20 日本オプネクスト株式会社 光半導体装置の製造方法
JP2003100855A (ja) 2001-09-27 2003-04-04 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ処理装置、シリコン単結晶ウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP2003142405A (ja) * 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体基板の製造方法
JP4019998B2 (ja) 2003-04-14 2007-12-12 信越半導体株式会社 サセプタ及び気相成長装置
JP3775681B2 (ja) * 2003-06-12 2006-05-17 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
US7377978B2 (en) * 2003-06-26 2008-05-27 Shin-Etsu Handotai Co., Ltd. Method for producing silicon epitaxial wafer and silicon epitaxial wafer
JP2005235906A (ja) 2004-02-18 2005-09-02 Shin Etsu Handotai Co Ltd ウェーハ保持具及び気相成長装置
US8852349B2 (en) * 2006-09-15 2014-10-07 Applied Materials, Inc. Wafer processing hardware for epitaxial deposition with reduced auto-doping and backside defects
JP5260023B2 (ja) * 2007-10-19 2013-08-14 三菱重工業株式会社 プラズマ成膜装置
JP5444607B2 (ja) * 2007-10-31 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
JP2009224594A (ja) 2009-10-01
US20100327415A1 (en) 2010-12-30
JP5347288B2 (ja) 2013-11-20
TW201005803A (en) 2010-02-01
WO2009116233A1 (ja) 2009-09-24
KR101559977B1 (ko) 2015-10-13
US8216920B2 (en) 2012-07-10
TWI435377B (zh) 2014-04-21

Similar Documents

Publication Publication Date Title
US8021968B2 (en) Susceptor and method for manufacturing silicon epitaxial wafer
EP0953659B1 (en) Apparatus for thin film growth
KR20100123722A (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법
JP4661982B2 (ja) エピタキシャル成長用サセプタ
JPWO2011070741A1 (ja) Ｃｖｄ用トレーおよびそれを用いた成膜方法
KR100975717B1 (ko) 기상성장장치와 기상성장방법
JP5161748B2 (ja) 気相成長用サセプタ及び気相成長装置並びにエピタキシャルウェーハの製造方法
CN112201568A (zh) 一种用于硅片的外延生长的方法和设备
CN107636816A (zh) 对生长外延晶片的反应器的重操作进行准备的方法
JP5195370B2 (ja) エピタキシャルウェーハの製造方法
CN115747962A (zh) 晶圆的外延生长方法及设备
JP5299359B2 (ja) エピタキシャル成長装置
JP2002033284A (ja) 縦型ｃｖｄ用ウェハホルダー
JP2019096639A (ja) サセプタ、エピタキシャルウェーハの製造方法
JP5040333B2 (ja) 気相成長用サセプタ及び気相成長装置並びに気相成長方法
JP2013191889A (ja) シリコンエピタキシャルウェーハ
JP2008294217A (ja) 気相成長装置及び気相成長方法
KR101238842B1 (ko) 반도체 제조용 서셉터 및 이를 포함한 에피택셜 성장 장치
JP5087375B2 (ja) 炭化ケイ素半導体デバイスの製造方法
JP5140990B2 (ja) エピタキシャルシリコンウエーハの製造方法
CN119663440A (zh) 外延生长基座、设备、方法以及外延晶圆
JPH11102903A (ja) 薄膜形成方法および薄膜形成装置ならびに半導体装置の製造方法
JP2013115342A (ja) シリコンエピタキシャルウェーハの製造方法
JP2009260161A (ja) 半導体ウエハの製造方法
JP2009032946A (ja) 気相成長装置および気相成長方法

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20190919

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 11

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000