KR20190121165A

KR20190121165A - 전자 부품

Info

Publication number: KR20190121165A
Application number: KR1020180105439A
Authority: KR
Inventors: 조범준; 박상수; 김기영; 신우철
Original assignee: 삼성전기주식회사
Priority date: 2018-09-04
Filing date: 2018-09-04
Publication date: 2019-10-25
Anticipated expiration: 2038-09-04
Also published as: CN110875133A; KR102142517B1; US10879003B2; US20200075245A1; CN110875133B

Abstract

본 발명은, 제1 방향으로 양면에 외부 전극이 각각 형성되는 바디; 및 상기 외부 전극과 각각 접속되는 한 쌍의 메탈 프레임; 을 포함하고, 상기 메탈 프레임은, 외부 전극과 접합되는 지지부 및 상기 지지부의 하단에서 제1 방향으로 연장되고 상기 바디 및 외부 전극과 이격되는 실장부를 포함하고, 상기 실장부의 제1 방향과 직교하는 제2 방향으로의 길이가 상기 바디의 제2 방향으로의 길이 보다 작은 전자 부품을 제공한다.

Description

전자 부품{ELECTRONIC COMPONENT}

본 발명은 전자 부품에 관한 것이다.

적층형 커패시터는 소형이면서 고용량 구현이 가능하여 여러 가지 전자 기기에 사용되고 있다.

최근에는 친환경 자동차 및 전기 자동차의 급부상으로, 자동차 내 전력 구동 시스템이 증가하고 있으며, 이에 자동차에 필요한 적층형 커패시터의 수요도 증가하고 있다.

자동차용 부품으로 사용되기 위해서는 높은 수준의 열 신뢰성, 전기적 신뢰성 및 기계적 신뢰성이 요구되므로 적층형 커패시터에 요구되는 성능도 점차 고도화되고 있다.

또한, 이러한 적층형 커패시터는 복수의 유전체층과 상기 유전체층 사이에 상이한 극성의 내부 전극이 번갈아 배치된 구조를 가질 수 있다.

이때, 상기 유전체층은 압전성을 갖기 때문에, 상기 적층형 커패시터에 직류 또는 교류 전압이 인가될 때 내부 전극들 사이에 압전 현상이 발생하여 주파수에 따라 커패시터 바디의 부피를 팽창 및 수축시키면서 주기적인 진동을 발생시킬 수 있다.

이러한 진동은 상기 적층형 커패시터의 외부 전극 및 상기 외부 전극과 기판을 연결하는 솔더를 통해 기판으로 전달되어 상기 기판 전체가 음향 반사면이 되면서 잡음이 되는 진동음을 발생시킬 수 있다.

이러한 진동음은 사람에게 불쾌감을 주는 20 내지 20,000 Hz 영역의 가청 주파수에 해당될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.

한편, 이러한 어쿠스틱 노이즈를 줄이기 위한 방안으로, 메탈 프레임을 이용하여 적층형 커패시터를 기판으로부터 일정 간격 이격하여 실장하는 구조의 전자 부품이 있다.

그러나, 종래의 메탈 프레임을 사용하는 전자 부품의 경우 기판 실장시 메탈 프레임의 위치 및 방향이 설계 상의 정위치에서 벗어나게 되면, 메탈 프레임의 실장부가 인접한 다른 랜드 패턴에 접촉되면서 부품 간의 쇼트 불량이 쉽게 발생하는 문제가 있다.

미국 등록특허공보 US 9,911,535호

본 발명의 목적은, 진동 및 변형에 대한 내구성 및 신뢰성이 향상되도록 하고, 어쿠스틱 노이즈를 저감시키면서도 기판 실장시 메탈 프레임의 실장부가 인접한 다른 랜드 패턴에 접촉되는 것을 방지하여 부품 간의 쇼트 불량을 방지할 수 있도록 한 전자 부품을 제공하는 것이다.

본 발명의 일 측면은, 제1 방향으로 양면에 외부 전극이 각각 형성되는 바디; 및 상기 외부 전극과 각각 접속되는 한 쌍의 메탈 프레임; 을 포함하고, 상기 메탈 프레임은, 외부 전극과 접합되는 지지부 및 상기 지지부의 하단에서 제1 방향으로 연장되고 상기 바디 및 외부 전극과 이격되는 실장부를 포함하고, 상기 실장부의 제1 방향과 직교하는 제2 방향으로의 길이가 상기 바디의 제2 방향으로의 길이 보다 작은 전자 부품을 제공한다.

본 발명의 일 실시 예에서, 전자 부품의 전체 높이를 t로, 상기 실장부의 제2 방향으로의 길이를 d로 정의할 때, d/t는, 0.2≤d/t<1.0을 만족할 수 있다.

본 발명의 일 실시 예에서, 상기 지지부의 제2 방향으로의 길이가 상기 바디의 제2 방향으로의 길이 보다 작을 수 있다.

본 발명의 일 실시 예에서, 상기 지지부는 하부의 제2 방향으로의 길이가 상부의 제2 방향으로의 길이 보다 작을 수 있다.

본 발명의 일 실시 예에서, 상기 지지부는 하부의 양측에 절개부가 형성될 수 있다.

본 발명의 일 실시 예에서, 상기 절개부는 사각 형상으로 이루어질 수 있다.

본 발명의 일 실시 예에서, 상기 지지부는 T자 형상으로 형성될 수 있다.

본 발명의 일 실시 예에서, 상기 절개부는 삼각 형상으로 이루어질 수 있다.

본 발명의 일 실시 예에서, 상기 지지부의 하부는 사다리꼴 형상으로 형성될 수 있다.

본 발명의 일 실시 예에서, 상기 바디는, 유전체층과 상기 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극을 포함할 수 있다.

본 발명의 일 실시 예에서, 상기 외부 전극은, 제2 방향으로 상기 바디의 양 단면에 각각 형성되는 머리부; 및 상기 머리부에서 상기 바디의 상하 면의 일부와 양 측면의 일부까지 각각 연장되는 밴드부; 를 각각 포함할 수 있다.

본 발명의 일 실시 예에서, 상기 외부 전극의 머리부와 상기 지지부 사이에 도전성 접착부가 마련될 수 있다.

본 발명의 일 실시 예에 따르면, 적층형 커패시터의 진동 및 변형에 대한 내구성 및 신뢰성을 높일 수 있고, 적층형 커패시터에서 압전 현상에 의해 발생된 진동을 저감시켜 어쿠스틱 노이즈를 저감시킬 수 있고, 기판 실장시 메탈 프레임의 실장부가 인접한 다른 랜드 패턴에 접촉되는 것을 방지하여 부품 간의 쇼트 불량을 방지할 수 있는 효과가 있다.

도 1은 본 발명의 실시 예에 적용되는 적층형 커패시터를 개략적으로 나타낸 사시도이다.
도 2(a) 및 도 2(b)는 도 1의 적층형 커패시터에 적용되는 제1 및 제2 내부 전극을 각각 나타낸 평면도이다.
도 3은 도 1의 I-I'선 단면도이다.
도 4a 및 4b는 본 발명의 일 실시 예에 따른 전자 부품의 개략적인 구조를 나타낸 사시도이다.
도 5a 및 5b는 본 발명의 다른 실시 예에 따른 전자 부품의 개략적인 구조를 나타낸 사시도이다.
도 6a 및 6b는 본 발명의 또 다른 실시 예에 따른 전자 부품의 개략적인 구조를 나타낸 사시도이다.
도 7은 전자 부품의 높이에 대한 실장부의 길이의 비율의 변화에 따른 실장 불량률을 나타낸 그래프이다.
도 8은 전자 부품의 높이에 대한 실장부의 길이의 비율의 변화에 따른 전단 테스트 결과를 나타낸 그래프이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 다음과 같이 설명한다.

그러나, 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 예로 한정되는 것은 아니다.

또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.

따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.

덧붙여, 명세서 전체에서 어떤 구성 요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있다는 것을 의미한다.

본 발명의 실시 예를 명확하게 설명하기 위해 방향을 정의하면, 도면에 표시된 X, Y 및 Z는 각각 적층형 커패시터와 전자 부품의 길이 방향, 폭 방향 및 두께 방향을 나타낸다.

여기서 Z방향은 본 실시 예에서, 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.

도 1은 본 발명의 실시 예에 적용되는 적층형 커패시터를 개략적으로 나타낸 사시도이고, 도 2(a) 및 도 2(b)는 도 1의 적층형 커패시터에 적용되는 제1 및 제2 내부 전극을 각각 나타낸 평면도이고, 도 3은 도 1의 I-I'선 단면도이다.

먼저 도 1 내지 도 3을 참조하여, 본 실시 예의 전자 부품에 적용되는 적층형 커패시터의 구조에 대해 설명한다.

도 1내 도 3을 참조하면, 본 실시 예의 적층형 커패시터(100)는, 바디(110)와 바디(110)의 제1 방향으로 정의되는 X방향의 양 단부에 각각 형성되는 제1 및 제2 외부 전극(131, 132)을 포함한다.

바디(110)는 복수의 유전체층(111)을 Y방향으로 적층한 다음 소성한 것으로서, 커패시터 바디(110)의 서로 인접하는 유전체층(111) 사이의 경계는 주사 전자 현미경(SEM: Scanning Electron Microscope)을 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.

또한, 바디(110)는 복수의 유전체층(111)과 유전체층(111)을 사이에 두고 Z방향으로 번갈아 배치되는 서로 다른 극성을 가지는 제1 및 제2 내부 전극(121, 122)을 포함한다.

또한, 바디(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브 영역과, 마진부로서 Z방향으로 상기 액티브 영역의 상하부에 각각 마련되는 커버 영역(112, 113)을 포함할 수 있다.

이러한 바디(110)는 그 형상에 특별히 제한은 없지만, 육면체 형상일 수 있으며, Z방향으로 서로 대향하는 제1 및 제2 면(1, 2)과, 제1 및 제2 면(1, 2)과 서로 연결되고 X방향으로 서로 대향하는 제3 및 제4 면(3, 4)과, 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 서로 대향하는 제5 및 제6 면(5, 6)을 포함할 수 있다.

유전체층(111)은 세라믹 분말, 예를 들어 BaTiO₃계 세라믹 분말 등을 포함할 수 있다.

상기 BaTiO₃계 세라믹 분말은 BaTiO₃에 Ca 또는 Zr 등이 일부 고용된 (Ba_1-xCa_x)TiO₃, Ba(Ti_1-yCa_y)O₃, (Ba_1-xCa_x)(Ti_1-yZr_y)O₃ 또는 Ba(Ti_1-yZr_y)O₃등이 있을 수 있으며, 이에 한정되는 것은 아니다.

또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.

상기 세라믹 첨가제는, 예를 들어 전이 금속 산화물 또는 전이 금속 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등이 포함될 수 있다

제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 인가 받는 전극으로서, 유전체층(111) 상에 형성되어 Z방향으로 적층될 수 있으며, 하나의 유전체층(111)을 사이에 두고 바디(110)의 내부에 Z방향을 따라 서로 대향되게 번갈아 배치될 수 있다.

이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.

한편, 본 발명에서는 내부 전극이 Z방향으로 적층된 구조를 도시하여 설명하고 있지만, 본 발명은 이에 한정되는 것은 아니며, 필요에 따라 내부 전극이 Y방향으로 적층되는 구조에도 적용할 수 있다.

이러한 제1 및 제2 내부 전극(121, 122)은 일단이 바디(110)의 제3 및 제4 면(3, 4)을 통해 각각 노출될 수 있다.

이렇게 바디(110)의 제3 및 제4 면(3, 4)을 통해 번갈아 노출되는 제1 및 제2 내부 전극(121, 122)의 단부는 후술하는 바디(110)의 X방향의 양 단부에 배치되는 제1 및 제2 외부 전극(131, 132)과 각각 접속되어 전기적으로 연결될 수 있다.

위와 같은 구성에 따라, 제1 및 제2 외부 전극(131, 132)에 소정의 전압을 인가하면 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다.

이때, 적층형 커패시터(100)의 정전 용량은 상기 액티브 영역에서 Z방향을 따라 서로 중첩되는 제1 및 제2 내부 전극(121, 122)의 오버랩 된 면적과 비례하게 된다.

또한, 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 백금(Pt), 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.

이때, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

제1 및 제2 외부 전극(131, 132)은 서로 다른 극성의 전압이 제공되며, 바디(110)의 X방향의 양 단부에 배치되고, 제1 및 제2 내부 전극(121, 122)의 노출되는 단부와 각각 접속되어 전기적으로 연결될 수 있다.

제1 외부 전극(131)은 제1 머리부(131a)와 제1 밴드부(131b)를 포함할 수 있다.

제1 머리부(131a)는 바디(110)의 제3 면(3)에 배치되며, 제1 내부 전극(121)에서 바디(110)의 제3 면(3)을 통해 외부로 노출되는 단부와 접촉하여 제1 내부 전극(121)과 제1 외부 전극(131)을 서로 전기적으로 연결하는 역할을 한다.

제1 밴드부(131b)는 고착 강도 향상 등을 위해 제1 머리부(131a)에서 바디(110)의 제1, 제2, 제5 및 제6 면(1, 2, 5, 6)의 일부까지 연장되는 부분이다.

제2 외부 전극(132)은 제2 머리부(132a)와 제2 밴드부(132b)를 포함할 수 있다.

제2 머리부(132a)는 바디(110)의 제4 면(4)에 배치되며, 제2 내부 전극(122)에서 바디(110)의 제4 면(4)을 통해 외부로 노출되는 단부와 접촉하여 제2 내부 전극(122)과 제2 외부 전극(132)을 서로 전기적으로 연결하는 역할을 한다.

제2 밴드부(132b)는 고착 강도 향상 등을 위해 제2 머리부(132a)에서 바디(110)의 제1, 제2, 제5 및 제6 면(1, 2, 5, 6)의 일부까지 연장되는 부분이다.

한편, 제1 및 제2 외부 전극(131, 132)은 도금층을 더 포함할 수 있다.

상기 도금층은, 제1 및 제2 니켈(Ni) 도금층과, 상기 제1 및 제2 니켈 도금층을 각각 커버하는 제1 및 제2 주석(Sn) 도금층을 포함할 수 있다.

도 4a 및 4b는 본 발명의 일 실시 예에 따른 전자 부품의 개략적인 구조를 나타낸 사시도이다.

도 4a 및 도 4b를 참조하면, 본 실시 예의 전자 부품(101)은, 적층형 커패시터(100)와, 적층형 커패시터(100)의 제1 및 제2 외부 전극(131, 132)과 각각 접속되는 제1 및 제2 메탈 프레임(140, 150)을 포함한다.

제1 메탈 프레임(140)은 제1 지지부(141) 및 제1 실장부(142)를 포함한다.

제1 지지부(141)는 실장 면에 대해 수직으로 형성되되 Y방향으로 길게 형성되고, 제1 외부 전극(131)의 제1 머리부(131a)와 접합되는 부분으로, 제1 외부 전극(131)의 제1 머리부(131a)와 전기적 및 물리적으로 연결된다.

이때, 제1 외부 전극(131)과 제1 지지부(141) 사이에 도전성 접착부(미도시)가 마련될 수 있다.

본 실시 예에서, 상기 도전성 접착부는 제1 외부 전극(131)의 제1 머리부(131a) 상에 마련될 수 있다.

이러한 도전성 접착부는 고온 솔더 또는 도전성 접합재 등으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

제1 실장부(142)는 제1 지지부(141)의 하단에서 제1 방향인 X방향으로 연장되어 실장 면에 대해 수평으로 형성되는 부분으로, 기판 실장시 접속 단자의 역할을 한다.

이때, 제1 실장부(142)는 제1 방향인 X방향과 직교하는 제2 방향으로 정의되는 Y방향으로의 길이가 바디(110) 및 제1 외부 전극(131)의 제1 머리부(131a)의 Y방향으로의 길이 보다 작게 형성된다.

또한, 제1 실장부(142)는 적층형 커패시터(100)의 하면으로부터 Z방향으로 소정 거리 이격되게 배치된다.

전자 부품의 전체 높이를 t로, 제1 실장부(142)의 Y방향으로의 길이를 d로 정의할 때, 0.2=d/t를 만족할 수 있다.

한편, 제1 지지부(141)는 Y방향으로의 길이가 바디(110) 및 제1 외부 전극(131)의 제1 머리부(131a)의 Y방향으로의 길이 보다 작게 형성될 수 있다.

또한, 본 실시 예에서, 제1 지지부(141)는 하부(141b)의 Y방향으로의 길이가 상부(141a)의 Y방향으로의 길이 보다 작게 형성될 수 있다.

이를 위해, 제1 지지부(141)는 하부(141b)의 Y방향의 양측에 절개부(143, 144)가 각각 형성될 수 있다.

이때, 절개부(143, 144)는 사각 형상으로 이루어질 수 있으며, 이에 제1 지지부(141)의 형상이 X-Y면에서 볼 때 대체로 T자 형상으로 형성될 수 있다.

또한, 절개부(143, 144)는 제1 지지부(141)의 하부(141b)와 제1 실장부(142)를 연결하도록 형성될 수 있다.

제2 메탈 프레임(150)은 제2 지지부(151) 및 제2 실장부(152)를 포함한다.

제2 지지부(151)는 실장 면에 대해 수직으로 형성되되 Y방향으로 길게 형성되고, 제2 외부 전극(132)의 제2 머리부(132a)와 접합되는 부분으로, 제2 외부 전극(132)의 제2 머리부(132a)와 전기적 및 물리적으로 연결된다.

이때, 제2 외부 전극(132)과 제2 지지부(151) 사이에 도전성 접착부가 마련될 수 있다.

본 실시 예에서, 상기 도전성 접착부는 제2 외부 전극(132)의 제2 머리부(132a) 상에 마련될 수 있다.

이러한 도전성 접착부(160)는 고온 솔더 또는 도전성 접합재 등으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

제2 실장부(152)는 제2 지지부(151)의 하단에서 제1 방향인 X방향으로 연장되어 실장 면에 대해 수평으로 형성되는 부분으로, 기판 실장시 접속 단자의 역할을 한다.

이때, 제2 실장부(152)는 제1 방향인 X방향과 직교하는 제2 방향으로 정의되는 Y방향으로의 길이가 바디(110) 및 제2 외부 전극(132)의 제2 머리부(132a)의 Y방향으로의 길이 보다 작게 형성된다.

또한, 제2 실장부(152)는 적층형 커패시터(100)의 하면으로부터 Z방향으로 소정 거리 이격되게 배치된다.

전자 부품의 전체 높이를 t로, 제2 실장부(152)의 Y방향으로의 길이를 d로 정의할 때, 0.2=d/t를 만족할 수 있다.

한편, 제2 지지부(151)는 Y방향으로의 길이가 바디(110) 및 제2 외부 전극(132)의 제2 머리부(132a)의 Y방향으로의 길이 보다 작게 형성될 수 있다.

또한, 본 실시 예에서, 제2 지지부(151)는 하부(151b)의 Y방향으로의 길이가 상부(151a)의 Y방향으로의 길이 보다 작게 형성될 수 있다.

이를 위해, 제2 지지부(151)는 하부(151b)의 Y방향의 양측에 절개부(153, 154)가 각각 형성될 수 있다.

이때, 절개부(153, 154)는 사각 형상으로 이루어질 수 있으며, 이에 제2 지지부(151)의 형상이 X-Y면에서 볼 때 대체로 T자 형상으로 형성될 수 있다.

또한, 절개부(153, 154)는 제2 지지부(151)의 하부(151b)와 제2 실장부(152)를 연결하도록 형성될 수 있다.

종래의 적층형 커패시터는 기판 실장시 솔더에 의해 커패시터 바디와 기판이 직접 접촉하는 구조로서, 기판에서 발생하는 열이나 기계적 변형이 적층형 커패시터에 직접 전달되므로 높은 수준의 신뢰성을 확보하기 어렵다.

본 실시 예의 전자 부품은, 적층형 커패시터(100)의 양 단면에 제1 및 제2 메탈 프레임(140, 150)을 접합하여 적층형 커패시터(100)와 기판 사이의 간격을 확보함으로써 전자 부품(200)을 기판에 실장할 때 기판으로부터의 스트레스가 적층형 커패시터(100)에 직접 전달되지 않도록 하여 전자 부품(200)의 열 신뢰성, 기계적 신뢰성 및 휨 변형 내성을 향상시킬 수 있다.

또한, 기판 실장시 메탈 프레임에 의해 적층형 커패시터가 기판으로부터 일정 간격 이격되어 실장되므로 적층형 커패시터에서 압전 현상에 의해 발생된 진동을 저감시켜 어쿠스틱 노이즈를 저감시킬 수 있다.

한편, 메탈 프레임을 사용하는 전자 부품의 경우 기판 실장시 메탈 프레임의 위치 및 방향이 설계 상의 정위치에서 벗어나게 되면 메탈 프레임의 실장부의 끝단이 인접한 다른 랜드 패턴에 접촉되면서 부품 간의 쇼트 불량이 발생하기 쉽다.

본 실시 예의 전자 부품은 실장부의 길이가 외부 전극의 머리부의 길이 보다 좁게 형성되므로 기판 실장시 메탈 프레임의 위치가 뒤틀리더라도 메탈 프레임의 실장부가 인접한 다른 랜드 패턴에 접촉되는 것을 방지하여 기판에 실장된 부품 간의 쇼트 불량이 발생하는 것을 방지할 수 있다.

따라서, 기판에 전자 부품을 실장시 실장 밀도를 증가시킬 수 있다.

한편, 제1 및 제2 실장부의 길이를 지나치게 작게 줄이면, 제1 및 제2 실장부의 면적이 그 만큼 감소하므로, 기판에 실장시 고착 강도가 저하될 수 있다.

또한, 본 실시 예의 전자 부품은 무게 중심이 전자 부품의 상부에 있기 때문에, 제1 및 제2 실장부의 길이를 줄이면 그만큼 기판 실장시 전자 부품이 전도될 가능성이 높아진다.

이에 전자 부품의 높이를 t로 정의하고, 실장부의 Y방향의 길이를 d로 정의할 때, d/t를 적절히 조절할 필요가 있다.

도 7은 d/t의 변화에 따른 실장 불량률을 나타낸 그래프이다.

상기 실장 공정 불량률은 칩 마운터(Chip mounter)를 이용해 d/t 0.1 내지 0.9의 범위에서 전자 부품을 각 100개씩 기판에 실장한 후 전자 부품이 넘어지는 정도를 확인한 것이다.

도 7을 참조하면, d/t가 0.15 미만인 경우, 메탈 프레임의 실장부의 길이가 너무 작아져 메탈 프레임이 적층형 커패시터를 지지하지 못하고 실장 불량이 크게 발생하는 것으로 나타났다.

또한, d/t가 0.2 이상인 경우 실장 불량률이 급감하는바, 이에 d/t가 0.2 이상인 경우 메탈 프레임의 실장부가 적층형 커패시터를 충분히 지지하는 것으로 판단할 수 있다.

도 8은 d/t의 변화에 따른 전단 테스트(Shear test) 결과를 나타낸 그래프이다.

상기 테스트는 d/t 0.1 내지 0.5의 범위에서 전자 부품을 각 10개씩 PCB에 실장한 후 10N의 힘을 1mm/min의 속도로 10초간 인가한 후 전자 부품의 탈락 유무를 확인한 것이다.

메탈 프레임 내에 절개부가 형성되면 미세한 크기라도 휨 변형성이 강화되는 효과를 얻을 수 있다.

도 8을 참조하면, d/t가 0.1 이하인 영역에서는 메탈 프레임의 실장부의 길이가 너무 작아져 솔더에 의한 고착력이 충분히 부여되지 못하여 전단 테스트 결과 불량이 발생하는 것으로 나타났다

또한, d/t가 1.5 이상인 경우 전자 부품의 탈락이 발생하지 않는바, 이에 d/t가 1.5 이상인 경우 고착 강도가 충분히 확보되는 것으로 판단할 수 있다.

따라서, 실장 불량을 방지하면서 기판과의 고착 강도를 확보할 수 있는 d/t의 바람직한 수치는, 0.2≤d/t<1.0인 것을 알 수 있다.

도 5a 및 도 5b는 본 발명의 다른 실시 예에 따른 전자 부품의 개략적인 구조를 나타낸 사시도이다.

여기서, 적층형 커패시터의 구조와 메탈 프레임의 실장부의 구조는 앞서 설명한 실시 예와 유사하므로 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략하며, 앞서 설명한 실시 형태와 상이한 구조를 갖는 메탈 프레임의 수직부를 도시하여 이를 토대로 구체적으로 설명하기로 한다.

도 5a 및 도 5b를 참조하면, 본 실시 예의 전자 부품(101')은 제1 메탈 프레임(140')의 제1 지지부(141')가, 하부는 물론 상부도 Y방향으로 바디(110) 및 제1 외부 전극(131)의 제1 머리부(131a)의 길이 보다 작게 형성될 수 있다.

또한, 제2 메탈 프레임(150')의 제2 지지부(151')는, 하부는 물론 상부도 Y방향으로 바디(110) 및 제2 외부 전극(132)의 제2 머리부(132a)의 길이 보다 작게 형성될 수 있다.

이에 제1 및 제2 지지부(141', 151')가 대체로 직사각형 형상으로 형성되며, 제1 및 제2 메탈 프레임(140', 150')은 대체로 L자 형상으로 형성될 수 있다.

도 6a 및 도 6b는 본 발명의 다른 실시 예에 따른 전자 부품의 개략적인 구조를 나타낸 사시도이다.

도 6a 및 도 6b를 참조하면, 본 실시 예의 전자 부품(101")은 제1 메탈 프레임(140")의 제1 지지부(141")가, 하부(141b')는 상부(141a')에 비해 Y방향으로 짧은 길이를 가진다.

이때, 제1 지지부(141")는 하부(141b')의 Y방향의 양측으로 절개부(143', 144')가 형성되고, 이 절개부(143', 144')가 삼각 형상으로 이루어져, 제1 지지부(141")의 하부(141b')가 사다리꼴 형상으로 형성될 수 있다.

또한, 제2 메탈 프레임(150")의 제2 지지부(151")가, 하부(151b')는 상부(151a')에 비해 Y방향으로 짧은 길이를 가진다.

이때, 제2 지지부(151")는 하부(151b')의 Y방향의 양측으로 절개부(153', 154')가 형성되고, 이 절개부(153', 154')가 삼각 형상으로 이루어져, 제2 지지부(151")의 하부(151b')가 사다리꼴 형상으로 형성될 수 있다.

본 발명은 상술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.

따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

100: 적층형 커패시터
101, 101', 101": 전자 부품
110: 바디
111: 유전체층
121, 122: 제1 및 제2 내부 전극
131, 132: 제1 및 제2 외부 전극
131a, 132a: 제1 및 제2 머리부
131b, 132b: 제1 및 제2 밴드부
140, 140', 140": 제1 메탈 프레임
141, 141', 141": 제1 지지부
142, 152: 제1 및 제2 실장부
143, 144, 153, 154: 절개부
150, 150', 150": 제2 메탈 프레임
151, 151', 151": 제2 지지부

Claims

제1 방향으로 양면에 외부 전극이 각각 형성되는 바디; 및
상기 외부 전극과 각각 접속되는 한 쌍의 메탈 프레임; 을 포함하고,
상기 메탈 프레임은, 외부 전극과 접합되는 지지부 및 상기 지지부의 하단에서 제1 방향으로 연장되고 상기 바디 및 외부 전극과 이격되는 실장부를 포함하고, 상기 실장부의 제1 방향과 직교하는 제2 방향으로의 길이가 상기 바디의 제2 방향으로의 길이 보다 작은 전자 부품.
제1항에 있어서,
전자 부품의 전체 높이를 t로, 상기 실장부의 제2 방향으로의 길이를 d로 정의할 때, d/t는, 0.2≤d/t<1.0을 만족하는 전자 부품.
제1항에 있어서,
상기 지지부의 제2 방향으로의 길이가 상기 바디의 제2 방향으로의 길이 보다 작은 전자 부품.
제3항에 있어서,
상기 지지부는 하부의 제2 방향으로의 길이가 상부의 제2 방향으로의 길이 보다 작은 전자 부품.
제4항에 있어서,
상기 지지부는 하부의 양측에 절개부가 형성되는 전자 부품
제5항에 있어서,
상기 절개부가 사각 형상으로 이루어지는 전자 부품.
제6항에 있어서,
상기 지지부가 T자 형상으로 형성되는 전자 부품.
제5항에 있어서,
상기 절개부가 삼각 형상으로 이루어지는 전자 부품.
제8항에 있어서,
상기 지지부의 하부가 사다리꼴 형상으로 형성되는 전자 부품.
제1항에 있어서,
상기 바디는, 유전체층과 상기 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극을 포함하는 전자 부품.
제10항에 있어서,
상기 외부 전극은, 제2 방향으로 상기 바디의 양 단면에 각각 형성되는 머리부; 및 상기 머리부에서 상기 바디의 상하 면의 일부와 양 측면의 일부까지 각각 연장되는 밴드부; 를 각각 포함하는 전자 부품.
제11항에 있어서,
상기 외부 전극의 머리부와 상기 지지부 사이에 도전성 접착부가 마련되는 전자 부품.