KR900000071B1 - 전계효과 트랜지스터 - Google Patents

전계효과 트랜지스터 Download PDF

Info

Publication number
KR900000071B1
KR900000071B1 KR1019860003891A KR860003891A KR900000071B1 KR 900000071 B1 KR900000071 B1 KR 900000071B1 KR 1019860003891 A KR1019860003891 A KR 1019860003891A KR 860003891 A KR860003891 A KR 860003891A KR 900000071 B1 KR900000071 B1 KR 900000071B1
Authority
KR
South Korea
Prior art keywords
layer
field effect
effect transistor
type impurity
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019860003891A
Other languages
English (en)
Other versions
KR860009496A (ko
Inventor
고로 사사끼
Original Assignee
스미도모덴기고오교오 가부시기가이샤
나까하라 쯔네오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미도모덴기고오교오 가부시기가이샤, 나까하라 쯔네오 filed Critical 스미도모덴기고오교오 가부시기가이샤
Publication of KR860009496A publication Critical patent/KR860009496A/ko
Application granted granted Critical
Publication of KR900000071B1 publication Critical patent/KR900000071B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

내용 없음.

Description

전계효과 트랜지스터
제1도 및 제2도는, 본 발명의 실시예의 종단 측면도.
제3도 및 제4도는, 본 발명의 실시예에 있어서의 알루미늄.인듐.비소혼정(混晶)반도체층속의 n형 불순물 농도의 분포를 표시한 그래프.
제5도는 Si을 1×1017㎝-3첨가한 A1InAs에의 쇼트키 접합의 전류전압 특성도.
제6도는 표면부근 120Å에는 Si를 첨가하지 않는 A1InAs에의 쇼트기 접합의 전류전압 특성도.
제7도는 종래 기술에 의한 전계효과 트랜지스터의 드레인전류대 드레인전압 특성의 모식도.
제8도는 본 발명에 의한 전계효과트랜지스터의 드레인전류대 드레인전압 특성.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 갈륨·인듐·비소혼정반도체층
3 : 알루미늄·인듐·비소혼정반도체층
3-1 : 알루미늄·인듐·비소혼정반도체 제1층
3-2 : 알류미늄·인듐·비소혼정반도체 제2층
4 : 게이트전극 5 : 소오스전극
6 : 드레인전극
본 발명은 전계효과 트랜지스터에 관한 것이다. 종래, 기판상에 있고, 갈륨·인듐·비소혼정반도체(이하 GaInAs 라 약기함)층상에 불순물 무첨가의 알루미늄·인듐·비소혼정반도체(이하 A1InAs라 약기함)층을 가지며, 이 혼정반도체층상에 n형 불순물이 첨가된 A1InAs혼정반도체층을 가지고, n형 불순물이 첨가된 이 혼정반도체층상에 게이트전극을 착설하고, 게이트전극의 양쪽에 대향해서 소오스전극과 드레인전극을 착설한 것을 특징으로 하는 전계트랜지스터가 제안, 시작되고 있다. (첸(C.Y.chen), 일렉트론·디바이스·레터즈(IEEE Electron Device Letters), EDL-3권, 6호, 1982년, 152면). 이 전계효과 트랜지스터에서는, 일본국 특허공보소 59-53714중 혹은 Japanese Journal of Applied Physics, 제19권, 1980년, L 225면중에 기술되어 있는 것과 마찬가지의 원리에 의해, A1InAs층의 전자친화력이 GaInAs층의 전자친화력 보다도 작다는 것 및 A1InAs층속에 n형 불순물이 첨가되어 있다는 것에 의거해서, GaInAs층속에 고전자이동도의 2차원 전자층이 형성되고, 이 2차원 전자의 밀도를 게이트전극으로부터 A1InAs층속을 통과하여 2차원 전자층에 도달하도록 형성된 공핍층에 의해 제어할 수 있기 때문에 큰상호 콘덕턴스를 실현할 수 있다. 여기에 게이트전극으로부터 A1InAs층속을 통과하여 2차원 전자층에 도달하도록 형성된 공핍층의 두께를 게이트전극에 인가하는 전압즉 게이트전압에 의해 제어되며, 게이트전극에 의해 부의 전압을 인가하면, 상기 공핍층은 두껍게 되어 2차원 전자밀도를 감소시켜, 2차원 전자층에 접속된 드레인전극과 소오스전극의 사이를 흐르는 전류 즉 드레인전류가 가소되어 트랜지스터 동작이 실현된다.
여기서, A1InAs층과 GaInAs층의 헤테로 접합계면에 형성되는 2차원 전자는, 일본국 특허공보소 59-53714 혹은 Japanese Journal of Applied Physics, 제19권, 1980년, L 225면속에 기록되어 있는 알루미늄·갈륨·비소혼정반도체(이하 A1GaAs라 약기함)와 갈륨·비소(이하 GaAs라 약기함)와의 헤테로 접합, A1GaAs와 Ge와의 헤테로 접합, CaTe와 InSb와의 헤테로 접합, GaSb와 InAs와의 헤테로 접합에 있어서 형성되는 2차원 전자와 비교해서, 실온에서 10,000㎝2/V.Sec이상의 높은 전자 이동도가 분자선에 패택셜 성장법(MBE법) 혹은 유기금속 기상 성장법(MOCVD법)에 의해 용이하게 실현된다. 이와 같은 높은 이동도를 가진 2차원 전자층을 이용할 수 있기 때문에 A1InAs층과 GaInAs층과의 헤테로 접합을 사용한 본 발명에 관한 전계효과 트랜지스터에서는 고(高)상호 콘덕턴스·고속동작등 뛰어난 특성이 기대되고 있다. A1InAs층과 GaInAs층의 헤테로 접합을 이용한 전계효과 트랜지스터로서는 IEEE Electron Device Letters, EDL-1권, 8호, 1980년, 154면속에 불순물 무첨가의 A1InAs층을 n형 불순물이 첨가된 GaInAs층상에 착설하고, 상기 A1InAs층 상에 게이트전극을 착설한 전계효과 트랜지스터가 제안되고 있다. 이 전계트랜지스터는 본 발명에 관한 전계효과 트랜지스터와 달라서, A1InAs층에 n형 불순물이 첨가되어 있지 않기 때문에 게이트 내압(耐壓)으로서는 높은 값을 얻을 수 있지만 2차원 전자층을 유기(誘起)하는데 필요한 n형 불순물이 A1InAs층내에 첨가되어 있지 않기 때문에 2차원 전자층이 형성되지 않으며, 또 GaInAs층내에 n형 불순물이 1.2×1017㎝-3이라고 하는 높은 농도로 첨가되어 있기 때문에 트랜지스터 동작에 기여하는 소오스전극과 드레인전극의 사이를 흐르는 전자가 이온화 한 n형 불순물에 의한 산란을 받기 때문에 전자이동도가 실온으로 4000㎝2/V.Sec이하로 낮아, 본 발명에 관한 전계효과 트랜지스터에 비해서 고상호 콘덕턴스·고속동작을 실현하는 것은 곤란하다.
그러나, 상기 종래기술에 있어서의 구조의 전계효과 트랜지스터에 있어서는, A1InAs층내에 고농도의 n형 불순물이 첨가되어 있기 때문에, 쇼트키 접합된 게이트전극의 역방향 내압이 낮으며, 수볼트의 드레인전압인가로 쇼트키 접합된 게이트전극이 파손되어, 드레인접합대 드레인전류의 포화특성으로서 양호한 특성을 가진 전계효과 트랜지스터를 얻지 못하고 있다. 또한, 상술한 문제점을 해결하기 위하여, n형 불순물이 첨가된 A1InAs층내의 n형 불순물 농도를 균일하게 낮게하는 일은, 이 전계효과 트랜지스터의 GaInAs층내의 2차원 전자밀도의 저하를 초래하여, 결과적으로 고소오스 저항화, 증폭동작을 행하는 게이트전압 진폭의 저하등을 발생시켜, 전계효과 트랜지스터의 특성을 손상시킨다고하는 문제점이 새로이 발생한다.
본 발명은, 상술한 후자의 문제점을 해결하고, 또한 드레인전극의 고전압인가 상태에 있어서도 양호한 드레인전압대 드레인 전류포화 특성을 가진 전계효과 트랜지스터를 제공하는 것을 목적으로 한다.
상기 문제점을 해결하기 위하여, 본 발명의 전계효과 트랜지스터는 기판상에 있고, GaInAs층상에 A1InAs가지며, 이 혼정반도체층상에 게이트전극을 착설하고, 게이트전극의 양쪽에 대향해서 소오소전극과 드레인전극을 착설하는 전계효과 트랜지스터에 있어서, A1InAs층내의 n형 불순물 농도가, 기판에 가까운 쪽에서 높고, 게이트전극에 가까운 쪽에서 낮게 한 것을 특징으로 한다.
또한, 본 발명의 전계효과 트랜지스터는 기판상에 있고, GaInAs층상에 불순물 무첨가의 A1InAs제1층을 가지며, 이 혼정반도체 제1층상에 다시 A1InAs 제2층을 가지며, 이 혼정반도체 제2층상에 게이트전극을 착설하고, 게이트전극의 양쪽에 대향해서 소오스전극과 드레인전극을 착설한 전계효과 트랜지스터에 있어서, 혼정반도체 제2층내의 n형 불순물 농도가 기판에 가까운 쪽에서 높고, 게이트전극에 가까운 쪽에서 낮은 것을 특징으로 한다.
일반적으로 금속과 n형 불순물이 ND[개/㎝3]만큼 첨가된 반도체로 이루어진 쇼트키 접합에 있어서는, 반도체 내부의 전계강도는 ND의 1/2승에 비례한다. 쇼트키 접합의 역방향 내압은, 내부의 최대 전계강도가 반도체의 파손전계를 넘었을때에 생기므로, 쇼트키 접합의 역방향 내압은, n형 불순물 농도 ND의 1/2승에 역비례한다. 따라서, n형 불순물 농도 ND를 감소시키므로서, 이 접합부에 형성되는 공핍층이 두껍게 되어, 반도체내부의 전계가 낮게 되므로, 쇼트키 접합의 역방향 내압을 향상시킬 수 있다.
그러나, 상술한 바와 같이, n형 불순물이 첨가된 A1InAs층내의 n형 불순물 농도를 균일하게 낮게하는 일은, 이 전계효과 트랜지스터의 GaInAs층내의 2차원 전자밀도의 저하를 초래하여, 결과적으로, 고소오스 저항화, 증폭동작을 행하는 게이트 전압 진폭의 저하등을 일으켜, 전계효과 트랜지스터의 특성을 손상시킨다.
n형 불순물이 첨가된 A1InAs층내의 GaInAs층과의 헤테로 접합근처, 즉 기판쪽의 n형 불순물 농도를 높게 하므로서, 이 2차원 전자밀도를 이 헤테로 접합에서의 전자 친화력의 차에 의해 결정되는 열평형시의 최대치로 할수 있다. 즉, 본 발명에 의한 전계효과 트랜지스터에 있어서는, n형 불순물이 첨가된 A1InAs층내의 n형 불순물 농도를 기판쪽에서 높게하므로서, 높은 밀도를 가진 2차원 전자층을 형성하고, n형 불순물 농도를 게이트쪽에서 낮게 하므로서 높은 역방향 내압을 가진 쇼트키 게이트전극을 실현할 수 있어, 이로부터 본 발명에 의한 전계효과 트랜지스터가 실용상 양호한 동작특성을 지니게 할 수 있다.
본 발명자가 행한 실험결과에 의하면, 분자선에 피택셜성장(MBE)법에 의해 480℃ 가열된 InP기판상의 A1InAs층에 쇼트키 접합을 형성했을 경우, n형 불순물인 Si의 농도가 1×1017㎝-3을 초과하면 이 쇼트키 접합의 역방향 내압은 급격히 저하하여 2정도의 역방향 전압인가로 파손이 일어난다. 제5도에 Si을 1×1017㎝-3함유한 A1InAs에 직접 쇼트키 접합을 형성했을 경우의 이 접합의 전류전압 특성을 표시한다. 이로부터, Si을 1×1017㎝-3이상 포함하는 A1InAs층에 직접 쇼트키 접합을 형성해도 양호한 역방향 내압은 얻을 수 없는 것을 알수 있다. 제6도에 기판에 가까운 쪽에서 Si을 1×1018㎝-3포함하고 표면쪽 120Å의 영역에서는 Si을 첨가하고 있지 않는 A1InAs층의 위에 쇼트키 금속을 증착법에 의해 형성한 쇼트키 접합의 전류전압 특성을 표시한다. 이에 의해 n형 불순물 농도가 낮은 A1InAs층을 형성하므로서 역방향 내압은 6으로까지 개선되어 있는 것을 알 수 있다. 따라서 본 발명에 의해 쇼트키 접합인 게이트전극의 역방향 내압을 향상시킬 수 있어, 드레인전극의 고전압인가 상태에서도 게이트전극의 쇼트키 접합이 파손되는 일이 없고 드레인전압대 드레인전류의 포화 특성을 양호한 것으로 할 수 있다.
이하, 본 발명의 실시예를 첨부도면에 의거하여 상세히 설명한다.
제1도 및 제2도에, 본 발명의 실시예의 종단측 면도를 표시한다. 먼저 제1도를 사용하여, 본 실시예를 제조하는 공정에 대해서 설명한다. 예를 들면, 인듐·인(燐)기판(1)상에 분자선에 피택셜 성장법에 의해, 불순물 무첨가의 GaInAs층(2)을 예를 들면 0.1㎛의 두께로 형성된다. 여기서, 결정성을 향상시키기 위하여, A1InAs등으로 이루어지는 버퍼층을 기판(1)과 GaInAs층(2)의 사이에 형성해도 된다.
다음에, GaInAs층(2)상에, A1InAs층(3)을 예를 들면 약 400Å의 두께로 형성한다. 이 A1InAs층(3)에, 예를 들면 실리콘등의 n형 불순물을 첨가한다. 이 n형 불순물 농도의 깊이방향의 분포는, 예를 들면 제3도에 표시한 바와 같이, A1InAs층(3)의 표면으로부터의 깊이가 0~100Å의 범위에서는 대략 0이고, 100~400Å의 범위에서 1018[개/㎝3]이 되도록 한다. 혹은, 제4도에 표시한 바와 같이 n형 불순물 농도가 상기 표면으로부터 깊이 200Å까지의 범위에서는, 비례적으로 증가하고, 200Å이상의 범위에서는 대략 일정하게 되도록 해도 된다. 어느 것이나 모두 기판(1)에 가까운 쪽에서 n형 불순물 농도가 높아지는 것으로 한다.
또한, 이 혼정반도체층(3)상에, 예를 들면 백금, 알루미늄, 텅스텐, 실리사이드등의 금속 혹은 금속화합물에 의해 증착법 혹은 스퍼터법을 사용해서 게이트전극(4)을 형성한다. 또, 예를 들면 금·게르마늄·니켈 등으로 이루어진 오옴성전극을 GaInAs층(2)까지 전극이 도달하도록 매설한 형상으로 증착하여, 400℃에서 4분 정도의 합금화에 의해 게이트전극(4)의 양쪽에 대향해서 이 혼정반도체층(3)상에 소오스전극(5) 및 드레인건극(6)을 형성한다.
다음에, 제2도의 실시예를 제조하는 공정에 대해서 설명한다. 먼저, 기판(1) 및 GaInAs층(2)을 상기 제1도의 실시예와 마찬가지로 형성한다. 다시, GaInAs층(2)상에, 불순물 무첨가의 A1InAs 제1층(3-1)을 예를 들면 약 20Å의 두께로 형성한후, 다시 그위에 A1InAs 제2층(3-2)을 예를 들면 약 400Å의 두께로 형성한다. A1InAs 제2층(3-2)에는, 예를 들면 실리콘등의 n형 불순물을 첨가한다. 이 n형 불순물 농도의 깊이방향의 분포는, 예를 들면 제3도에 표시한 것과 마찬가지로, A1InAs 제2층(3-2)의 표면에서는 0에 가깝고, 또한 이 표면으로부터 이 혼정반도체 제2층(3-2)과 이 제1층(3-1)의 계면에 향하는 도중에서 단계적으로 증가하도록 해야된다. 혹은, 제4도에 표시한 바와 같이, n형 불순물 농도가 A1InAs 제2층(3-2)의 표면으로부터 비례적으로 증가하도록 해도 된다.
어느 것이나 모두 기판(1)에 가까운 쪽에서 n형 불순물 농도가 높아지게 한다. 또, 상기 제1도에 표시한 것과 마찬가지로, 게이트전극(4), 소오스전극(5) 및 드레인전극(6)을 형성시킨다.
상기 제1도 및 제2도와 같이 구성된 전계효과 트랜지스터에 있어서는, 어느 경우에 있어서도, 게이트전극(4)에 정(正)전압을 인가하므로서, GaInAs층(2)내에 전자가 유기되어, A1InAs층(3)(제2도에 있어서는, 이 혼정반도체 제1층(3-1))과의 계면에 형성되는 전위장벽에 의해, 이 헤테로 접합계면의 근처에 도전성의 채널을 형성한다. 이 채널을 통해서 소오스전극(5)과 드레인전극(6)의 사이에 전류가 흐른다. 채널내의 전자수는, 게이트전극(4)에 인가하는 전압에 의해서 제어되므로, 소오스전극(5)과 드레인전극(6)간의 상호 콘덕턴스를 게이트전극(4)에 인가하는 전압에 의해 제어할 수 있다.
제8도에 기판온도 480℃ MBE법을 사용해서 제작한 본 발명에 의한 전계효과 트랜지스터의 드레인전류대 드레인전압 특성의 시작예를 표시한다. 이로부터 본 발명에 의하여 드레인전류대 드레인전압 특성에서 양호한 포화 특성을 얻을 수 있는 것을 알수 있다.
본 발명에 의해, 실온에서 고전자이동도를 가진 GaInAs를 동작층으로하는 전계효과 트랜지스터를 제8도에 표시한 바와 같이 드레인전극의 고전압인가 상태에서도 안정적으로 동작시킬수 있고, 또한 고상호 콘덕턴스·고동작속도의 특성을 가진 전계효과 트랜지스터를 실현할 수 있어, 본 발명은 산업상 공헌 할 수 있다.

Claims (10)

  1. 기판(1)상에 있고, 갈륨·인듐·비소혼정반도체층(2)상에 알루미늄·인듐·비소혼정반도체층(3)을 가지며, 이 혼정반도체층(3)상에 게이트전극(4)을 착설하고, 게이트전극(4)의 양쪽에 소오스전극(5)과 드레인전극(6)을 착설하는 전계효과 트랜지스터로서, 알루미늄·인듐·비소혼정반도체층(3)내의 n형 불순물 농도가, 기판(1)에 가까운 쪽에서 높고, 게이트전극(4)에 가까운 쪽에서 낮게한 것을 특징으로 하는 전계효과 트랜지스터.
  2. 제1항에 있어서, 알루미늄·인듐·비소혼정반도체층(3)내의 n형 불순물 농도가, 이 혼정반도체층의 표면으로부터 소정의 깊이의 위치에서 단계적으로 변화하는 것을 특징으로 하는 전계효과 트랜지스터.
  3. 제2항에 있어서, n형 불순물 농도가 단계적으로 변화하는 깊이가 50Å에서 200Å의 범위내이고, 게이트전극에 가까운 쪽의 n형 불순물 농도가 1017㎝-3이한인 것을 특징으로 하는 전계효과 트랜지스터.
  4. 제1항에 있어서, 알루미늄·인듐·비소혼정반도체층(3)내의 n형 불순물 농도가, 이 혼정반도체층의 표면으로부터 깊이방향으로 향해서 비례적으로 변화하는 것을 특징으로 하는 전계효과 트랜지스터.
  5. 제4항에 있어서, 알루미늄·인듐·비소혼정반도체층내의 n형 불순물 농도가 이 혼정반도체 표면으로부터의 깊이 100Å이하의 영역에서 1017㎝-3이하인 것을 특징으로 하는 전계효과 트랜지스터.
  6. 기판(1)상에 있고, 갈륨·인듐·비소혼정반도체층(2)상에 불순물 무첨가의 알루미늄·인듐·비소혼정반도체 제1층(3-1)을 가지며, 이 혼정반도체 제1층(3-1)상에 다시 알루미늄·인듐·비소혼정반도체 제2층(3-2)을 가지고, 이 혼정반도체 제2층(3-2)상에 게이트전극(4)을 착설하고, 게이트전극(4)의 양쪽에 소오스전극(5)과 드레인전극(6)을 착설하는 전계효과 트랜지스터에 있어서, 이 혼정반도체 제2층(3-2)내의 n형 불순물 농도가 기판(1)에 가까운 쪽에서 높고, 게이트전극(4)에 가까운 쪽에서 낮게한 것을 특징으로 하는 전계효과 트랜지스터.
  7. 제6항에 있어서, 알루미늄·인듐·비소혼정반도체 제2층내의 n형 불순물 농도가, 이 제2층의 표면으로부터 소정깊이의 위치에서 단계적으로 변화하는 것을 특징으로 하는 전계효과 트랜지스터.
  8. 제7항에 있어서, n형 불순물 농도가 단계적으로 변화하는 깊이가 50Å에서 200Å의 범위내이고, 게이트전극(4)에 가까운 쪽의 n형 불순물 농도가 1017㎝-3이하인 것을 특징으로 하는 전계효과 트랜지스터.
  9. 제6항에 있어서, 알루미늄·인듐·비소혼정반도체 제2층내의 n형 불순물 농도가, 이 제2층의 표면으로부터 깊이방향으로 비례적으로 변화하는 것을 특징으로 하는 전계효과 트랜지스터.
  10. 제9항에 있어서, 알루미늄·인듐·비소혼정반도체층내의 n형 불순물 농도가 이 혼정반도체 표면으로부터의 깊이 100Å이하의 영역에서 1017㎝-3이하인 것을 특징으로 하는 전계효과 트랜지스터.
KR1019860003891A 1985-05-20 1986-05-20 전계효과 트랜지스터 Expired KR900000071B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10885085 1985-05-20
JP108850 1985-05-20
JP60-108850 1985-05-20

Publications (2)

Publication Number Publication Date
KR860009496A KR860009496A (ko) 1986-12-23
KR900000071B1 true KR900000071B1 (ko) 1990-01-19

Family

ID=14495174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860003891A Expired KR900000071B1 (ko) 1985-05-20 1986-05-20 전계효과 트랜지스터

Country Status (5)

Country Link
EP (1) EP0203493B1 (ko)
JP (1) JPS6254474A (ko)
KR (1) KR900000071B1 (ko)
CA (1) CA1237827A (ko)
DE (1) DE3687185T2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63134555U (ko) * 1987-02-24 1988-09-02

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2497603A1 (fr) * 1981-01-06 1982-07-09 Thomson Csf Transistor a faible temps de commutation, de type normalement bloquant

Also Published As

Publication number Publication date
CA1237827A (en) 1988-06-07
EP0203493A3 (en) 1988-05-04
KR860009496A (ko) 1986-12-23
DE3687185T2 (de) 1993-04-15
EP0203493A2 (en) 1986-12-03
JPH0262945B2 (ko) 1990-12-27
JPS6254474A (ja) 1987-03-10
DE3687185D1 (de) 1993-01-14
EP0203493B1 (en) 1992-12-02

Similar Documents

Publication Publication Date Title
US9184266B2 (en) Transistor having graphene base
US4959702A (en) Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate
JPH0435904B2 (ko)
JPH07307461A (ja) 添加物変調電界効果トランジスタ
JP3376078B2 (ja) 高電子移動度トランジスタ
JP2914049B2 (ja) ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ
KR920003799B1 (ko) 반도체 장치
EP0566591B1 (en) Semiconductor device
US4590502A (en) Camel gate field effect transistor device
JPH084138B2 (ja) 半導体装置
KR20010039681A (ko) 하이-ｋ 유전체 장벽층을 이용한 전하 주입 트랜지스터
EP0200933A1 (en) Heterojunction transistor having bipolar characteristics
KR900000071B1 (ko) 전계효과 트랜지스터
EP0744773B1 (en) Method of manufacturing semiconductor device having a plasma-processed layer
US5311045A (en) Field effect devices with ultra-short gates
JP3707766B2 (ja) 電界効果型半導体装置
JPH09237889A (ja) 半導体結晶積層体及びそれを用いた半導体装置
EP0552067A2 (en) Field effect transistor and a fabricating method thereof
CA1294064C (en) Field effect transistor
JPS61210678A (ja) 化合物半導体装置
JP2661557B2 (ja) 電界効果型半導体装置
JP6781293B2 (ja) 半導体装置
JPH01125985A (ja) 半導体装置
JP3250305B2 (ja) ショットキーダイオード
JPS6068661A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 19960116

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 19970120

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 19970120

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000