KR900000073B1 - 전계효과트랜지스터 - Google Patents

전계효과트랜지스터 Download PDF

Info

Publication number
KR900000073B1
KR900000073B1 KR1019860010809A KR860010809A KR900000073B1 KR 900000073 B1 KR900000073 B1 KR 900000073B1 KR 1019860010809 A KR1019860010809 A KR 1019860010809A KR 860010809 A KR860010809 A KR 860010809A KR 900000073 B1 KR900000073 B1 KR 900000073B1
Authority
KR
South Korea
Prior art keywords
layer
indium
semiconductor layer
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019860010809A
Other languages
English (en)
Other versions
KR870006679A (ko
Inventor
고로오 사사끼
히데끼 하야시
Original Assignee
스미도모덴기고오교오 가부시기가이샤
나까하라 쯔네오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60286747A external-priority patent/JPS62145779A/ja
Priority claimed from JP61017571A external-priority patent/JPS62174976A/ja
Application filed by 스미도모덴기고오교오 가부시기가이샤, 나까하라 쯔네오 filed Critical 스미도모덴기고오교오 가부시기가이샤
Publication of KR870006679A publication Critical patent/KR870006679A/ko
Application granted granted Critical
Publication of KR900000073B1 publication Critical patent/KR900000073B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1404—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase using predeposition followed by drive-in of impurities into the semiconductor surface, e.g. predeposition from a gaseous phase
    • H10P32/1406—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase using predeposition followed by drive-in of impurities into the semiconductor surface, e.g. predeposition from a gaseous phase by ion implantation

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

내용 없음.

Description

전계효과트랜지스터
제1도는 종래의 전계효과트랜지스터의 구성을 도시한 단면도.
제2도는 다른종래의 전계효과트랜지스터의 구성을 도시한 단면도.
제3도는 본 발명의 일실시예인 전계효과트랜지스터의 구성을 도시한 단면도.
제4도는 본 발명의 다른 실시예인 2층의 광금지띠폭층(廣禁制帶巾層)을 구비한 전계효과트랜지스터의 구성을 도시한 단면도.
제5도는 제4도에 도시한 전계효과트랜지스터의 개량의 일변형예를 도시한 단면도.
제6도는 본 발명의 또 다른 실시예인 2층의 광금지띠폭층을 구비한 전계효과트랜지스터의 구성을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
5 : 게이트전극 6 : 소오스전극
7 : 드레인전극 8 : 2차원 전자층
21 : 반절연성인듐·인기판 22 : 인듐·인층
23 : 갈륨·인듐·비소혼정반도체층
24 : 알루미늄·인듐·비소혼정반도체층
25, 25' : 이온주dlq층
32 : 알루미늄·인듐·비소혼정반도체층(제2)
34 : 인듐·인층
40 : 알루미늄·인듐·비소혼정반도체층(제3)
본 발명은, 저잡음증폭회로, 고주파회로, 고속논리회로, 및 그들의 집적회로 또는 광집적회로등에 응용되는 반도체헤테로접합을 사용한 전계효과트랜지스터에 관한 것이다.
제1도는 종래의 반도체헤테로접합을 사용한 전계효과트랜지스터의 구조를 도시한 단면도이며, 예를 들면, C. Y. Chen외, IEEE Electron Device Letters, Vol. EDL-3, No. 36, 1982, P 152에 표시되어 있다.
제1도 있어서, 종래의 전계효과트랜지스터는, 반절연성의 인듐·인기판(1)과, 기판(1)상에 형성되는 알루미늄·인듐·비소혼정반도체층(2)과, 혼정반도체층(2)상에 형성되는 갈륨·인듐·비소혼정반도체층(3)과, 혼정반도체층(3)상에 형성되는 n형 불순물이 첨가된 알루미늄·인듐·비소혼정반도체층(4)과, 혼정반도체층(4)상에 형성되는 게이트전극(5) 및 게이트전극(5)의 양쪽에 대향하도록 배설되는 소오스전극(6)과 드레인전극(7)으로 구성된다.
이런 구성의 전계효과트랜지스터에 있어서는, 갈륨·인듐·비소혼정반도체층(3)중에 2차원 전자층(8)이 형성되며, 이 2차원 전자층(8)이 채널이 되어서 소오스전극(6)과 드레인전극(7)과의 사이에 전류경로가 형성된다.
이 전계트랜지스터의 트랜지스터 동작은, 게이트전극(5)에 인가하는 전압을 제어하므로서, 게이트전극(5) 바로 아래의 2차원 전자층(8)의 전자밀도를 변조해서 드레인전류를 변조하므로서 실현된다. 여기서, 상기한 구조에 있어서, 알루미늄·인듐·비소혼정반도체층(2)은, 그 위에 형성되는 에피택셜성장층(갈륨·임듐·비소혼정반도체층(3))의 결정성의 개선 및 기판(1)으로부터의 불순물의 확산등의 방지기능을 가진 완충층으로서 형성되어 있다.
이런 구조에 있어서는, 갈륨·인듐·비소혼정반도체층(3)중의 2차원 전자층(8)에서의 전자이동도(移動度)는 실온에서 10000㎝2/V.sec이상의 값을 가지므로, 높은 상호콘덕턴스, 저잡음지수 및 높은 차단주파수를 구비하는 전계효과트랜지스터의 실현이 기대되고 있다. 그러나, 상기한 구조의 전계효과트랜지스터에 있어서는, 실제의 트랜지스터 동작에 기여하는 게이트전극(5)하의 2차원 전자층(8)과 소오스전극(6)과의 사이의 저항, 즉, 소오스저항이 충분히 낮은 값으로 되어있지 않기 때문에, 이 무시할 수 없는 소오스저항이, 상호콘덕턴스, 차단주파수등을 저하시키며, 또 잡음지수가 열화되는 등 트랜지스터특성상 여러가지의 문제가 발생하고 있다.
소오스저항을 저감시키기 위해서는, 소오스전극(6)과 게이트전극(5)과의 사이의 영역에 실리콘, 셀렌등의 불순물을 이온주입해서 소오스전극(6)과 2차원 전자층(8)과의 사이의 영역의 저항을 작게하는 방법을 생각할수 있다. 이 영역의 저항은, 2개의 알루미늄·인듐·비소혼정반도체층(2) (4) 및 갈륨·인듐·비소혼정반도체층(3)의 각층의 병렬저항으로 된다. 그러나, 제1도의 구성에 있어서, 최상층의 알루미늄·인듐·비소혼정반도체층(4)은 일반적으로 1000Å이하로 매우 얇으며, 또 알루미늄·인듐·비소혼정반도체층중의 전자이동도는 100㎝2/V.sec 정도로 갈륨·인듐·비소혼정반도체층중의 전자이동도에 비해서 1자릿수 이상 작기때문에, 소오스저항은 실질적으로 갈륨·인듐·비소혼정반도체층(3)의 저항에 동등해진다. 그러나, 이 혼정반도체층(3)은 일반적으로 그 층두께가 1000Å로 얇고, 또 저저항화를 위해서 1017/㎝3이상의 농도의 불순물을 주입하면, 이온화불순물에 의한 전자산란 때문에 전자이동도가 급격히 저하되기 때문에 소오스저항을 효과적으로 저감시키는 것은 곤란하다.
제2도는 다른 종래의 전계효과트랜지스터의 구조를 도시한 단면도이며, 이 구조도, C. Y. Chen등 IEEE Electron Device Letters Vol. DEL-3, No.6 1982, P 152에 표시되어 있다.
제2도의 전계효과트랜지스터는, 반절연성의 인듐·인기판(11)과, 기판(11)상에 형성되는 갈륨·인듐·비소혼정반도체층(12)과, 혼정반도체층(12)상에 형성되는 불순물 무첨가의 알루미늄·인듐·비소혼정반도체층(13)과, 혼정반도체층(13)상에 형성되는 n형 불순물이 첨가된 알루미늄·인듐·비소혼정반도체층(14)과, 혼정반도체(14)상에 형성되는 게이트전극(5) 및 게이트전극(5)의 양쪽에 대향해서 형성되는 소오스전극(6)과 드레인전극(7)으로 구성된다.
이 구성에 있어서는, 갈륨·인듐·비소혼정반도체층(12)상의 2개의 알루미늄·인듐·비소혼정반도체층(13) (14)이 광금지띠폭층(19)을 구성한다.
제2도에 도시한 전계효과트랜지스터에 있어서, 제1도에 도시한 전계효과트랜지스터와 마찬가지로, 갈륨·인듐·비소혼정반도체층(12)중에 광금지띠폭층(19)에 따라서 2차원 전자층(8)이 형성되며, 게이트전극(5)하의 2차원 전자층(8)의 전자밀도를 게이트전극(5)에 인가하는 전압에 의해 변조하므로서 드레인전류가 변조되어, 트랜지스터 동작이 실현된다.
이 제2도에 도시한 전계효과트랜지스터에 있어서, 갈륨·인듐·비소혼정반도체가 실온에서 10000㎝2/V.sec를 상회하는 높은 전자이동도를 가지므로, 소자성능을 표시하는 상호콘덕턴스로서, 게이트길이 1㎛의 소자에 있어서 실온에서 약 440mS/mm, 77K에서 약 700mS/mm라고 하는 높은 값이 실현되고 있다(제12회 International Symposium on Gallium Arsenide and Related Compounds Abstract, P 5, Opening Session 2 참조). 그러나, 이런 구성의 전계효과트랜지스터에 있어서도, 소오스저항을 무시할 수 없으므로, 상호콘덕턴스, 잡음지수등의 트랜지스터특성이 소오스저항에 의해 제한을 받고 있다.
이 소오스저항을 저감하기 위해서는, 상기한 바와 마찬가지로, 적어도 소오스저항 형성영역에 n형 불순물을 이온주입한 후, 프레시어니이링등을 실시해서, 주입된 n형 불순물이온을 활성화시켜서, 소오스저항 형성영역의 저저항을 도모하는 것을 생각할 수 있다. 그러나, 제1도에 도시한 전계효과트랜지스터에 관하여 행한 설명과 마찬가지로, 본원 발명자들이 행한 실험과 마찬가지로 이하의 일이 판명되어 있다. 즉, 알루미늄·인듐·비소혼정반도체층만으로 이루어진 광금지띠폭층을 가진 전계효과트랜지스터에 있어서는, 알루미늄·인듐·비소혼정반도체층에 이온주입된 n형 불순물의 활성화율이 낮고, 또 알루미늄·인듐·비소혼정바도체중의 전자이동도는 재료고유의 성질로서 300㎝2/V.sec이하로 낮기 때문에, 이온주입된 알루미늄·인듐·비소혼정반도체층의 저항율을 충분히 저감시키는 일이 곤란하며, 그 결과로서 종래구조의 전계효과트랜지스터에 있어서는 이온주입기술을 사용해도 소오스저항을 충분히 저감시키는 것은 어려우며, 트랜지스터특성의 개선을 도모하는 것은 곤란하다.
이상과 같이, 종래의 전계효과트랜지스터의 구성에 있어서는 소오스저항을 충분히 저감시킬 수 없어, 상호 콘덕턴스, 차단주파수 및 잡음지수등의 소자특성을 충분히 개선할 수 없다고 하는 결점이 있었다.
본 발명의 목적은, 종래의 전계효과트랜지스터의 결점을 제거하고, 소오스저항이 충분히 낮고, 소자특성이 뛰어난 전계효과트랜지스터를 제공하는 것이다.
본 발명에 관한 전계효과트랜지스터는, 소오스저항을 저감시키기 위하여, 인듐·인반도체층을, 2차원 전자층이 형성되는 갈륨·인듐·비소혼정정반도체층과 그 상층의 알루미늄·인듐·비소혼정반도체층과의 사이 또는 갈륨·인듐·비소혼정반도체층과 반절연성기판과의 사이에 형성하는 동시에, 적어도 소오스저항 형성영역에 n형 불순물을 이온주입시킨 것이다.
인듐·인반도체층이 갈륨·인듐·비소혼정반도체층 하층에 형성되었을 경우, 이온주입은 적어도 인듐·인층에 도달하는 깊이까지 행해진다. 인듐·인반도체층이 갈륨·인듐·비소상층에 형성되었을 경우, 이온주입은 갈륨·인듐·비소혼정반도체층 내부에 도달하는 깊이까지 행해진다.
상기한 구성에 있어서, 인듐·인반도체층에 있어서는 주입이온의 활성화율이 높고, 이온주입된 인듐·인반도체의 전자이동도는 알루미늄·인듐·비소혼정반도체의 그것보다 1자릿수 이상 높아지므로, 갈륨·인듐·비소혼정반도체의 저항과 병렬로 저저항의 인듐·인반도체층을 형성하므로서 소오스저항을 효과적으로 저감시킬 수 있으며, 또한 게이트전극은 알루미늄·인듐·비소혼정반도체층위에 형성되므로 게이트전극에서의 쇼트키접합이 용이하게 형성된다.
본 발명의 목적 및 다른목적과 특징은 이하에 첨부된 도면을 참조해서 행하는 상세한 설명에서 한층 명백해질 것이다.
먼저, 구체적인 실시예에 대해서 설명하기전에 본 발명을 떠받들 실험적사실에 대해서 설명한다.
임듐·반도체에 대해서 n형 불순물을 이온주입해서 어니일을 행한 실험결과보고(Applied Physics Letters, Vol.43 No. 15, 1983, P 381 참조)에 의하면, 인듐·인반도체에서는 주입이온의 활성화율 60%이상을 얻을 수 있고, 또한 이온주입층의 전자이동도도 2000㎝2/V.sec이상의 값을 얻을 수 있다. 이에 의해 n형 불순물을 1014/㎝2주입했을 경우 인듐·인반도체에 대해서는 이온주입층의 시이트저항을 50Ω/□이하로 할 수 있다.
한편, 본 발명자를 알루미늄·인듐·비소혼정반도체에 대하여, n형 불순물을 [1014/㎝3]이온주입했을 경우, 그 시이트저항은 1KΩ/□ 정도로 되었다. 이것은, 인듐·인반도체에 있어서의 전자이동도 및 주입이온활성화율이 알루미늄·인듐·비소혼정반도체의 그것보다도 큰 까닭이다.
이상의 일로부터, 소오스저항 형성영역의 알루미늄·인듐·비소혼정반도체층을 이온주입영역을 가진 인듐·인반도체로 치환하므로서 소오스저항을 효과적으로 저감시킬 수가 있다.
이하, 본 발명의 구체적인 실시예에 대해서 상세하게 설명한다.
제3도는 본 발명의 일시시예인 전계효과트랜지스터의 구성을 도시한 단면도이다. 이하, 제3도를 참조해서 본 발명의 일실시예인 전계효과트랜지스터의 제조프로세스 및 구성에 대하여 설명한다.
인듐·인반절연성기판(21)상에 인듐·인층(22), 갈륨·인듐·비소혼정반도체층(23), 알루미늄·인듐·비소혼정반도체층(24)이 이 순서대로 가스소오스분자선 에피택셜성장법 또는 유기금속 기상성장법(MOCVD법)을 사용해서 형성된다. 여기서 인듐·인층(22)은, 1015/㎝3이하의 불순물이 첨가된 n형 또는 1016/㎝3이하의 불순물을 포함하는 P형이 바람직하며, 또한 그 층두께는 예를 들면 1㎛정도로 된다. 인듐·인층(22)은 이온주입되면 그 전자이동도가 2000㎝2/V.sec로 알루미늄·인듐·비소혼정반도체의 그것보다 1자릿수 높아지고 또한 그 층두께를 1㎛이상으로 해도 소자특성상 하등문제가 발생하지 않는다.
갈륨·인듐·비소혼정반도체층(23)은, 불순물농도 1016/㎝3이하의 n형 혹은 P형으로 하고, 그 층두께는 0.1㎛ 정도로 된다. 이들층의 불순물농도 및 층두께의 설계에 즈음하여 중요한 일은, 인듐·인반도체층(22)이 트랜지스터 동작시에 공핍상태가 되게하는 일이다.
알루미늄·인듐·비소혼정반도체층(24)은 불순물농도 1018/㎝3정도의 n형으로 하고, 그 층두께는 예를 들면 400Å로 된다. 이들 각 에피택셜층을 형성한 후, 실리콘등의 n형 불순물을 이온주입법을 사용해서, 예를 들면 가속전압 100KeV 이상으로 도우즈량 1014/㎝2이상 주입하여 인듐·인반도체층(22)에까지 도달하는 이온주입층을 형성한다. 그후 예를 들면 800℃ 10초 정도의 어니일을 행하므로서 저저항영역(25)이 형성된다. 이때 이온주입영역은, 게이트전극이 형성되는 영역하부에는 형성되지 않는다. 이것은, 예를 들면 더미게이트를 게이트전극이 형성되어야 할 영역위에 형성하고, 이 더미게이트를 마스크로한 이온주입을 행하므로 실현된다.
다음에, 증착법을 사용하여 알루미늄·인듐·비소혼정반도체층(24) 표면의 소정영역에 금·게르마늄합금등으로 이루어지는 저항전극을 형성하고, 혼정반도체층(24)과의 합금화를 행하여 소오스전극(6)및 드레인전극(7)을 형성한다.
마지막으로 저저항층(25)이 형성되어 있지 않는 영역의 알루미늄·인듐·비소혼정반도체층(24)위에 증착법등을 사용해서 백금, 금 또는 알루미늄등 으로 이루어지는 게이트전극(5)을 형성하므로서, 전계효과트랜지스터가 완성된다.
이상과 같이, 제3도에 도시한 전계효과트랜지스터에 있어서는, 갈륨·인듐·비소혼정반도체층(23)의 저항과 병렬로, 보다 저저항의 인듐·인반도체층(22)으로 이루어지는 도전층이 형성되므로, 소오스전극(6)과 게이트전극(5)하의 2차원 전자층(8)과의 사이의 저항 즉 소오스저항이 효과적으로 저감된다.
또, 상기 실시예에 있어서는, 높은 가속전압으로 불순물이온을 주입하고 있으므로, 불순물을 주로하여 인듐·인층(22)속으로 분포시킬 수가 있고, 게이트전극(5) 근처의 불순물농도를 낮게 유지한채로 소오스저항을 저감시킬 수 있다. 게이트전극(5) 근처의 불순물농도를 낮게 유지하는 것은, 트랜지스터의 게이트내압(耐壓)을 높이기 위해서 중요하며, 상기 실시예의 수법에 의해 게이트내압을 열화시키는 일없이 트랜지스터특성을 향상시킬 수 있다.
제4도는, 본 발명의 다른 실시예인 전계효과트랜지스터의 구성을 도시한 단면도이다. 이하, 제4도를 참조하여 본 발명의 다른 실시예인 광금지띠폭층을 구비한 전계효과트랜지스터의 제조프로세스 및 구조에 대하여 설명한다.
인듐·인반절연성기판(21)상에 유기금속기상성장법(MOCVD법)또는 가스소오스분자선 에피택셜성장법을 사용해서, 완충층이 되는 알루미늄·인듐·비소혼정반도체층(32)을 형성하고, 계속하여 마찬가지의 성장법을 사용해서 갈륨·인듐·비소혼정반도체층(23), 인듐·인층(34), 및 알루미늄·인듐·비소혼정반도체층(24)을 형성한다. 여기서, 인듐·인층(34)및 알루미늄·인듐·비소혼정반도체층(24)은 광금지띠폭층(39)을 형성한다. 인듐·인반도체는 이온주입을 행하였을 경우, 상술한 바와 같이, 주입이온의 활성화율이 높으며, 알루미늄·인듐·비소혼정반도체 보다도 그 시이트저항을 1자릿수 이상 작게하는 것이 가능하므로, 광금지띠폭층으로서 인듐·인반도체층을 사용하는 것이 소오스저항 저감의 관점에서 유효하다는 것이 이해된다. 그러나, 광금지띠폭층을 인듐.인반도체층만으로 구성하면 이하와 같은 문제가 발생한다. 즉, 도시한 바와 같은 구조의 전계효과트랜지스터에 있어서는, 게이트전극(5)은 광금지띠폭층(39)에 대하여 쇼트키접합을 형성하는 일이 필요하나, 일반적으로, 인듐·인반도체에 대하여 쇼트키접합을 형성하는 일은 곤란하다. 그리하여, 쇼트키접합을 용이하게 형성할 수 있는 알루미늄·인듐·비소혼정반도체층(24)을 인듐·인층(34) 표면상에 형성하여, 광금지띠폭층(39)을 다층구조로 하므로서, 효과적인 소오스저항의 저감 및 양호한 게이트특성(안정된 쇼트키접합의 형성)의 실현을 도모하고 있다.
또, 완충층으로서의 알루미늄·인듐·비소혼정반도체층(32)은, 그 위에 형성되는 에피택셜성장층의 결정성의 개선 및 반절연성기판(21)으로부터의 불순물의 확산등을 방지하기 위하여 형성되어 있다. 이 완충층이 되는 알루미늄·인듐·비소혼정반도체층(32)은, 트랜지스터에 요구되는 특성등에 따라서는 형성하지 않아도 된다.
가층(32) (23) (34) (24)의 층두께는, 문턱치전압의 설계치등에 의해 다르지만, 대표적인 값으로는, 완충층이 되는 알루미늄·인듐·비소혼정반도체층(32)이 약 0.5㎛, 갈륨·인듐·비소혼정반도체층(23)이 약 20nm내지 200nm, 인듐·인층(34)이 10nm 내지 30nm, 알루미늄·인듐·비소혼정반도체층(24)이 약 10nm이다. 또, 이온주입에 의한 저저항층 형성전의 각층의 불순물첨가량은, 이것도, 문턱치전압등의 설계치등에 의해 다르나, 대표적인 값으로는, 문턱치전압의 균일성 및 재현성을 중시하는 경우에는, 모든층을 불순물 무첨가로 하고, 한편, 대전류공급능력을 중시하는 경우, 인듐·인층(34)에 n형 불순물을 2×1018/㎝3정도 첨가한다. 또, 후자의 경우, 인듐·인층(34)의 갈륨·인듐·비소혼정반도체층(23)쪽 표면에서부터 약 10nm의 범위의 영역은, n형 불순물의 확산에 의한 헤테로접합면의 황폐(열화)를 방지할 목적으로, 불순물 무첨가영역으로 해도 좋다.
상기한 바와 같은, 각층의 에피택셜성장을 행한 후, 예를 들면, 실리콘, 셀렌등의 n형 불순물을 게이트전극이 형성되어야할 영역을 제외한 영역에, 가속전압 100KeV이상, 도우즈량 1014/㎝2이상의 조건으로 이온주입하여, 예를 들면 800℃ 10초의 조건으로 어니일하므로서 갈륨·인듐·비소혼정반도체층(23) 내부에까지 도달하는 이온주입층으로 이루어진 저저항영역(25')이 형성된다.
다음에, 증착법을 사용해서, 알루미늄·인듐·비소혼정반도체층(24) 표면의 소정의 영역에 금, 게르마늄등으로 이루어지는 저항전극을 형성한후, 저항전극과 그 밑바탕의 혼정반도체층(24)과의 합금화를 행하여 소오스전극(6) 및 드레인전극(7)을 형성한다.
또, 소오스전극(6) 및 드레인전극(7)의 사이의 저저항영역(25')이 형성되어 있지 않는 영역 표면에 증착법등을 사용해서 알루미늄·백금, 텅스텐규화물등으로 이루어진 게이트전극(5)을 형성하므로서, 전계효과트랜지스터를 완성한다.
여기서, n형 불순물을 이온주입해서 얻어진 저저항영역(25')은 게이트전극(5)과 중첩되지 않는 것이, 기생용량 저감을 위하여 및 역방향 내압향상을 위하여 바람직하다.
제5도는, 본 발명의 또 다른 실시예인 전계효과트랜지스터의 구조를 도시한 단면도이다. 제5도의 전계효과트랜지스터에 있어서는, n형 불순물이온주입에 의해 얻어진 저저항영역(25')과 게이트전극(5)이 중첩되는 영역이 완전히 제거되어 있다. 트랜지스터 제조프로세스에 있어서의 사진평판기술의 마스크위치 맞춤정밀도가 충분한 경우에는, 그다지 문제없이 확실하게 그 중첩영역을 제거할 수 있다.
그러나, 사진평판기술의 위치맞춤정밀도가 충분하지 않고 트랜지스터특성의 재현성이 양호하지 않는 경우에는, 내열게이트 또는 더미게이트를 사용한 자동조심기술을 사용하는 일이 중요해 진다. 즉, 게이트전극(5)이 형성되어야할 영역에 게이트전극(5)의 치수보다도 약간 큰 내열게이트 또는 더미게이트를 형성하고, 이 게이트를 마스크로 하여 자기정합적으로 이온주입을 행하므로서, 게이트전극(5)과 저저항영역(25')과의 중첩을 확실하게 제거할 수 있다.
그러나, 자동조심기술을 사용하고 안하고에 불구하고, 제4도 및 제5도의 구성의 전계효과트랜지스터에 있어서는, 효과적으로 소오스저항을 저감시키는 일이 가능하며, 고상호콘덕턴스, 저잡음의 전계효과트랜지스터를 얻을 수 있다.
제6도는 본 발명의 또 다른 실시예인 전계효과트랜지스터의 구성을 도시한 단면도이다. 제6도에 도시한 전계효과트랜지스터에 있어서는, 제4도에 도시한 전계효과트랜지스터의 구성에 추가해서, 채널이 되는 2차원 전자의 양자역학적인 가두어넣기 효과를 높이기 위하여, 갈륨·인듐·비소혼정반도체층(23)과 인듐·인반도체층(34)과의 사이에 알루미늄·인듐·비소혼정반도체층(40)이 형성된다. 이 알루미늄·인듐·비소혼정반도체층(40)은, 층두께 50~100Å, 불순물 무첨가가 바람직하다.
알루미늄·인듐·비소혼정반도체층(40)에서의 전자친화력은, 인듐·인반도체층(34)의 그것보다도 작으므로, 갈륨·인듐·비소혼정반도체층(23)속의 2차원 전자에 대하여 높은 에너지장벽이 형성된다. 이 결과, 2차원 전자의 갈륨·인듐·비소혼정반도체층(24)속으로의 양자역학적 가두어넣기 효과가 높아져서, 높은 게이트전압을 인가한 상태에서도 양호한 트랜지스터특성을 얻게 된다.
이상과 같이, 본 발명에 의하면, 반도체헤테로접합을 사용한 전계효과트랜지스터에 있어서, 소오스저항 형성영역에, 불순물이온주입에 의해 저저항으로 되는 인듐·인혼정층을 형성하는 동시에, 적어도 소오스저항 평성영역에 이온주입을 행하여 저저항영역을 형성하였으므로, 효과적으로 소오스저항을 저감시킬 수 있고, 높은 상호콘덕턴스, 저잡음지수를 가진 전계효과트랜지스터를 실현할 수 있으며, 이 결과, 저잡음증폭회로, 고속논리회로, 이들의 집적회로, 광집적회로등의 응용분야에 대하여 다대한 공헌을 할 수 있다.

Claims (17)

  1. 반도체헤테로접합을 이용한 전계효과트랜지스터에 있어서, 반절연성인듐·인기판(21)과, 상기 반절연성인듐·인기판(21)에 형성되고, 그 내부에 전류경로가 형성되는 갈륨·인듐·비소혼정반도체층(23)과, 상기 갈륨·인듐·비소혼정반도체층(23)상에 광금지띠폭층으로서 형성되는 알루미늄·인듐·비소혼정반도체층(24)과, 상기 갈륨·인듐·비소혼정반도체층(23)의 하층에 형성되는 인듐·인층(22)과, 상기 알루미늄·인듐·비소혼정반도체층(24) 표면의 소정영역에 형성되는 게이트전극(5)과 상기 게이트전극(5)의 양쪽에 대향해서 형성되는 소오스전극(6) 및 드레인전극(7)과, 적어도 상기 게이트전극(5)과 상기 소오스전극(6)과의 사이 및 상기 게이트전극(5)과 드레인전극(7)과의 사이의 영역에 불순물이온을 주입하여 형성되는 이온주입층(25)을 구비한, 전계효과트랜지스터.
  2. 제1항에 있어서, 상기 광금지띠폭층은 알루미늄·인듐·비소혼정반도체층(24)의 단일층으로 구성되는, 전계효과트랜지스터.
  3. 제1항에 있어서, 상기 이온주입층(25)은, 적어도 상기 인듐·인층(22)에 도달하는 깊이까지 형성되는, 전계효과트랜지스터.
  4. 제1항에 있어서, 상기 인듐·인층(22)의 층두께는 약 1㎛인, 전계효과트랜지스터.
  5. 제1항에 있어서, 상기 인듐·인층(22)은, 불순물첨가량 1015/㎝3이하의 n형층으로서 형성되는, 전계효과트랜지스터.
  6. 제1항에 있어서, 상기 인듐·인층(22)은, 불순물첨가량 1016/㎝3의 P형층으로서 형성되는, 전계효과트랜지스터.
  7. 제1항에 있어서, 상기 알루미늄·인듐·비소혼정반도체층(24)은, 층두께 400Å, 불순물첨가량 1018/㎝3의 n형층으로서 형성되는 전계효과트랜지스터.
  8. 제1항에 있어서, 상기 이온주입층(25)은 가속전압 100KeV이상, 불순물주입량 1014/㎝3이상의 조건으로 n형 불순물이 주입된 n형층인, 전계효과트랜지스터.
  9. 반도체헤테로접합을 이용한 전계효과트랜지스터에 있어서, 반절연성인듐·인기판(21)과, 상기 반절연성인듐·인기판(21)상에 완충층으로서 형성되는 알루미늄·인듐·비소혼정반도체층(32)과, 상기 알루미늄·인듐·비소혼정반도체층(32)상에 형성되고, 그 내부에 전류경로가 형성되는 갈륨·인듐·비소혼정반도체층(23)과, 상기 갈륨·인듐·비소혼정반도체층(23)의 상층에 형성되고, 적어도 2층으로 이루어지는 광금지띠폭층(39)과, 상기 광금지띠폭층(39)표면의 소정영역에 형성된 게이트전극(5)과 상기 게이트전극(5)의 양쪽에 대향해서 형성되는 소오스전극(6)및 드레인전극(7)과, 적어도 상기 게이트전극(5)과 상기 소오스전극(6)과의 사이 및 상기 게이트전극(5)과 드레인전극(7)과의 사이의 영역에 불순물이온을 주입하여 형성되는 이온주입층(25')을 구비한, 전계효과트랜지스터.
  10. 제9항에 있어서, 상기 광금지띠폭층(39)은, 상기 갈륨·인듐·비소혼정반도체층(23) 표면상에 형성되는 인듐·인층(34)과, 상기 인듐·인층(34) 표면상에 형성되는 제1의 알루미늄·인듐·비소혼정반도체층(24)으로 구성되는, 전계효과트랜지스터.
  11. 제9항에 있어서, 상기 반절연성기판(21)과, 상기 갈륨·인듐·비소혼정반도체층(23)과의 사이에, 상기 갈륨·인듐·비소혼정반도체층(23)에 당접해서 제2의 알루미늄·인듐·비소혼정반도체층(32)이 형성되는, 전계효과트랜지스터.
  12. 제9항에 있어서, 상기 갈륨·인듐·비소혼정반도체층(23)과 상기 인듐·인층(34)과의 사이에 상기 양층(23) (34)에 당접해서 제3의 알루미늄·인듐·비소혼정반도체층(40)이 형성되는, 전계효과트랜지스터.
  13. 제9항에 있어서, 상기 이온주입층(25')은, 상기 갈륨·인듐·비소혼정반도체층(23)내부에 도달하는 깊이까지 형성되는, 전계효과트랜지스터.
  14. 제10항에 있어서, 적어도, 상기 갈륨·인듐·비소혼정반도체층(23), 상기 인듐·인층(34)및 상기 제1의 알루미늄·인듐·비소혼정반도체층(24)은 모두 불순물 무첨가로 형성되는, 전계효과트랜지스터.
  15. 제10항에 있어서, 상기 인듐·인층(34)은, n형 불순물첨가량이 1018/㎝3의 조건으로 형성되는, 전계효과트랜지스터.
  16. 제15항에 있어서, 상기 인듐·인층(34)은, 상기 갈륨·인듐·비소혼정반도체층(23)에 접촉하는 표면으로부터 약 10nm의 범위의 영역이 불순물 무첨가의 조건으로 형성되는 전계효과트랜지스터.
  17. 제13항에 있어서, 상기 이온주입층(25')은, 가속전압 100KeV 이상, 불순물주입량 1014㎝-2이상의 조건으로 n형 불순물이온이 주입된 n형층인, 전계효과트랜지스터.
KR1019860010809A 1985-12-19 1986-12-17 전계효과트랜지스터 Expired KR900000073B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP286747 1985-12-19
JP60286747A JPS62145779A (ja) 1985-12-19 1985-12-19 電界効果トランジスタ
JP60-286747 1985-12-19
JP61-17571 1986-01-28
JP17571 1986-01-28
JP61017571A JPS62174976A (ja) 1986-01-28 1986-01-28 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
KR870006679A KR870006679A (ko) 1987-07-13
KR900000073B1 true KR900000073B1 (ko) 1990-01-19

Family

ID=26354120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860010809A Expired KR900000073B1 (ko) 1985-12-19 1986-12-17 전계효과트랜지스터

Country Status (5)

Country Link
US (1) US4764796A (ko)
EP (1) EP0228624B1 (ko)
KR (1) KR900000073B1 (ko)
CA (1) CA1247755A (ko)
DE (1) DE3688318T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276267A (ja) * 1987-05-08 1988-11-14 Fujitsu Ltd 半導体装置の製造方法
JP2630445B2 (ja) * 1988-10-08 1997-07-16 富士通株式会社 半導体装置
JP2873583B2 (ja) * 1989-05-10 1999-03-24 富士通株式会社 高速半導体装置
JP2919581B2 (ja) * 1990-08-31 1999-07-12 三洋電機株式会社 速度変調トランジスタ
JP2786327B2 (ja) * 1990-10-25 1998-08-13 三菱電機株式会社 ヘテロ接合電界効果トランジスタ
EP0482726B1 (en) * 1990-10-26 1996-03-13 Nippon Telegraph And Telephone Corporation Heterojunction field-effect transistor
JPH04184973A (ja) * 1990-11-19 1992-07-01 Mitsubishi Electric Corp 長波長光送信ｏｅｉｃ
JP2914049B2 (ja) * 1992-10-27 1999-06-28 株式会社デンソー ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
US20050116290A1 (en) * 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54124991A (en) * 1978-03-23 1979-09-28 Fujitsu Ltd Semiconductor luminous unit
JPS58196057A (ja) * 1982-05-11 1983-11-15 Fujitsu Ltd 半導体装置
JPS59100576A (ja) * 1982-11-30 1984-06-09 Fujitsu Ltd 半導体装置
JPS60140874A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
CA1247755A (en) 1988-12-28
EP0228624A2 (en) 1987-07-15
EP0228624A3 (en) 1989-10-18
EP0228624B1 (en) 1993-04-21
KR870006679A (ko) 1987-07-13
DE3688318T2 (de) 1993-07-29
DE3688318D1 (de) 1993-05-27
US4764796A (en) 1988-08-16

Similar Documents

Publication Publication Date Title
US4471366A (en) Field effect transistor with high cut-off frequency and process for forming same
KR970004457B1 (ko) 반도체 장치 및 그 제조 방법
US5792679A (en) Method for forming silicon-germanium/Si/silicon dioxide heterostructure using germanium implant
EP0181091B1 (en) Schottky gate field effect transistor and manufacturing method thereof
US5093275A (en) Method for forming hot-carrier suppressed sub-micron MISFET device
JPH03775B2 (ko)
KR920003799B1 (ko) 반도체 장치
KR900000073B1 (ko) 전계효과트랜지스터
KR910002818B1 (ko) Mes fet의 제조방법
US3814992A (en) High performance fet
JPH0260063B2 (ko)
US5877047A (en) Lateral gate, vertical drift region transistor
JPS5932173A (ja) 電界効果トランジスタの製造方法
JP3040786B2 (ja) チャンネル限定層を使用するＧａＡｓ ＦＥＴの製造方法
JP3221901B2 (ja) 半導体装置
US5107314A (en) Gallium antimonide field-effect transistor
US4965645A (en) Saturable charge FET
JP2688678B2 (ja) 電界効果トランジスタおよびその製造方法
KR910006698B1 (ko) 반도체 장치
JP3034546B2 (ja) 電界効果型トランジスタの製造方法
JP2949518B2 (ja) 半導体装置及びその製造方法
JP3194921B1 (ja) 隆起型ストラップ構造ｍｏｓトランジスタの製造方法
JP3407926B2 (ja) ドーピング方法、半導体装置、抵抗層、電界効果型トランジスタの製造方法、半導体回路素子の製造方法、電気伝導領域の作製方法、量子細線の形成方法、量子箱の形成方法、量子細線トランジスタ、半導体集積回路の製造方法、電子波干渉素子
JP3090451B2 (ja) 半導体装置
JPH0328066B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 19960116

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 19970120

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 19970120

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000