JPS62145779A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPS62145779A
JPS62145779A JP60286747A JP28674785A JPS62145779A JP S62145779 A JPS62145779 A JP S62145779A JP 60286747 A JP60286747 A JP 60286747A JP 28674785 A JP28674785 A JP 28674785A JP S62145779 A JPS62145779 A JP S62145779A
Authority
JP
Japan
Prior art keywords
indium
layer
crystal semiconductor
mixed crystal
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60286747A
Other languages
English (en)
Other versions
JPH0328066B2 (ja
Inventor
Goro Sasaki
吾朗 佐々木
Hideki Hayashi
秀樹 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP60286747A priority Critical patent/JPS62145779A/ja
Priority to DE8686117164T priority patent/DE3688318T2/de
Priority to EP86117164A priority patent/EP0228624B1/en
Priority to US06/939,716 priority patent/US4764796A/en
Priority to CA000525579A priority patent/CA1247755A/en
Priority to KR1019860010809A priority patent/KR900000073B1/ko
Publication of JPS62145779A publication Critical patent/JPS62145779A/ja
Publication of JPH0328066B2 publication Critical patent/JPH0328066B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野〕 本発明は、低雑音増幅回路、高速集積回路、光集積回路
に応用される半導体へテロ接合を用いた電界効果トラン
ジスタに関する。
(従来技術) 従来より第2図に示したようなインジウム・りん基板2
1上にガリウム・インジウム・ひ素混晶半導体層22、
不純物無添加のアルミニウム・インジウム・ひ素混晶半
導体層28およびn型不純物が添加されたアルミニウム
・インジウム・ひ素混晶半導体層24よりなる広禁制帯
層25を有し、該広禁制帯幅層25上にゲート電極26
を有し該ゲート電極26の両側に対向してソース電極2
7およびドレイン電極28を有することを特徴とする電
界効果トランジスタが提案・試作されている(チェノ(
C,Y、Chen )ほか、エレクトロン・デバイス・
レターズ(IEEE Electron Device
 Letters)EDL−3巻、6号(1982年〕
、152頁〕。該電界効果トランジスタでは、ガリウム
・インジウム・ひ素混晶半導層22中に広禁制帯幅層2
5に沿って2次元電子層29が形成され、この2次元電
子層29がチャネルとなってソース電極27とドレイン
電極28の間に電流経路が形成される。該電界効果トラ
ンジスタのトランジスタ動作はゲート電極26に印加す
る電圧によりゲート電極領域下′、2 吻1次元電子密度を変調することにより実現される。該
電界効果トランジスタでは、ガリウム・インジウム・ひ
素混晶半導体が室温で10000QTF/’V・秒を上
回る高い電子移動度を持つために、素子性能を表わす相
互コンダクタンスとして、ゲート長1μmの素子におい
て室温で約440 mS/mm 、  77 Kで約7
00 mS/+nmという高い値が実現されている(第
12回 International Symposi
um on GalliumArsenide and
 Re1ated Compoundsアブストラクト
、5頁、講演番号Opening 5ession 2
、軽井沢1985年〕。
(発明が解決しようとする問題点) 前記従来技術による電界効果トランジスタではソース抵
抗が無視できない値となっているために相互コンダクタ
ンス・雑音指数などのトランジスタ特性はソース抵抗に
より制限されている。したがって、前記電界効果トラン
ジスタの特性を改善するためには、ソース抵抗を従来技
術によるものよりもさらに低減する必要がある。
従来技術を用いてソース抵抗を低減するためにはイオン
注入法によりn型不純物をソース電極とゲート電極の開
山・よびゲート電極とドレイン電極の間に注入し、フラ
ッシュアニールなどを行なうことによりn型不純物を活
性化し、これらの領域の抵抗率を低減する方法が考えら
れる。しかし、本発明者らの実験によると前記アルミニ
ウム・インジウム・ひ素混晶半導体層のみからなる広禁
制帯幅層を具備した電界効果l・ランジスタでは、アル
ミニウム・インジウム・ひ素混晶半導体へイオン注入さ
れたn型不純物の活性化率が低く、またアルミニウム・
インジウム・ひ素混晶半導体中の電子移動度が材料固有
の性質として300an2/V・秒以下と低いために注
入されたアルミニウム・インジウム・ひ素混晶半導体層
の抵抗率を十分低減することは困難であり、その結果と
して前記従来構造の電界効果トランジスタにおいてはイ
オン注入技術を用いてもソース抵抗を十分に低減するこ
とはできず、特性の改善を図ることは困難であるこ、と
が判明した。
(問題点を解決するための手段〕 本発明では前記問題点を解決するために広禁制帯幅層を
アルミニウム・インジウム・ひ素混晶半導体層とインジ
ウム・りん層より構成し、少なくともソース電極とゲー
ト電極の間およびゲート電極とドレイン電極の間にn型
不純物をイオン注入することとしたものである。
〔作用〕
インジウム・りんに対してn型不純物をイオン注入しア
ニールを行なった実験結果(アプライド・フイジイクス
・レターズ(Appl ied Physics Le
tters )43巻、15号(1983年)381頁
〕によるとインジウム・りんでは、活性化率60%以上
が得られ注入層の電子移動度も2000 cm”/V・
秒以下が得られる。これよりn型不純物を10”an”
注入した場合インジウム・りんに対しては注入層のシー
ト抵抗を50Ω/口以下にすることができる。
一方、本発明者がアルミニウム・インジウム・ひ素混晶
半導体について実験を行なったところシート抵抗はIK
lη程度の値になった。これはインジウム・りんにおけ
る電子移動度および活性化率が高いことによるものであ
る。
上記の結果より、ガリウム・インジウム・ひ素混晶半導
体層上に広禁制帯幅層を有し、ソース抵抗を低減する目
的で電極間にイオン注入を行なったことを特徴とする電
界効果トランジスタにおいては広禁制帯幅層としてイン
ジウム・りん層を用いることが有効であることが理解さ
れる。
しかし、広禁制帯幅層としてインジウム・りん層のみを
用いることは次のような問題を新たに生じる。すなわち
、前記電界効果トランジスタにおい6一 てはゲート電極は広禁制帯幅層に対してショットキ接合
となるように形成される必要があるが、インジウム・り
んに対してはショットキ接合を形成することは一般に困
難である。
そこで本発明では新たに広禁制帯幅層としてショットキ
接合を形成することが容易なアルミニウム・インジウム
・ひ素混晶半導体層とインジウム・りん層を多層にする
ことにより、良好なゲート特性とイオン注入による効果
的なソース抵抗の低減を同時に実現した。すなわち、広
禁制帯幅層を、アルミニウム・インジウム・ひ素混晶半
導体層とインジウム・りん層よりなる2層以上の多層構
造とし、少なくともゲート電極に最も近い層をアルミニ
ウム・インジウム・ひ素混晶半導体層とすることにより
良好なゲート特性を実現することができ、かつイオン注
入にエリ低抵抗化が容易なインジウム・りん層を広禁制
帯幅層内に含むことからイオン注入によるソース抵抗の
効果的な低減を同時に実現することができる。これらの
ことより、本発明により高電子移動度を有するガリウム
・インジウム・ひ素混晶半導体中に形成される2次元電
子をチャネルとして有するという特長を最大限に活用し
た高相互コンダクタンス・低雑音指数を有する電界効果
トランジスタを実現することが可能となる。
(実施例) 第1図(a) 、 (b)および(C)に本発明の実施
例を示す。
第1図(a)の実施例ではインジウム・りん基板l」−
に有機金属気相成長法(MOCVD)あるいはガスソー
ス分子線エピタキシャル成長層によりアルミニウム・イ
ンジウム・ひ素混晶半導体よりなる緩衝層2を形成し、
引き続きガリウム・インジウム・ひ素混晶半導体層3、
インジウム・りん層4・、アルミニウム・インジウム・
ひ素混晶半導体層5を形成スる。ここで、緩衝層2はエ
ピタキシャル成長層の結晶性の改善および基板1からの
不純物の拡散等を防ぐために設けられており、所要特性
等によっては設けなくとも良い。各層の厚さは、しきい
電圧の設計値などにより異なるが代表的な値を述べると
、緩衝層2が約0.5μm1ガリウム・インジウム・ひ
素混晶半導体層3が20 nmから200 nm 、イ
ンジウム・りん層4が10 nmから30 nm 、ア
ルミニウム・インジウム・ひ素混晶半導体層5が約10
 nmである。各層への不純物添加は、しきい電圧など
の設計値などにより異なるが、代表的な例としては、し
きい電圧の均一性・再現性を重視する場合すべての層を
無添加とし、大電流を取出すことを重視する場合、イン
ジウム・りん層今にn型不純物を2×1018CnI−
3程度添加する。また後者の場合、インジウム・りん層
4のガリウム・インジウム・ひ素混晶半導体層3側約1
0 nmの領域にはn型不純物の拡散によるペテロ接合
面の荒れを防ぐ目的で不純物無添加としても良い。
前述したようなエビクキシャル成長を行なった後、例え
ばシリコン・セレンなどのn型不純物をイオン注入し、
アニールすることにより低抵抗領域6を形成する。さら
に、金・ゲルマニウムなどよりなるオーミック電極を蒸
着し合金化を行ないソース電極7およびドレイン電極8
とする。さらにアルミニウム、白金、タングステンシリ
サイドなどからなるゲート電極9を形成する。ここで、
n型不純物をイオン注入した低抵抗領域6はゲート電極
9と重なり合わないことが寄生容量低減のためおよび逆
方向耐圧の向上のために望ましい。
第1図(b)にこの重なりを確実に無くすことができる
実施例を示す。フォトリングラフィ技術の位!合わせ精
度が十分でなく素子特性の再現性が良好でない場合には
耐熱ゲートあるいはダミーゲ−1・を用いたセルファラ
イン技術を用いることが重要であり、その場合の工程は
前述した工程とは異なるものとなる。しかし、セルファ
ライン技術を用いる用いないに拘らず本発明では効果的
にソース抵抗を低減することが可能なため高相互コンダ
クタンス・低雑音なる電界効果トランジスタが実現され
る。
第1図(c)に示した実施例ではチャネルとなる2次元
電子の量子力学的な閉じ込めの効果を高める目的で、ガ
リウム・インジウム・ひ素混晶半導体層3とインジウム
・りん層4.の間にアルミニウムlO− インジウム・ひ素混晶半導体層lOをさらに設けたもの
である。該混晶半導体層10の電子親和力はインジウム
・りん層4よりも小さいためにガリウム・インジウム・
ひ素混晶半導体層3中の2次元電子に対して高いエネル
ギー障壁が形成される。
その結果2次元電子の量子力学的な閉じ込めの効果が高
められ、高いゲート電圧を印加した状態にふ・いても良
好なトランジスタ特性が得られるものである。
(発明の効果) 本発明により、高い相互コンダクタンス、低雑音指数を
有する電界効果トランジスタを実現することができ、低
雑音増幅回路、高速集積回路、光集積回路などの応用分
野に対して多大な貢献をなすものである。
【図面の簡単な説明】
第1図(a) 、 (b)および(C)は本発明の実施
例である電界効果トランジスタの断面図である。第2図
は従来の電界効果トランジスタの断面図である。 1.21:インジウム・りん基板、2:緩衝層、3.2
2:ガリウム・インジウム・ひ素混晶半導体1.4.:
インジウム・りん層、5,10ニアルミニウム・インジ
ウム・ひ素混晶半導体層、6:n型不純物が注入された
低抵抗領域、7.27:ソース電極、8.28ニドレイ
ン電極、9,26:ゲート電極、11,25:広禁制帯
幅層、23=不純物無添加のアルミニウム・インジウム
・ひ素混晶半導体層、24 : n型不純物が添加され
たアルミニウム・インジウム・ひ素混晶半導体層、29
:2次元電子層。 (a) 第1図 第1 図

Claims (3)

    【特許請求の範囲】
  1. (1)インジウム・りん基板上に在って、ガリウム・イ
    ンジウム・ひ素混晶半導体層を有し、該混晶半導体層上
    にインジウム・りん層およびアルミニウム・インジウム
    ・ひ素混晶半導体層よりなる広禁制帯幅層を有し、該広
    禁制帯幅層上にゲート電極およびゲート電極の両側に対
    向してソース電極とドレイン電極を有し、前記広禁制帯
    幅層が少なくとも2層からなりゲート電極に接触する層
    がアルミニウム・インジウム・ひ素混晶半導体層であり
    、少なくともソース電極とゲート電極の間およびゲート
    電極とドレイン電極の間にn型不純物がイオン注入され
    てなることを特徴とする電界効果トランジスタ。
  2. (2)広禁制帯幅層の一部乃至すべての層がイオン注入
    される以前にn型であることを特徴とする特許請求の範
    囲第1項記載の電界効果トランジスタ。
  3. (3)広禁制帯幅層の一部乃至すべての層がイオン注入
    される以前に不純物無添加であることを特徴とする特許
    請求の範囲第1項記載の電界効果トランジスタ。
JP60286747A 1985-12-19 1985-12-19 電界効果トランジスタ Granted JPS62145779A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP60286747A JPS62145779A (ja) 1985-12-19 1985-12-19 電界効果トランジスタ
DE8686117164T DE3688318T2 (de) 1985-12-19 1986-12-09 Feldeffekttransistor.
EP86117164A EP0228624B1 (en) 1985-12-19 1986-12-09 field effect transistor
US06/939,716 US4764796A (en) 1985-12-19 1986-12-09 Heterojunction field effect transistor with two-dimensional electron layer
CA000525579A CA1247755A (en) 1985-12-19 1986-12-17 Field effect transistor
KR1019860010809A KR900000073B1 (ko) 1985-12-19 1986-12-17 전계효과트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60286747A JPS62145779A (ja) 1985-12-19 1985-12-19 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPS62145779A true JPS62145779A (ja) 1987-06-29
JPH0328066B2 JPH0328066B2 (ja) 1991-04-17

Family

ID=17708507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60286747A Granted JPS62145779A (ja) 1985-12-19 1985-12-19 電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPS62145779A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428237A (ja) * 1990-05-23 1992-01-30 Sharp Corp 3―v族化合物半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5795672A (en) * 1980-10-14 1982-06-14 Thomson Csf Field effect transistor with high breaking frequency

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5795672A (en) * 1980-10-14 1982-06-14 Thomson Csf Field effect transistor with high breaking frequency

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428237A (ja) * 1990-05-23 1992-01-30 Sharp Corp 3―v族化合物半導体装置

Also Published As

Publication number Publication date
JPH0328066B2 (ja) 1991-04-17

Similar Documents

Publication Publication Date Title
KR920003799B1 (ko) 반도체 장치
JPS61256675A (ja) シヨツトキゲ−ト電界効果トランジスタの製造方法
JPH0324782B2 (ja)
US6025613A (en) Semiconductor device capable of reducing leak current and having excellent pinch-off characteristic and method of manufacturing the same
KR900000073B1 (ko) 전계효과트랜지스터
JPH0817186B2 (ja) 電界効果トランジスタの製造方法
KR100198309B1 (ko) 쇼트키 접합을 포함하는 반도체 장치
JPS5932173A (ja) 電界効果トランジスタの製造方法
JP3034546B2 (ja) 電界効果型トランジスタの製造方法
JPH0328066B2 (ja)
JP3653652B2 (ja) 半導体装置
JP3407926B2 (ja) ドーピング方法、半導体装置、抵抗層、電界効果型トランジスタの製造方法、半導体回路素子の製造方法、電気伝導領域の作製方法、量子細線の形成方法、量子箱の形成方法、量子細線トランジスタ、半導体集積回路の製造方法、電子波干渉素子
JPS6390865A (ja) 電界効果トランジスタの製造方法
JPH03280552A (ja) 電界効果トランジスタの製造方法
JP3020578B2 (ja) 半導体装置
JP2616032B2 (ja) 電界効果トランジスタの製造方法
JP3018885B2 (ja) 半導体装置の製造方法
JPH0349242A (ja) 電界効果トランジスタおよびその製造方法
JP3210533B2 (ja) 電界効果トランジスタの製造方法
JPH06310536A (ja) 電界効果トランジスタおよびその製造方法
JPH01125985A (ja) 半導体装置
JP2000307100A (ja) 電界効果半導体装置
JP2867422B2 (ja) 電界効果型トランジスタ及びその製造方法
JPH0397232A (ja) 電界効果トランジスタ
JPH01155665A (ja) 半導体集積回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term