KR900001237B1 - 반도체장치의 제조방법 - Google Patents

Abstract

내용 없음.

Description

반도체장치의 제조방법

제1a도 및 b는 종래의 선택적인 CVD법으로 접속공내에 텅스텐층을 형성시키는 공정을 나타낸 도면.

제2도는 본 발명의 방법을 위한 화학적 기상성장장치의 개요도.

제3a도 및 3b는 본 발명의 제1실시예에 따른 박막형성공정을 나타낸 도면.

제4a도 및 4b는 본 발명의 제2실시예에 따른 박막형성공정을 나타낸 도면.

제5도는 본 발명의 제3실시예에 따른 박막형성공정을 나타낸 도면.

제6a도 및 6b는 본 발명의 제4실시예에 따른 선택 CVD법으로 접속공내에 텅스텐층을 형성시키는 공정을 나타낸 도면.

제7도 및 제8도는 본 발명에 따른 제5, 제6실시예를 각각 나타낸 도면.

제9a도 및 9b는 본 발명에 따른 제7실시예의 배선패턴형성공정을 나타낸 도면이다.

본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 빛을 이용한 화학적 기상성장법으로 박막을 형성시키는 방법에 관한 것이다.

근래에 반도체기술이 진보함과 더불어 초 LSI를 비롯한 반도체장치의 고집적화가 추진되고 있는바, 이러한 반도체 장치의 고집적화는 소자의 미세화에 따라 실현되어

여기서 실용화되어 있는 박막형성방법의 한가지 예로서는 화학적 기상성장법(CVD법)을 들수가 있는데, 이 방법은 형성시켜야 할 박막재료의 구성원소로 이루어진 1종 또는 그 이상의 화합물이나 단체(單體)의 가스를 기판상에 공급해서 기체상태(기상)의 화학반응이나 기판표면에서의 화학반응에 의해 원하는 박막을 성장시키는 방법을 뜻한다.

상기한 CVD법에는 상압 CVD법(常壓 CVD법), 감압 CVD법(減壓 CVD법), 플라즈마 CVD법등이 있는데, 이러한 방법들중에서 상압 CVD법은 상압(760Torr)에서 박막을 형성시키기 때문에 퇴적속도가 빠르다. 그러나 이러한 방법은 기상반응을 일으키기 쉽고 또 반응실 전체를 가열시킬 수가 없기 때문에 반응실 내부에다 기판을 직접 균일하게 가열시키기 위한 수단을 배치해야 한다. 따라서 대량의 기판을 동시에 장전할 수가 없으므로 생산성이 나쁜 단점이 따르게 된다. 또한 퇴적온도의 제어가 어렵기 때문에 막두께의 균일성이 나빠지는등의 결점도 갖고 있다.

한편, 감압 CVD법은 약 1Torr의 감압하에 박막을 형성시키는 방법이기 때문에, 퇴적속도는 상기의 상압 CVD법보다 느리지만 기판을 빽빽하게 장전할 수가 있어, 동시에 대량의 기판을 처리할 수 있고, 따라서 생산성면에서 우수한 특징을 갖고 있다.

그렇지만 상기한 방법들은 그 어느쪽이던지 박막을 형성시키기 위한 화학반응의 추진에 열에너지를 이용하게 되므로 형성온도가 높게 되는바, 예컨대 실란(silane)의 열분해로 다결정 실리콘막을 형성시키는 경우에는 형성온도가 600∼800℃이고, 테트라에_{4 8 2}

한편, 플라즈마 CVD법은 감압하에서 전기적 에네르기를 반응성가스에 부여해 플라즈마 상태로 하고, 화학적으로 활성적인 여기분자, 원자, 이온, 유리기(radical)등을 만들어냄으로써 화학반응을 촉진시켜 기판상에 박막을 형성시키는 방법인데, 이 방법은 저온화가 가능하다. 그러나, 예컨대 실란(SiH₄)+질소(N₂)의 혼합가스로부터 플라즈마 CVD법으로 질화 실리콘막(Si₃N₄막)을 형성시킨다면, 실리콘(Si)과 질소(N)의 조성이 화학양론비(化學量論比)로부터 어긋나게 되기 쉽고, 또 막의 질이 나빠지거나 수소유리기가 기판쪽에 손상을 주게 되거나 수소를 막의 가운데로 거둬들이기가 쉽게될 뿐만 아니라 열왜곡등에 의해 막의 열화가 생기기 쉬운 여러 단점이 있다.

상기 방법에 대응하여, 근년에는 박막형성에 빛에너지를 사용하는 광 CVD법의 연구가 이루어지고 있는바, 그예로서는 출력 50W의 CW 탄산가스 레이저(CO₂레이저)에서 만들어지는 파장 10.6㎛의 발진광을 이용하여 국부적으로 기판을 가열하고 4염화규소(SiCl₄)를 원료가스로 해서 다결정 실리콘막을 형성시키거나, 불화아르곤(ArF)이나 불화크립톤(KrF)등의 엑사이머 레이저(excimer laser)를 이용해서 광해리(光解離)를 행하여 다결정 실리콘막을 형성시키는 방법이 제안되어 있다. 그러나 이들 방법은 모두 대

또한, 저·고압 수은등을 이용해서 반응성 가스중에 미량의 수은(Hg)을 첨가하여 광증감반응을 일으키므로써 2산화 실리콘(SiO₂)이나 질화 실리콘막(Si₃N₄)을 형성시키는 예도 있다. 이것은 첨가한 수은이 수은등으로부터의 빛(파장 : 2537Å)을 흡수해서 Hg(3pi)의 여기상태로 되고, 반응성가스와 충돌해서 에네르기 이동을 일으키는 것으로 박막형성을 위한 에네르기를 주고 받게끔 하여 화학반응이 진행되도록 한 것이어서, 이 경우는 중금속인 수은(Hg)이 박막내로 거둬들여진다는 문제가 있게 된다.

상술한 것처럼, 종래의 광 CVD법은 높은 에네르기를 갖는 단파장광(λ＜350nm)을 이용해서 원료가스의 광분해를 생기게 하든가, 또는 기판가열을 위한 장파장, 대출력의 광원을 이용하든가의 한가지 수단을 써서 이루어지고 있었다.

또한, CVD법중에서도 텅스텐(W)이나 몰리브덴(M)등과 같은 소위 고융점금속 할로겐화물을 수소 또는 실리콘등으로 환원시켜 텅스텐이나 몰리브덴등의 고융점 금속막을 형성시키는 방법은 높은 하지의존성(下地依存性)을 나타내게 되는데, 예를 들어 실리콘과 2산화 실리콘이 혼합존재하는 기판표면에서 실리콘표면상에만 고융점 금속막을 형성시킬 수 있다는 소위 선택 CVD법이 공지되어 있다.

즉, 제1a도에 나타낸 것처럼 N⁺형 실리콘 확산층(100)등의 소자영역이 형성되어 있으면서 접속공(101 : contact hole)을 구비한 2산화 실리콘막(102)이 표면에 형성된 상태의 p형 실리콘기판(103)에 대해 6불화 텅스텐(WF₆)을 반응가스로 하고 수소가스를 반송가스(carriergas, 또는 환원제)로 이용하여 화학적 기상성장을 행함에 따라 다음에 (1)

(상기 식에서 g는 gas, s는 solid를 나타낸다.)

상기의 기술은 ① 소오스, 드레인, 게이트영역에 전극을 형성시킬 때 전극의 저항을 작게 하기 위한 중간층의 형성과, ② 접속공에 관한 반도체영역과 전극층의 계면반응을 방지하기 위한 장벽금속층(barrier metal layer)의 형성 및 ③ 접속공과 관통공상에서 배선층의 절단을 방지하기 위해 배선층의 형성에 앞서 이루어지는 충전(充塡)에 의한 상기 접속공과 관통공의 평탄화등에 시험적이로 응용되고 있다.

그렇지만 상기의 기술에는 다음과 같은 문제가 있다. 즉, 식(1)에 나타낸 반응에 의해 실리콘기판의 식각현상이 발생한다. 이 식각현상은 본질적으로 등방적으로 발생하므로, 하부에 위치한 상기 N⁺형 실리콘 확산층(100)이 깊이방향으로 식각될 뿐만 아니라 횡방향으로도 식각된다. 그러나 통상적으로는 실리콘/2산화 실리콘의 계면이 보다 식각되기 쉽고, 극단적인 경우에는 전극간의 단락이나 접합파괴에 의한 누설이 발생하게 되므로 전술한 ① 중간층의 형성과 ② 장벽금속층의 형성시에는 소자의 미세화가 진전됨에 따라 특히 정밀한 반응제어가 필요하다. 또한 전술한 ③ 접속공과 관통공의 평탄화를 위한 충전층의 형성시에도 텅스텐막을 두껍게 형성시킨다면, 2산화 실리콘막(102)상에서 텅스텐입자(105)가 석출되어져 버려 선택성이 나빠지기 때문에 이 경우에도 정밀한 제어가 필요하고 또한 2산화 실리콘막상(102)에 석출된 텅스텐입자(105)를 제거하

본 발명은 상술한 여러 문제점들을 고려하여 이루어진 것으로, 저온하에서 질이 양호한 박막을 형성시키고자 함에 그 목적이 있는 것이다. 또한 선택 CVD법에 따른 고융점 금속막의 형성에 있어 선택성을 높이고자 함에 발명의 다른 목적이 있다.

상기한 목적을 달성하기 위해서, 본 발명에서는 화학적 기상성장법으로 박막을 형성시킬 때에 평균 400nm∼500nm의 파장을 갖는 빛을 박막형성면에 조사하도록 되어 있다. 즉, 평균적으로 400nm∼500nm파장의 빛을 조사함으로써 원료가스의 결합고리의 진동상태를 여기시켜서 반응의 촉진을 꾀하고 있다. 만일 조사광의 파장대역을 λ＜350nm로 한 경우에는 반응가스는 주로 전자여기상태가 되고 광분해를 발생시켜 기상반응을 일으키기 쉽게 된다. 또한 λ＞1000nm로 한 경우에는 반응가스의 결합고리를 진동상태로 여기시키는 것이 통상 불가능하다. 그래서 고융점금속의 형성시에는 기판상에 파장 400∼1000nm의 광조사를 행함에 따라 광조사면상에 원료가스를 진동여기상태로 하여 환원반응을 촉진시키고 고융점금속막 형성면에서의 성장속도를 높힘과 아울러, 불필요한 면의 형성원인이 되는 화학종(化學種)의 부착을 감소시켜서, 보다 선택성을 높힐 수가 있다.

본 발명에 의하면 저온하에서 양질의 박막을 고속으로 형성시킬 수 있고, 본 발명을 이용한 고융점 금속의 선택 CVD법에 따르면 선택성이 매우 양호하게 고융점금속을 형성시킬 수 있다. 또한, 본 발명은 막의 두께와 막의 질이 균일한 박막을 형성시키는 방법을 제공하게 된다. 이하, 예시도면을 참조해서 본 발명의 실시예를 상세히 설명한다.

제2도는 본 발명의 실시예에 사용되는 화학적 기상성장장치의 개략도로서, 이

상기 제1, 제2광학계(4)(5)는 각각 크세논 램프(Xenon lamp)로 이루어진 제1, 제2의 광원(9)(10)과, 제1, 제2의 집광용렌즈(11)(12), 제1, 제2의 간섭필터(13)(14)로 이루어져 출력파장을 적당하게 선택할 수 있도록 구성되어 있다. 또한, 온도제어계(6)는 반응로(1)의 주변에 설치된 존 시스템(Zone System)의 가열기(15)와 온도제어기(16)로 이루어져 반응로(1)내의 온도제어를 행하도록 구성되어 있다.

가스공급계(8)는 제1, 제2의 차단밸브(17)(18)를 통하여 반응로(1)에 접속되며, 이 제1, 제2차단밸브(17)(18)의 개폐조작에 의해 반응로(1)에 공급하는 TEOS가스 및 질소(N₂) 가스의 양을 제어하는 가스제어기(19)를 구비하고 있다. 더욱이, 반응로(1)의 양단에는 광학연마된 석영으로 이루어진 제1, 제2의 창(20)(21)이 O형 링 시일(ring seal)에 의해 장착되어 있으므로 제1, 제2의 광학계로부터 조사되는 빛이 투과될 수 있게 되어있다.

그런데, 상기 제1의 창(20)은 개폐가능한 입구(22)에 달려 있으므로, 이 입구(22)의 개폐에 의해 기판(2)이 출입되어지게 된다. 참조부호 23은 압력계, 24는 누설용 자동변, 25는 후방충전용 가스선을 나타낸다.

다음으로 상기한 구조의 장치를 이용해서 TEOS 열분해에 의해 2산화 실리콘막을 형성시키는 제1실시예의 방법을 설명한다. 우선, 제3a도에 나타낸 것처럼 단결정 실리콘기판(2)에 대해 표면을 깨끗이 세척한 다음에 이 기판(2)을 보우트(3)에 적재해서 입구(22)로부터 반응로(1)내부로 반입한다.

다음으로 배기계(7)를 구동시켜서 반응로(1)의 내부를 진공상태로 되도록 배기시킨 후, 제1의 차단밸브(17)를 열어서 N₂가스를 유입시키고, 압력계(23)의 지시치가 소정의 값으로 되었을 때 가열기(15)를 구동시킨 다음에, 기판온도를 모니터해서 온도제어기(16)로 설치온도가 300∼800℃로 되게끔 제어한다.

다음으로, 제1의 크세논 램프(9)를 점등시키면 제1의 집광용렌즈(11)는 상기 램프(9)로부터의 빛을 평행광선으로 만들고, 제1의 간섭필터(13)는 파장을 선별한다. 이에 따라 파장 λ=400∼600nm의 빛이 기판(2)의 표면에 조사된다. 그후 온도안정성을 확인한 다음에는 제2의 차단밸브(18)를 열어서 제3b도에 도시한 것처럼 2산화 실리콘막(200)을 형성시킨다.

TEOS가스의 도입을 정지시킨 후에는 제1의 크세논 램프(9)를 소등하고, 가열기(15)의 구동을 정지시키며, N₂분위기속에서 냉각시켜서, 기판(2)을 반응로(1)로부터 끌어낸다. 상기한 과정을 통해 형성된 2산화 실리콘막(200)은 빛을 조사하지 않는 종래의 경우와 비교해볼 때, 400∼800℃에서 동일시간내에 2∼100배의 막두께를 만들어 낼수 있다. 즉, 2∼100배의 퇴적속도를 얻을 수 있다. 또한 막의 두께 및 질도 매우 균일하고 양호한 것으로 된다. 또한 종래의 감압 CVD법에서는 400℃의 저온에서의 2산화 실리콘막의 형성이 불가능했지만, 본 발명에 따르면 가능하다.

상기한 제1실시예는 기판의 표면측으로 광조사를 행하는 경우에 대한 것인데, 본 발명은 이에 한정되지 않고 제2실시예로서 제2의 크세논 램프(10)만을 점등시켜 기판의 이면측으로부터 광조사를 행하도록 해도 좋다. 즉, 제4a도에 나타낸 것처럼 표면에 접속공(301)을 구비한 실리콘 열산화막(302)이 형성되어 있는 단결정 실리콘기판(300)을 사용하여 제4b도에 나타낸 것처럼 기판(300)의 이면측으로부터 파장 λ=400∼600nm의 광조사를 행하면서, 상기 제1실시예와 마찬가지로 2산화 실리콘막(303)을 형성시킨다.

이때 단결정 실리콘기판(300)은 파장 λ=400∼600nm의 빛을 투과하지만, 열산화막(302)은 빛을 투과하지 않으므로 기판(300)의 표면에서 열산화막(302)이 존재하지 않는 부분, 즉 접속공(301)쪽에 드러나는 기판표면에만 반응가스가 여기된다. 따라서, 이 부분에서는 막의 퇴적속도가 선택적으로 빨라지므로, 그 결과 단차(段差)가 적은 평탄한 표면형상을 얻을 수가 있다.

다음으로, 본 발명의 제3실시예로서, 제1, 제2의 광학계를 모두 구동시켜서 각기 파장이 다른 빛을 조사하도록 해도 좋다. 즉, 제4a도에 도시된 기판을 사용해서 제5도에서 처럼 파장λ₁의 빛을 조사하는 한편 기판의 이면측으로부터는 단결정 실리콘을 투과하되 열산화막을 투과하지 않는 파장λ₂의 빛을 조사한다. 이에따라 선택적이고 고속으로 접속공내에 2산화 실리콘막을 형성시키면서 그 표면형상을 평탄하게 할 수 있다.

상기한 실시예에서는 TEOS열분해에 의한 2산화 실리콘막의 형성에 관해 설명했지만, 본 발명은 이에 한정되지 않고 모노실란(monosilane) 열분해에 의한 다결정 실리콘막의 형성, 모노실란과 암모니아로부터의 질화 실리콘막의 형성, 이소부틸 알루미

다음으로 본 발명의 제4실시예에 관해 설명한다.

제6a도와 b는 실리콘과 2산화 실리콘이 혼재하는 기판표면의 실리콘상에만 선택적으로 텅스텐막을 형성시키는 공정을 나타낸 것이다.

우선, 제6a도에 나타낸 것처럼, 소자분리된 p형 실리콘기판(401)내에 확산층(402)과 같은 소자영역을 형성시키는 동시에 표면의 2산화 실리콘막(403)에 접속공(404)을 마련하여서 된 기판을 CVD로에 들여보내서 수소가스를 유입시킨후, 기판을 설정온도까지 가열한다. 이리하여 온도가 안정되면, 제6b도에 나타낸 것처럼 크세논 램프를 광원으로 하여 파장 400∼1000nm의 빛(L)을 기판표면에 조사시킨 다음에, 6불화 텅스텐가스(WF₆)를 CVD로의 내부에 유입시켜서 접속공(404)내에 텅스텐층(405)을 형성시킨다. 이때, 6불화 텅스텐의 분압을 2mTorr, 수소의 분압을 0.02Torr로 하고, 퇴적시간을 30분간으로 한다.

상기한 것처럼 해서 깊이 약1㎛의 접속공(404)에 텅스텐층(405)을 매립시킬 수가 있다. 이때 2산화실리콘막(403)상에서는 텅스텐입자의 발생이 없는 양호한 선택성을 유지할 수 있게 된다. 따라서 배선층의 형성시에도 신뢰성이 높은 디바이스를 형성할 수가 있다. 또한 실리콘/2산화 실리콘계면(B)에 대해 횡방향으로부터의 반응도 거의 없으

한편, 상기 제4실시예에 있어서는 기판의 표면측으로부터 광조사를 행하는 경우에 대해 설명했지만, 본 발명은 이에 한정되지 않고, 기판의 이면측으로부터 광조사를 행하도록 해도 좋다. 이러한 제5실시예에서는 제7도에 나타낸 것처럼 소자분리된 p형 실리콘기판(401)내에 확산층(402)등의 소자영역을 형성시키는 동시에 표면의 2산화 실리콘막(403)에 접속공(404)을 마련하여서 된 기판을 CVD로에 넣고, 기판의 이면측으로부터 파장이 400∼600nm인 빛(L')을 조사하면서 상기 실시예와 마찬가지로 접속공(404)내에 텅스텐층(405)을 형성시킨다. 이때 상기 p형 실리콘기판(401)은 파장 400∼600nm의 빛(L')을 투과하지만, 2산화 실리콘막(403)은 빛(L')을 투과하지 않으므로 기판표면에서 2산화 실리콘막(403)이 존재하지 않는 영역, 즉 접속공에 노출되는 확산층표면에서만 반응가스의 여기가 행해진다.

따라서 막의 퇴적속도가 선택적으로 높아지므로, 그 결과 접속공내에서만 선택성이 좋게되어 텅스텐층(405)이 형성되게 된다.

다음으로 본 발명의 제6실시예를 설명한다.

이 제6실시예서는 기판의 표면측 및 이면측으로부터 파장이 각기 다른 빛을 조사하게 되어있다. 즉, 제6a도에 도시한 것과 동일한 기판을 사용하되 제8도에 나타낸 것_{1 2}

다음으로, 본 발명의 제7실시예를 설명한다.

제7실시예는 배선패턴의 형성에 관한 것으로, 제9a도에 도시한 것처럼 소망의 소자영역(도시되어 있지 않음)이 형성된 실리콘기판(500)의 표면에 퇴적되어 있는 2산화 실리콘막(501)상에 기상성장법등으로 다결정 실리콘층을 약 1000Å의 두께로 형성시킨 후, 사진평판엣칭법(photolitho etching)으로 선형의 다결정실리콘패턴(502)을 형성시킨다.

상기한 과정을 통해서 표면에 다결정실리콘 패턴(502)이 형성된 실리콘기판(500)에 대해서 제9b도에 나타낸 것처럼 기판표면으로 파장400∼1000nm의 광조사를 행하면서 CVD 조작을 실시함에 따라, 배선패턴으로서 다결정 실리콘 패턴(502)에 대치되는 미세한 텅스텐 패턴(503)을 형성시킬 수 있다. 여기에서 상기 다결정 실리콘은 전술한 식(1)에 나타낸 반응에 의해 소비되므로, 퇴적온도를 조정함에 따라 순수한 텅스텐층으로 이루어진 배선패턴을 형성시킬 수 있게 된다.

기판의 표면으로부터 빛을 조사한 때, 이 빛은 직선성을 갖고 있으므로 다결정

한편, 상기 실시예에서는 6불화 텅스텐을 실리콘 또는 수소로 환원시켜 텅스텐막을 형성시키게 되어 있는데, 반응가스로서는 텅스텐의 염화물등 다른 할로겐화물을 이용해도 좋다. 또한 고융점 금속으로서는 실시예에 나타낸 텅스텐 이외에 티탄(Ti), 탄타르(Ta), 몰리브덴(Mo)등을 적용시켜도 좋다. 더욱이, 선택성을 부여하는 기판재료로서는 실리콘/2산화 실리콘의 조합구조 뿐만 아니라, 알루미늄, 알루미늄·실리콘합금, 티탄 규화물(TiSi₂), 몰리브덴 구화물(MoSi₂)과 2산화 실리콘, 질화 실리콘(Si₃N₄)의 조합구조를 사용해도 된다.

이상에서 설명한 본 발명은 저온하에서 매우 선택성이 양호하게 박막이나 금속패턴을 형성시킬 수 있는 장점을 지니고 있다.

Claims (8)

1. 화학적인 기상성장법으로 기판상에다 박막을 형성시키는 반도체장치의 제조방법에 있어서, 상기 기판상에다가 파장이 400nm∼1000nm인 빛을 조사하도록 한 것을 특징으로 하는 반도체장치의 제조방법.
2. 제1항에 있어서, 빛을 조사하여서 형성시키게 되는 박막은 고융점 금속에 대해 선택적인 CVD법을 실시하여서 만들어지는 것이고, 광조사는 기판의 이면측으로 행하는 것이며, 여기에 사용되는 빛은 기판을 투과하는 한편 기판표면중에 막을 형성시키지 않는 영역을 덮고 있는 피막은 투과하지 않도록 된 파장영역으로 되어있는 것을 특징으로 하는 반도체장치의 제조방법.
3. 제1항에 있어서, 광조사가 기판의 표면측으로 행해지도록 된 것을 특징으로 하는 반도체장치의 제조방법.
4. 제1항에 있어서, 광조사가 기판의 표면 및 이면측의 양방향으로 행해지고, 이때에 양쪽에서 조사되는 빛은 각기 다른 파장으로 되어있는 것을 특징으로 하는 반도체장치의 제조방법.
5. 제1항 내지 제4항중 어느 한항에 있어서, 박막이 텅스텐이나 몰리브덴같은 고융점금속인 것을 특징으로 하는 반도체장치의 제조방법.
6. 제1항에 있어서, 박막은 접속공과 같은 단차가 있는 기판표면에 형성되는 것이고, 광조사는 기판의 이면측으로 행해지며, 빛은 기판의

   

   부에만 도달하도록 된 것을 특징으로 하는 반도체장치의 제조방법.
7. 제6항에 있어서, 광조사가 기판의 표면측으로도 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
8. 제1항에 있어서, 박막이 2산화 실리콘막인 것을 특징으로 하는 반도체장치의 제조방법.

Images