KR940010357A - 불휘발성 기억장치와 그 제조방법 - Google Patents

불휘발성 기억장치와 그 제조방법 Download PDF

Info

Publication number
KR940010357A
KR940010357A KR1019930021659A KR930021659A KR940010357A KR 940010357 A KR940010357 A KR 940010357A KR 1019930021659 A KR1019930021659 A KR 1019930021659A KR 930021659 A KR930021659 A KR 930021659A KR 940010357 A KR940010357 A KR 940010357A
Authority
KR
South Korea
Prior art keywords
semiconductor region
gate electrode
semiconductor
insulating film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019930021659A
Other languages
English (en)
Other versions
KR100305442B1 (ko
Inventor
겐이찌 구로다
가즈요시 시바
아끼노리 마쯔오
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
스즈끼 진이찌로
히다찌초엘에스아이엔지니어링 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼, 스즈끼 진이찌로, 히다찌초엘에스아이엔지니어링 가부시끼가이샤 filed Critical 가나이 쯔또무
Publication of KR940010357A publication Critical patent/KR940010357A/ko
Application granted granted Critical
Publication of KR100305442B1 publication Critical patent/KR100305442B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/683—Floating-gate IGFETs having only two programming levels programmed by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

불휘발성 기억장치와 그 제조방법으로써, 라이트의 저전압화와 내부 회로에 형성된 승압전압에 의해 라이트 고전압은 형성하기 위해, 제1도전형의 반도체기판의 하나의 주면에 제1게이트절연막을 거쳐 플로팅게이트와 그상부에 제2게이트절연막은 거쳐 컨트롤게이트를 마련하고, 상기 플로팅게이트를 사이에두는 한쌍의 소오스, 드레인중의 한쪽의 소오스, 드레인에 있어서 플로팅게이트와 오버랩하는 부분에 저농도의 제2도전형의 반도체영역을 마련하고, 플로팅게이트에서 제1게이트 절연막을 통해 흐르는 F-N터널전류에 의해 상기 한쌍의 소오스, 드레인중의 고농도의 제2도전형의 반도체영역은 갖는 다른쪽의 소오스, 드레인으로 전자를 빼내는 라이트동작, 상기 하나의 소오스, 드레인 또는 반도체기판에서 제1게이트절연막을 통해 흐르는 F-N터널전류에 의해 플로팅게이트에 전자를 주입하는 소거동작을 실행시킨다.
이러한 불휘발성 기억장치를 사용하는 것에 의해 메모리셀 사이즈의 실질적인 소형화가 가능해지고, 라이트동작이나 소거동작에 필요한 고전압을 내부회로에 의해 형성할 수 있다.

Description

불휘발성 기억장치와 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 불휘발성 기억장치의 1실시예를 도시한 메모리 어레이부의 회로도,
제2도는 상기 제1도의 메모리 어레이부의 1실시예를 도시한 평면 레이아우트도.

Claims (16)

  1. 주표면을 갖는 반도체기판과 플로팅게이트전극, 컨트롤게이트전극 및 상기 기판에 형성된 제1 및 제2반도체 영역을 구비하는 싱글MISFET를 각각 포함하는 여러개의 메모리셀을 포함하고, 상기 플로팅게이트전극은 상기 주표면상에 형성된 제1게이트 절연막상에 형성되며, 상기 컨트롤게이트전극은 상기 플로팅게이트전극상에 형성된 제2게이트 절연막상에 형성되고, 상기 MISFET는 상기 기판에 형성된 제3반도영역을 또 포함하고, 상기 제3반도체영역은 상기 플로팅게이트전극 아래에 형성되어 상기 제2반도체영역에 접촉되어 있고, 상기 제3반도체영역의 불순물농도는 상기 제1반도체영역의 불순물 농도 보다 높으며, 상기 제1반도체영역과 상기 제3반도체영역간에는 채널형성영역이 형성되고, 상기 메모리셀의 라이트동작은 플로팅게이트전극에서 제1반도체영역으로 제1게이트절연막을 통과하는 전자의 터널에 의해 전자를 빼내는 것에 의해 실행되며, 상기 메모리셀의 소거동작은 반도체기판에서 플로팅게이트전극으로 제1게이트절연막을 통과하는 전자의 터널에 의해 전자를 주입하는 것에 의해 실행되고, 상기 메모리셀의 리드동작은 상기 컨트롤게이트전극의 전위를 높게해서, 제1반도체영역에서 제3반도체영역으로 흐르는 전류를 센스하는 것에 의해 실행되는 불휘발성 기억장치.
  2. 주표면을 갖는 반도체기판과 플로팅게이트전극, 컨트롤게이트전극 및 사기 기판에 형성된 제1 및 제2반도체 영역을 구비하는 싱글MISFET를 각각 포함하는 여러개의 메모리셀을 포함하고, 상기 플로팅게이트전극은 상기 주표면상에 형성된 제1게이트 절연막상에 형성되며, 상기 컨트롤게이트전극은 상기 플로팅게이트전극상에 형성된 제2게이트 절연막상에 형성되고, 상기 MISFET는 상기 제2 및 제3반도체영역을 각각 둘러싸도록 상기 기판에 형성된 제3 및 제4반도체영역은 또 포함하며, 상기 제1반도체영역은 상기 플로팅게이트전극 아래에 형성되고, 상기 제2반도체영역은 상기 플로팅게이트전극 아래에 형성되지 않으며, 상기 제3 및 제4반도체영역의 불순물농도는 상기 제1 및 제2반도체영역의 불순물농도보다 각각 높고, 상기 제3반도체영역과 상기 제4반도체영역간에는 채널형성영역이 형성되며, 상기 메모리셀의 라이트동작은 플로팅게이트전극에서 제1반도체영역으로 제1게이트절연막을 통과하는 전자의 터널에 의해 전자를 빼내는 것에 의해 실행되고, 상기 메모리셀의 소거동작은 반도체기판에서 플로팅게이트로 제1게이트절연막을 통과하는 전자의 터널에 의해 전자를 주입하는 것에 의해 실행되며, 상기 메모리셀의 리드동작은 상기 컨트롤게이트전극의 전위를 높게 해서 제4반도체영역에서 제3반도체영역으로 흐르는 전류를 센스하는 것에 의해 실행되는 불휘발성 기억장치.
  3. 주표면을 갖는 반도체기판과 플로팅게이트전극, 컨트롤게이트전극 및 사기 기판에 형성된 제1 및 제2반도체 영역을 구비하는 싱글MISFET를 각각 포함하는 여러개의 메모리셀을 포함하고, 상기 플로팅게이트전극은 상기 주표면상에 형성된 제1게이트 절연막상에 형성되며, 상기 컨트롤게이트전극은 상기 플로팅게이트전극상에 형성된 제2게이트 절연막상에 형성되고, 상기 제1반도체영역과 제2반도체영역간에는 채널형성영역이 형성되며, 상기제1반도체영역은 상기 플로팅게이트전극 아래에 형성되고, 상기 제1반도체영역은 상기 플로팅게이트전극 아래에형성되지 않으면, 상기 MISFET는 상기 제1 및 제2반도체영역간에 위치한 상기 주표면상에 형성된 제3게이트절연막을 또 포함하고 상기 제3게이트절연막은 상기 제1게이트절연막보다 두꺼운 막두께를 갖으며, 상기 컨트롤게이트전극은 상기 제2 및 제3게이트절연막상에 형성되고, 상기 메모리셀의 라이트동작은 플로팅게이트전극에서 제1반도체영역으로 제1게이트절연막을 통과하는 전자의 터털에 의해 전자를 빼내는 것에 의해 실행되며, 상기 메모리셀의 소거동작은 반도체기판에서 플로팅게이트전극으로 제1게이트절연막을 통과하는 전자의 터널에 의해 전자를 주입하는 것에 의해 실행되고, 상기 메모리셀의 리드동작을 상기 컨트롤게이트전극의 전위를 높게 해서 제1반도체영역 및 제2반도체영역으로 흐르는 전류를 센스하는 것에 의해 실행되는 불휘발성 기억장치.
  4. 제1항에 있어서, 상기 주표면에 형성되어 제1방향으로 연장하는 워드선과 상기 기판위에 형성되어 상기 제1방향과 수직인 제2방향으로 연장되는 매립데이타선을 또 포함하고, 상기 컨트롤게이트전극은 상기 워드선과 일체로 형성되며, 각각의 메모리셀의 제1반도체영역은 상기 제1방향으로 상기 각각의 메모리셀에 인접하는 메모리셀의 제2반도체영역과 일체로 형성되고, 각각의 메모리셀의 제2반도체영역은 상기 제1방향으로 상기 각각의 메모리셀에 인접하는 제1반도체영역과 일체로 형성되며, 상기 매립데이타선은 상기 제1, 제2 및 제3반도체영역과 일체로 형성되고, 상기 매립데이타선은 상기 제2방향에 배치된 메모리셀에 대해서 공통으로 형성되는 불휘발성 기억장치.
  5. 제2항에 있어서, 상기 주표면위에 형성되어 제1방향으로 연장하는 워드선과 상기 기판내에 형성되어 상기제1방향에 수직인 제2방향으로 연장하는 매립데이타선을 또 포함하고, 상기 컨트롤게이트전극은 사이 워드선과 일체로 형성되며, 각각의 메모리셀의 제1 및 제4반도체영역은 상기 제1방향에서 상기 각각의 메모리셀에 인접하는 메모리셀의 제2 및 제3반도체영역과 각각 일체로 형성되고, 각각의 메모리셀의 제2 및 제3반도체영역은 상기 제1방향에서 상기 각각의 메모리셀에 인접하는 제1 및 제4반도체영역과 각각 일체로 형성되며, 상기 매립데이타선은 상기 제1, 제2, 제3 및 제4반도체영역과 일체로 형성되고, 상기 매립데이타선은 상기 제2방향에 배치된 메모리셀에 대해서 공통으로 형성되는 불휘발성기억장치.
  6. 제3항에 있어서, 상기 주표면위에 형성되어 제1방향으로 연장하는 워드선과 상기 기판내에 형성되어 상기 제1방향에 수직인 제2방향으로 연장하는 매립데이타선을 또 포함하고, 상기 컨트롤게이트전극은 상기 워드선과 일체로 형성되며, 각각의 메모리셀의 제1반도체영역은 상기 제1방향에서 상기 각각의 메모리셀에 인접하는 메모리셀의 제2반도체영역과 일체로 형성되고, 각각의 메모리셀의 제2반도체영역은 상기 제1방향에서 상기 각각의 메모리셀에 인접하는 제1반도체영역과 일체로 형성되며, 상기 매립데이타선은 상기 제1 및 제2반도체영역과 일체로 형성되고, 상기 매립데이타선은 상기 제2방향에 배치된 메모리셀에 대해서 공통으로 형성되는 불휘발성 기억장치.
  7. 제6항에 있어서, 상기 MISFET는 상기 제1 및 제2반도체영역을 둘러싸고, 상기 제1 및 제2반도체영역의 불순물농도보다 낮은 불순물농도를 갖는 제3반도체영역을 또 포함하는 불휘발성 기억장치.
  8. 제4항에 있어서, 상기 매립데이타선은 상기 워드선의 상부에 형성된 금속배선층과 상기 제2방향에 있어서 여러개의 메모리셀마다 전기적으로 접속되는 불휘발성 기억장치.
  9. 제8항에 있어서, 상기 제1반도체영역은 플로팅게이트전극 아래에 형성되고, 상기 라이트동작은 선택된 워드선에 대응한 메모리셀이 있어서 제1반도체영역에 대해서 정전위를 공급하여 플로팅 또는 접지전위로 하고, 선택된 워드선의 전위를 접지전위보다도 낮은 부의 고전위로, 비선택의 워드선의 전위를 접지전위로 설정해서 상기 플로팅게이트에서 제1반도체영역으로 F-N터널전류를 흐르도록 하며, 상기 소거동작은 적어도 제1반도체영역을 접지전위로 하고, 선택된 워드선을 정의 고전위로 설정해서 반도체기판에서 플로팅게이트로 F-N터널전류를 흐르도록 하고, 상기 워드동작은 상기 컨트롤게이트의 전위를 열전자가 발생하지 않을 정도의 전위로 해서 제1반도체영역에서 제2반도체영역으로 메모리전류가 흐르는지 흐르지 않는지를 센스하는 것에 의해 실행하는 불휘발성 기억장치.
  10. 제9항에 있어서, 상기 메모리셀은 워드선과 데이타선의 교점에 NOR형으로 배열되는 불휘발성 기억장치.
  11. 제10항에 있어서, 상기 라이트용의 부의 고전압 및 소거용의 정의 고전압은 차지펌프회로에 의해 내부에서 형성되는 불휘발성 기억장치.
  12. 제8항에 있어서, 상기 매립데이타선은 블럭데이타선은 구성하고, 상기 블럭데이타선은 스위치 MISFET를 거쳐 상기 금속배선층으르 이루어지는 주데이타선에 접속괴면, 여러개의 메모리블럭의 각각은 상기 블럭데이타선과 상기 블럭데이타선에 접속하는 메모리셀로 구성되는 불휘발성 기억장치.
  13. 제12항에 있어서, 상기 스위치MISFET는 상기 메모리블럭의 상단부에서 기수번째 또는 우수번째의 블럭데이타선과 접속되는 상부 스위치MISFET와 상기 메모리블럭의 하단부에서 우수번째 또는 기수번재의 블럭데이타선과 접속되는 하부 스위치MISFET로 이루어지는 불휘발성 기억장치.
  14. 제13항에 있어서, 상기 주데이타선은 워드선의 상부에 층간절연막을 거쳐 형성된 알루미늄층으로 이루어지는 불휘발성 기억장치.
  15. 제1도전형의 반도체기판의 하나의 주면에 제1게이트절연막을 거쳐 각각 격리되어 제1방향으로 연장된 제1도체층을 형성하는 제1의 공정, 제1도체층간의 반도체기판중에 있어서, 제1도체층의 한쪽의 끝부에 접하고, 다른 쪽의 끝부에 접하지 않는 제1불순물농도의 제2도전형 반도체영역으로 이루어지는 제1영역을 형성하는 제2의 공정, 제1도체층간의 반도체기판중에 있어서, 제1도체층의 다른쪽의 끝부와 제1영역을 접하고, 제1불순물농도보다도 저농도의 제2도전형 반도체영역으로 이루어지는 제2영역을 형성하는 제3의 공정, 제1도체층 상부에 제2게이트 절연막을 거쳐 각각 격리되어 제1방향과 교차하는 제2방향으로 연장되는 제2도체층을 형성함과 동시에, 제2도체층간의 상기 제1도체층을 제거하는 제4의 공정을 포함하는 불휘발성 기억장치의 제조방법.
  16. 제15항에 있어서, 상기 제3의 공정후에 제1도체층의 측면에 사이드월 스페이서를 형성하는 공정, 상기 사이드월 스페이서간의 반도체기판중에 제1영역과 제2영역에 접하고, 제2불순물농도보다도 고농도의 제3불순물농도의 제2도전형반도체영역으로 이루어지는 제3영역을 형성하는 공정을 추가해서 제4의 공정을 실행하는 불휘발성 기억장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930021659A 1992-10-29 1993-10-19 불휘발성기억장치와그제조방법 Expired - Lifetime KR100305442B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP31401492 1992-10-29
JP92-314014 1992-10-29
JP12353193A JP3522788B2 (ja) 1992-10-29 1993-04-27 半導体集積回路装置
JP93-123531 1993-04-27

Publications (2)

Publication Number Publication Date
KR940010357A true KR940010357A (ko) 1994-05-26
KR100305442B1 KR100305442B1 (ko) 2001-11-22

Family

ID=26460427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930021659A Expired - Lifetime KR100305442B1 (ko) 1992-10-29 1993-10-19 불휘발성기억장치와그제조방법

Country Status (3)

Country Link
US (2) US5548146A (ko)
JP (1) JP3522788B2 (ko)
KR (1) KR100305442B1 (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69433001T2 (de) * 1993-10-12 2004-06-17 Texas Instruments Inc., Dallas Niederspannungs-Flash-EEPROM-X-Zelle mit Fowler-Nordheim-Tunneling
JPH07183407A (ja) * 1993-12-22 1995-07-21 Nec Corp 不揮発性半導体記憶装置
JP3563452B2 (ja) * 1994-08-10 2004-09-08 株式会社東芝 セル閾値分布検知回路およびセル閾値分布検知方法
KR0164376B1 (ko) * 1995-07-28 1999-02-18 김광호 불휘발성 반도체 메모리의 기준 비트라인 셀
JP3171122B2 (ja) * 1995-11-27 2001-05-28 ソニー株式会社 半導体記憶装置および半導体記憶装置の情報読出方法
KR0179791B1 (ko) * 1995-12-27 1999-03-20 문정환 플래쉬 메모리 소자 및 그 제조방법
JP3424898B2 (ja) * 1997-09-17 2003-07-07 松下電器産業株式会社 不揮発性半導体記憶装置の書き換え方法
US6121655A (en) * 1997-12-30 2000-09-19 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same and semiconductor integrated circuit
TW411624B (en) 1998-03-21 2000-11-11 Shiu Ching Shiang Structure, operation and manufacturing method of flash memory cell through channel writing and erasing
DE69831728D1 (de) 1998-04-22 2006-02-09 St Microelectronics Srl Vorspannungsvorrichtung für integrierte Speicherzellenstruktur
US6459119B1 (en) * 1998-06-09 2002-10-01 Macronix International Co., Ltd. Contact array structure for buried type transistor
EP1005079B1 (en) * 1998-11-26 2012-12-26 STMicroelectronics Srl Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry
FR2789226B1 (fr) * 1999-01-29 2002-06-14 Commissariat Energie Atomique Dispositif de protection contre les decharges electrostatiques pour composants microelectroniques sur substrat du type soi
JP3633354B2 (ja) * 1999-03-29 2005-03-30 株式会社日立製作所 半導体装置
US6243298B1 (en) 1999-08-19 2001-06-05 Azalea Microelectronics Corporation Non-volatile memory cell capable of being programmed and erased through substantially separate areas of one of its drain-side and source-side regions
US6288938B1 (en) 1999-08-19 2001-09-11 Azalea Microelectronics Corporation Flash memory architecture and method of operation
US6501684B1 (en) 1999-09-24 2002-12-31 Azalea Microelectronics Corporation Integrated circuit having an EEPROM and flash EPROM
US6258668B1 (en) * 1999-11-24 2001-07-10 Aplus Flash Technology, Inc. Array architecture and process flow of nonvolatile memory devices for mass storage applications
JP2002050705A (ja) * 2000-08-01 2002-02-15 Fujitsu Ltd 半導体記憶装置及びその製造方法
JP2007200545A (ja) * 2001-01-12 2007-08-09 Renesas Technology Corp 不揮発性半導体記憶装置
TW512522B (en) * 2001-02-21 2002-12-01 Winbond Electronics Corp Mask ROM structure
US7196369B2 (en) * 2002-07-15 2007-03-27 Macronix International Co., Ltd. Plasma damage protection circuit for a semiconductor device
JP4667719B2 (ja) * 2003-01-17 2011-04-13 スパンション エルエルシー 不揮発性多値半導体メモリ
US7072355B2 (en) * 2003-08-21 2006-07-04 Rambus, Inc. Periodic interface calibration for high speed communication
US7095789B2 (en) 2004-01-28 2006-08-22 Rambus, Inc. Communication channel calibration for drift conditions
US7158536B2 (en) * 2004-01-28 2007-01-02 Rambus Inc. Adaptive-allocation of I/O bandwidth using a configurable interconnect topology
US7400670B2 (en) 2004-01-28 2008-07-15 Rambus, Inc. Periodic calibration for communication channels by drift tracking
US8422568B2 (en) 2004-01-28 2013-04-16 Rambus Inc. Communication channel calibration for drift conditions
US6961862B2 (en) * 2004-03-17 2005-11-01 Rambus, Inc. Drift tracking feedback for communication channels
US7978754B2 (en) * 2004-05-28 2011-07-12 Rambus Inc. Communication channel calibration with nonvolatile parameter store for recovery
US7516029B2 (en) 2004-06-09 2009-04-07 Rambus, Inc. Communication channel calibration using feedback
US7535958B2 (en) * 2004-06-14 2009-05-19 Rambus, Inc. Hybrid wired and wireless chip-to-chip communications
US7489739B2 (en) * 2004-09-17 2009-02-10 Rambus, Inc. Method and apparatus for data recovery
US7170816B2 (en) * 2004-12-16 2007-01-30 Macronix International Co., Ltd. Method and apparatus for passing charge from word lines during manufacture
WO2007061062A1 (ja) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. ウェハレベルパッケージ構造体の製造方法
US7313029B2 (en) * 2006-04-07 2007-12-25 Skymedi Corporation Method for erasing flash memories and related system thereof
US7915123B1 (en) * 2006-04-20 2011-03-29 Spansion Llc Dual charge storage node memory device and methods for fabricating such device
US7626224B2 (en) * 2006-09-13 2009-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with split gate memory cell and fabrication method thereof
US7746713B2 (en) * 2007-09-12 2010-06-29 Massachusetts Institute Of Technology High density 45 nm SRAM using small-signal non-strobed regenerative sensing
WO2009059329A1 (en) * 2007-11-01 2009-05-07 Jonker, Llc Integrated circuit embedded with non-volatile one-time-programmable and multiple-time programmable memory
US7787295B2 (en) * 2007-11-14 2010-08-31 Jonker Llc Integrated circuit embedded with non-volatile multiple-time programmable memory having variable coupling
US7852672B2 (en) * 2007-11-14 2010-12-14 Jonker Llc Integrated circuit embedded with non-volatile programmable memory having variable coupling
US7876615B2 (en) * 2007-11-14 2011-01-25 Jonker Llc Method of operating integrated circuit embedded with non-volatile programmable memory having variable coupling related application data
US8580622B2 (en) 2007-11-14 2013-11-12 Invensas Corporation Method of making integrated circuit embedded with non-volatile programmable memory having variable coupling
US7898851B2 (en) * 2007-12-19 2011-03-01 Kabushiki Kaisha Toshiba Semiconductor memory device which includes memory cell having charge accumulation layer and control gate
JP5040676B2 (ja) * 2008-01-21 2012-10-03 富士通セミコンダクター株式会社 半導体記憶装置
TWI386950B (zh) * 2008-03-21 2013-02-21 Vanguard Int Semiconduct Corp 記憶體系統
US8305805B2 (en) * 2008-11-03 2012-11-06 Invensas Corporation Common drain non-volatile multiple-time programmable memory
US8203861B2 (en) 2008-12-30 2012-06-19 Invensas Corporation Non-volatile one-time—programmable and multiple-time programmable memory configuration circuit
US8988103B2 (en) 2010-09-15 2015-03-24 David K. Y. Liu Capacitively coupled logic gate
US9305931B2 (en) 2011-05-10 2016-04-05 Jonker, Llc Zero cost NVM cell using high voltage devices in analog process
KR101883012B1 (ko) * 2012-08-08 2018-08-24 에스케이하이닉스 주식회사 반도체 소자
US9490249B2 (en) 2014-04-30 2016-11-08 Macronix International Co., Ltd. Antenna effect discharge circuit and manufacturing method
US11018157B2 (en) 2017-09-28 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Local interconnect structure
KR102597814B1 (ko) * 2021-08-24 2023-11-06 주식회사 키파운드리 멀티 타임 프로그램을 위한 파워 스위치 및 이를 이용한 비휘발성 메모리 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4639893A (en) * 1984-05-15 1987-01-27 Wafer Scale Integration, Inc. Self-aligned split gate EPROM
JPH0722194B2 (ja) * 1984-07-24 1995-03-08 工業技術院長 不揮発性メモリ
US4698787A (en) * 1984-11-21 1987-10-06 Exel Microelectronics, Inc. Single transistor electrically programmable memory device and method
JPS6271277A (ja) * 1985-09-25 1987-04-01 Toshiba Corp 不揮発性メモリセル
US4855800A (en) * 1986-03-27 1989-08-08 Texas Instruments Incorporated EPROM with increased floating gate/control gate coupling
JP3059442B2 (ja) * 1988-11-09 2000-07-04 株式会社日立製作所 半導体記憶装置
FR2604022B1 (fr) * 1986-09-16 1992-09-11 Eurotechnique Sa Memoire non volatile a grille flottante sans oxyde epais
JPS63252481A (ja) * 1987-04-09 1988-10-19 Toshiba Corp 不揮発性半導体メモリ
US4949309A (en) * 1988-05-11 1990-08-14 Catalyst Semiconductor, Inc. EEPROM utilizing single transistor per cell capable of both byte erase and flash erase
US5153684A (en) * 1988-10-19 1992-10-06 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with offset transistor
IT1229131B (it) * 1989-03-09 1991-07-22 Sgs Thomson Microelectronics Matrice di memoria eprom con struttura a tovaglia e procedimento per la sua fabbricazione.
JPH03106075A (ja) * 1989-09-20 1991-05-02 Fujitsu Ltd 不揮発性半導体記憶装置及びその読出し・書込み方法
JPH07123145B2 (ja) * 1990-06-27 1995-12-25 株式会社東芝 半導体集積回路
US5032881A (en) * 1990-06-29 1991-07-16 National Semiconductor Corporation Asymmetric virtual ground EPROM cell and fabrication method
US5280446A (en) * 1990-09-20 1994-01-18 Bright Microelectronics, Inc. Flash eprom memory circuit having source side programming
JPH04137558A (ja) * 1990-09-27 1992-05-12 Sharp Corp 不揮発性半導体記憶装置の製造方法
DE69231356T2 (de) * 1992-01-22 2000-12-28 Macronix International Co. Ltd., Hsinchu Nichtflüchtige Speicherzelle und Anordnungsarchitektur
US5293331A (en) * 1992-06-01 1994-03-08 National Semiconductor Corporation High density EEPROM cell with tunnel oxide stripe

Also Published As

Publication number Publication date
JP3522788B2 (ja) 2004-04-26
US5548146A (en) 1996-08-20
KR100305442B1 (ko) 2001-11-22
JPH06196711A (ja) 1994-07-15
US5747849A (en) 1998-05-05

Similar Documents

Publication Publication Date Title
KR940010357A (ko) 불휘발성 기억장치와 그 제조방법
EP0051158B1 (en) Electrically alterable double dense memory
KR100810614B1 (ko) 디램 셀 모드 및 비휘발성 메모리 셀 모드를 갖는 반도체메모리 소자 및 그 동작방법
KR0167874B1 (ko) 반도체 기억장치
TWI549130B (zh) P型通道三維記憶陣列
KR950027845A (ko) 반도체 메모리장치
KR980006291A (ko) 강유전체 메모리
KR940010355A (ko) 반도체 불휘발성 메모리의 데이타 기입 및 데이타 소거방법
EP0042964A1 (en) Memory matrix using one-transistor floating gate MOS cells
JPH0368542B2 (ko)
US6157056A (en) Semiconductor memory device having a plurality of memory cell transistors arranged to constitute memory cell arrays
US6104057A (en) Electrically alterable non-volatile semiconductor memory device
US7608882B2 (en) Split-gate non-volatile memory
US6654282B2 (en) Nonvolatile semiconductor memory device
US5023681A (en) Method for arranging EEPROM cells and a semiconductor device manufactured by the method
JPH07226490A (ja) 半導体装置
JP3474758B2 (ja) 不揮発性半導体記憶装置
US6327182B1 (en) Semiconductor device and a method of operation the same
KR100851546B1 (ko) 비휘발성 기억 장치 및 그 동작 방법
US12432915B2 (en) Semiconductor device having a memory element with a source region and drain region and having multiple assistance elements
KR970063755A (ko) 플래쉬 메모리 셀과 그 제조방법 및 동작방법
JP3540881B2 (ja) 不揮発性半導体記憶装置の書き込み方法
KR19980016929A (ko) 메모리 셀 어레이
KR100507690B1 (ko) 플래쉬 이이피롬 셀 어레이 구조
KR100486238B1 (ko) 노어형 플래쉬 메모리소자의 셀 어레이부

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19931019

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19981014

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19931019

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000929

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010514

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010730

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010731

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040701

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050701

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060725

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070723

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080721

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090724

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20100729

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20110617

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20120629

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20130705

Start annual number: 13

End annual number: 13

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20140419

Termination category: Expiration of duration