KR970051944A - 반도체 장치내에 서브미크론 특성체를 제조하는 방법 - Google Patents

반도체 장치내에 서브미크론 특성체를 제조하는 방법 Download PDF

Info

Publication number
KR970051944A
KR970051944A KR1019960062195A KR19960062195A KR970051944A KR 970051944 A KR970051944 A KR 970051944A KR 1019960062195 A KR1019960062195 A KR 1019960062195A KR 19960062195 A KR19960062195 A KR 19960062195A KR 970051944 A KR970051944 A KR 970051944A
Authority
KR
South Korea
Prior art keywords
material layer
etchable material
layer
semiconductor structure
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
KR1019960062195A
Other languages
English (en)
Inventor
엠. 하세미 마지드
엔. 테흐라니 사이에드
피. 팩 숭
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR970051944A publication Critical patent/KR970051944A/ko
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01326—Aspects related to lithography, isolation or planarisation of the conductor
    • H10D64/01328—Aspects related to lithography, isolation or planarisation of the conductor by defining the conductor using a sidewall spacer mask, a transformation under a mask or a plating at a sidewall
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

서브미크론 특성체를 제조하는 공정은 기판상에 게이트 금속층을 용착하는 단계 및 제1측벽을 정의하도록 상기 금속층상에 제1에칭가능 재료층을 형성하는 단계를 포함한다. 제2에칭가능 재료층은 제2측벽을 정의하기 위해 그 구조물상에 용착된다. 제2에칭가능 재료층은 상기 제2측벽만을 남기도록 에칭되며 상기 제1에칭가능 재료층은 제거된다. 상기 금속층은 상기 제2측벽을 에칭 마스크로서 사용하여 에칭되어 서브미크론 특성체를 형성한다. 특성체의 폭은 상기 금속층의 두께에 달려있다.

Description

반도체 장치내에 서브미크론 특성체를 제조하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도 내지 제11도는 본 발명에 따른 반도체 장치내에 서브미크론 특성체를 제조하는 공정에서의 최종 단계를 간략하게 도시한 도면.

Claims (3)

  1. 서브미크론 특성체를 갖는 반도체 구조물을 제조하는 공정에 있어서, 반도체 구조물을 제공하는 단계와; 상기 반도체 구조물상에 전기적 도전층을 용착하는 단계와; 제1측벽을 한정하기 위해 상기 전기적 도전층에 제1에칭가능 재료층을 형성하는 단계와; 상기 전기 도전층 및 상기 제1에칭가능 재료층상에 제2에칭가능 재료층을 형성하는 단계로서, 상기 제2에칭가능 재료층은 상기 제1에칭가능 재료층내의 측벽을 커버링하고, 상기 제2에칭가능 재료층의 남은 부분보다 더 두꺼운 제2에칭가능 재료층의 제2측벽을 정의하는 제2에칭가능 재료를 형성하는 단계와; 상기 제2에칭가능 재료층내의 제2측벽의 일부를 남기도록 상기 전기적 전도층 및 상기 제1에칭가능 재료층으로부터 상기 제2에칭가능 재료층을 에칭하는 단계와; 상기 제2에칭가능 재료층내의 제2측벽을 남기도록 상기 제1에칭가능 재료를 제거하는 단계 및; 서브미크론 특성체를 형성하도록 상기 제2에칭가능 재료층내의 제2측벽을 에칭 마스크로서 사용하여 상기 반도체 구조물상의 전기적 도전 재료층을 에칭하는 단계를 포함하는 것을 특징으로 하는 반도체 구조를 제조 공정.
  2. 서브미크론 특성체를 갖는 반도체 구조물을 제조하는 공정에 있어서, 평면 표면 및 상기 표면내에 불연속부를 갖춘 반도체 구조물을 제공하는 단계와; 상기 반도체 구조물의 표면 및 불연속부상에 전기적 도전층을 용착하는 단계와; 상기 반도체 구조물의 불연속부에 인접한 제1측벽을 한정하기 위해 상기 전기적 도전층상에 제1에칭가능 재료층을 형성하는 단계와; 상기 전기적 도전층 및 상기 제1에칭가능 재료층상에 제2에칭가능 재료층을 형성하는 단계로서, 상기 제2에칭가능 재료층은 상기 제1에칭가능 재료층내의 측벽을 커버링하고, 상기 제2에칭가능 재료층의 남은 부분보다 더 두꺼운 제2에칭가능 재료층내에 제2측벽을 형성하는 제2에칭가능 재료를 형성하는 단계와; 상기 제2에칭가능 재료층내의 제2측벽의 일부를 남기도록 상기 전기적 전도층 및 상기 제1에칭가능 재료층으로부터 상기 제2에칭가능 재료층을 에칭하는 단계와; 상기 반도체 구조물의 불연속부로 부터 이격된 상기 제2에칭가능 재료층내의 제2측벽을 남기도록 상기 제1에칭가능 재료층을 제거하는 단계와; 서브미크론 특성체를 형성하도록 상기 제2측벽을 에칭 마스크로서 사용하여 상기 반도체 구조물의 표면 및 불연속부상의 전기적 도전 재료층을 에칭하는 단계 및; 상기 제2측벽을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 구조물 제조 공정.
  3. 서브미크론 특성체를 갖는 반도체 구조물을 제조하는 공정에 있어서, 그 위에 전기적 도전 재료 접속층이 있는 반도체 구조물을 제공하는 단계와; 상기 기판의 일부를 노출시키기 위해 상기 전기적 도전 재룡 접속층을 에칭하는 단계로서, 상기 기판의 노출된 부분은 제어 전극 영역을 정의하고 상기 전기적 도전 재료 접속층을 상기 제어 전극 영역에 인접한 불연속부를 정의하는 전기적 도전 재료 접속층 에칭 단계와; 상기 기판의 노출된 부분 및 상기 반도체 구조물의 불연속부상에 제어 전극 금속층을 용착하는 단계와; 상기 반도체 기판의 불연속부에 인접한 제1측벽을 한정하기 위해 상기 반도체 구조물의 불연속부위에 놓인 상기 제어 전극 금속층상에 제1에칭 가능 재료층을 형성하는 단계와; 상기 제어 전극 금속층 및 상기 제1에칭가능 재료층상에 제2에칭가능 재료층을 형성하는 단계로서, 상기 제2에칭가능 재료층은 상기 제1에칭가능 재료층내의 측벽을 커버링하고, 상기 제2에칭가능 재료층의 남은 부분보다 더 두껍고 상기 반도체 구조물의 불연속부로부터 이격된 제2에칭가능 재료층의 제2측벽을 형성하는 제2에칭가능 재료층 형성 단계와; 상기 제2측벽의 일부를 남기도록 상기 제어 전극 금속층 및 상기 제1에칭가능 재료층으로부터 상기 제2에칭가능 재료층을 에칭하는 단계와; 상기 반도체 구조물의 불연속부로부터 이격된 상기 제2측벽을 남기도록 상기 제1에칭가능 재료층을 제거하는 단계와; 서브미크론 제어 전극을 형성하도록 상기 제2측벽을 에칭 마스크로서 사용하여 상기 반도체 구조물의 표면 및 불연속부상의 상기 제어 전극 금속층을 에칭하는 단계 및; 상기 제2측벽을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 구조물 제조 공정.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960062195A 1995-12-11 1996-12-06 반도체 장치내에 서브미크론 특성체를 제조하는 방법 Abandoned KR970051944A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/566,385 US5599738A (en) 1995-12-11 1995-12-11 Methods of fabrication of submicron features in semiconductor devices
US566,385 1995-12-11

Publications (1)

Publication Number Publication Date
KR970051944A true KR970051944A (ko) 1997-07-29

Family

ID=24262673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960062195A Abandoned KR970051944A (ko) 1995-12-11 1996-12-06 반도체 장치내에 서브미크론 특성체를 제조하는 방법

Country Status (4)

Country Link
US (1) US5599738A (ko)
EP (1) EP0782183A3 (ko)
JP (1) JPH09181337A (ko)
KR (1) KR970051944A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19548058C2 (de) * 1995-12-21 1997-11-20 Siemens Ag Verfahren zur Herstellung eines MOS-Transistors
US5851882A (en) 1996-05-06 1998-12-22 Micron Technology, Inc. ZPROM manufacture and design and methods for forming thin structures using spacers as an etching mask
US5923981A (en) * 1996-12-31 1999-07-13 Intel Corporation Cascading transistor gate and method for fabricating the same
US6150245A (en) * 1997-02-27 2000-11-21 Nec Corporation Method of manufacturing a field effect transistor
US6191446B1 (en) 1998-03-04 2001-02-20 Advanced Micro Devices, Inc. Formation and control of a vertically oriented transistor channel length
US6683337B2 (en) * 2001-02-09 2004-01-27 Micron Technology, Inc. Dynamic memory based on single electron storage
DE10137575A1 (de) * 2001-07-31 2003-02-27 Infineon Technologies Ag Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358340A (en) * 1980-07-14 1982-11-09 Texas Instruments Incorporated Submicron patterning without using submicron lithographic technique
US4354896A (en) * 1980-08-05 1982-10-19 Texas Instruments Incorporated Formation of submicron substrate element
US4432132A (en) * 1981-12-07 1984-02-21 Bell Telephone Laboratories, Incorporated Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features
JPS60137070A (ja) * 1983-12-26 1985-07-20 Toshiba Corp 半導体装置の製造方法
US4648937A (en) * 1985-10-30 1987-03-10 International Business Machines Corporation Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer
US4689869A (en) * 1986-04-07 1987-09-01 International Business Machines Corporation Fabrication of insulated gate gallium arsenide FET with self-aligned source/drain and submicron channel length
JPS63226930A (ja) * 1987-03-16 1988-09-21 Nec Corp 半導体装置の製造方法
JPH0233939A (ja) * 1988-07-23 1990-02-05 Nec Corp 電界効果トランジスタの製造方法
US5480829A (en) * 1993-06-25 1996-01-02 Motorola, Inc. Method of making a III-V complementary heterostructure device with compatible non-gold ohmic contacts

Also Published As

Publication number Publication date
EP0782183A2 (en) 1997-07-02
US5599738A (en) 1997-02-04
EP0782183A3 (en) 1997-07-16
JPH09181337A (ja) 1997-07-11

Similar Documents

Publication Publication Date Title
US5294296A (en) Method for manufacturing a contact hole of a semiconductor device
KR930022491A (ko) 함몰형 산화 절연을 형성하는 방법
KR970051944A (ko) 반도체 장치내에 서브미크론 특성체를 제조하는 방법
KR940012650A (ko) 반도체 소자의 콘택제조방법
KR960012328A (ko) 반도체 장치에 밀접하게 이격 배치된 금속 전극을 형성하는 방법
JPH098130A (ja) 半導体デバイスのビアホール形成方法
JPH08250820A (ja) マルチセグメントのリッジ導波体の製造方法
KR100256810B1 (ko) 반도체소자의 콘택홀 형성방법
KR100204910B1 (ko) 반도체장치의 배선들의 접촉 방법
KR100607732B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR960043176A (ko) 캐패시터 제조방법
KR960002565A (ko) 콘택홀 형성방법
KR960035984A (ko) 캐패시터의 축적전극 제조방법
KR20050002010A (ko) 반도체 소자의 콘택홀 형성방법
KR20000074002A (ko) 티형 게이트 제조방법
KR960042958A (ko) 반도체 소자의 콘택홀 형성 방법
KR970013196A (ko) 반도체 소자의 소자분리절연막 형성방법
KR960026741A (ko) 반도체소자의 캐패시터 제조방법
KR960026926A (ko) T형 게이트의 형성방법
KR960026303A (ko) 미세패턴 형성방법
JPH05175345A (ja) 半導体基板のコンタクトホール形成方法
KR980011844A (ko) 반도체 소자 제조방법
KR970052372A (ko) 반도체 장치의 금속배선 형성방법
KR19990042915A (ko) 커패시터 제조방법
KR930020580A (ko) 반도체 소자의 콘택제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

NORF Unpaid initial registration fee
PC1904 Unpaid initial registration fee

St.27 status event code: A-2-2-U10-U13-oth-PC1904

St.27 status event code: N-2-6-B10-B12-nap-PC1904

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000