KR970077220A - 반도체장치의 게이트 패턴 형성방법 - Google Patents

반도체장치의 게이트 패턴 형성방법 Download PDF

Info

Publication number
KR970077220A
KR970077220A KR1019960018243A KR19960018243A KR970077220A KR 970077220 A KR970077220 A KR 970077220A KR 1019960018243 A KR1019960018243 A KR 1019960018243A KR 19960018243 A KR19960018243 A KR 19960018243A KR 970077220 A KR970077220 A KR 970077220A
Authority
KR
South Korea
Prior art keywords
etching
forming
gate
film
capping layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019960018243A
Other languages
English (en)
Inventor
김일구
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960018243A priority Critical patent/KR970077220A/ko
Publication of KR970077220A publication Critical patent/KR970077220A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01318—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

저저항의 게이트전극을 형성하기 위한 반도체장치의 게이트패턴 형성방법에 대해 기재되어 있다. 이는 반도체기판 상에 게이트절연막을 형성하는 단계; 게이트절연막 상에 티타늄 나이트라이드(TiN)와 텅스텐(W)막을 차례로 증착하는 단계; 텅스텐(W) 상에 캐핑층을 형성하는 단계; 캐핑층 상에 게이트를 패터닝하기 위한 포토레지스트 패턴을 형성하는 단계; 포토레지스트 패턴을 마스크로 사용하여 캐핑층 및 텅스텐(W)을 차례로 식각하는 단계; 및 포토레지스트 패턴을 완전히 제거한 후, 티타늄 나이트라이드(TiN)를 식각하는 단계를 포함하는 것을 특징으로 하여 이루어진다.
따라서, 포토레지스트 패턴을 완전히 제거한 상태에서 게이트산화막에 대해 식각 선택비가 우수한 가스를 사용하여 티타늄 나이트라이드를 식각함으로써, 종래의 식각 공정의 마아진을 향상시킬 수 있으며, 소자의 신뢰성을 향상시킬 수 있다.

Description

반도체장치의 게이트 패턴 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1D도는 본 발명에 따른 반도체장치의 게이트패턴 형성방법을 설명하기 위하여 공정순서에 따라 도시한 단면도들이다.

Claims (4)

  1. 반도체기판 상에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상에 티타늄 나이트라이드(TiN)와 텅스텐(W) 막을 차례로 증착하는 단계; 상기 텅스텐(W)막 상에 캐핑층을 형성하는 단계; 상기 캐핑층 상에 게이트를 패터닝하기 위한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 사용하여 상기 캐핑층 및 텅스텐(W)막을 차례로 식각하는 단계; 및 상기 포토레지스트 패턴을 완전히 제거한 후, 상기 티타늄 나이트라이드(TiN)를 식각하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 게이트패턴 형성방법.
  2. 제1항에 있어서, 상기 캐핑층을 실리콘질화막 또는 실리콘산화막으로 형성되는 것을 특징으로 하는 반도체장치의 게이트패턴 형성방법.
  3. 제1항에 있어서, 상기 티타늄 나이트라이드를 식각하는 단계를 염소가스(Cl2)에 산소가스(O2), 또는 질소가스(N2) 등을 혼합한 식각가스를 사용하여 이루어지는 것을 특징으로 하는 반도체장치의 게이트패턴 형성방법.
  4. 제3항에 있어서, 상기 티타늄 나이트라이드를 식각하는 단계는, 염소가스(Cl2)/질소가스(N2)를 이용하여 식각하는 단계와 염소가스 (Cl2)/ 산소가스 (O2)를 이용하여 과도식각하는 2단계로 진행되는 것을 특징으로 하는 반도체장치의 게이트패턴 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960018243A 1996-05-28 1996-05-28 반도체장치의 게이트 패턴 형성방법 Withdrawn KR970077220A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960018243A KR970077220A (ko) 1996-05-28 1996-05-28 반도체장치의 게이트 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960018243A KR970077220A (ko) 1996-05-28 1996-05-28 반도체장치의 게이트 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR970077220A true KR970077220A (ko) 1997-12-12

Family

ID=66284453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018243A Withdrawn KR970077220A (ko) 1996-05-28 1996-05-28 반도체장치의 게이트 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR970077220A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583098B1 (ko) * 1999-12-30 2006-05-24 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
KR100620669B1 (ko) * 2000-06-30 2006-09-13 주식회사 하이닉스반도체 반도체소자의 게이트전극 형성방법
KR100721202B1 (ko) * 2005-12-29 2007-05-23 주식회사 하이닉스반도체 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
KR100721203B1 (ko) * 2005-12-29 2007-05-23 주식회사 하이닉스반도체 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583098B1 (ko) * 1999-12-30 2006-05-24 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
KR100620669B1 (ko) * 2000-06-30 2006-09-13 주식회사 하이닉스반도체 반도체소자의 게이트전극 형성방법
KR100721202B1 (ko) * 2005-12-29 2007-05-23 주식회사 하이닉스반도체 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
KR100721203B1 (ko) * 2005-12-29 2007-05-23 주식회사 하이닉스반도체 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법

Similar Documents

Publication Publication Date Title
KR100376628B1 (ko) 집적회로내의전도성상호접속구조및전도성상호접속형성방법
KR950001901A (ko) 콘택홀 제조방법
KR980005778A (ko) 백금막의 식가방법 및 이를 이용한 백금-폴리실리콘 게이트 형성방법
KR970077220A (ko) 반도체장치의 게이트 패턴 형성방법
KR100548542B1 (ko) 반도체 소자의 게이트 형성방법
KR950021107A (ko) 콘택홀 형성방법
KR950014271B1 (ko) 폴리실리콘막의 식각 잔류물 제거 방법
KR930005118A (ko) 반도체 장치의 제조방법
KR940001268A (ko) 반도체 소자의 자기정렬 콘택형성방법
KR950021130A (ko) 반도체 소자의 콘택홀 제조방법
KR970054242A (ko) 반도체 소자의 제조방법
KR970023732A (ko) 반도체장치의 콘택홀 형성방법
KR960005799A (ko) 반도체 소자의 자기정렬 콘택 형성 방법
KR970072094A (ko) 반도체 장치의 콘택 식각 방법
KR970077358A (ko) 반도체 장치의 트랜지스터의 게이트 전극 형성 방법
KR940001279A (ko) 반도체의 금속배선 형성방법
KR970030665A (ko) 반도체 소자의 베리어 금속층 형성방법
KR970018106A (ko) 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법
KR940016878A (ko) 반도체 소자의 자기정렬콘택 형성방법
KR930024106A (ko) 반도체 소자의 콘택형성방법
KR970023816A (ko) 멀티 레이어 식각 방법
KR970077197A (ko) 폴리사이드 구조의 게이트 전극 형성 방법
KR970067634A (ko) 반도체 장치의 제조 방법
KR970018180A (ko) 반도체 소자 제조방법
KR960035807A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000