KR970077345A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR970077345A
KR970077345A KR1019960017475A KR19960017475A KR970077345A KR 970077345 A KR970077345 A KR 970077345A KR 1019960017475 A KR1019960017475 A KR 1019960017475A KR 19960017475 A KR19960017475 A KR 19960017475A KR 970077345 A KR970077345 A KR 970077345A
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor device
forming
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960017475A
Other languages
English (en)
Other versions
KR0183861B1 (ko
Inventor
가즈유키 후지하라
이길광
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960017475A priority Critical patent/KR0183861B1/ko
Publication of KR970077345A publication Critical patent/KR970077345A/ko
Application granted granted Critical
Publication of KR0183861B1 publication Critical patent/KR0183861B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0137—Manufacturing their gate conductors the gate conductors being silicided

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

폴리사이드 게이트를 갖는 반도체장치의 제조방법이 개시되어 있다. 반도체기판 상에 게이트절연막을 형성한 후, 그 위에 폴리실리콘층, 금속실리사이드층, 및 제1절연막을 순차적으로 형성한다. 제1절연막, 금속실리사이드층, 및 폴리실리콘층을 순차적으로 패터닝하여 게이트전극을 형성한다. 게이트전극에 의해 노출된 게이트절연막 상에만 선택적으로 제2절연막을 형성한 후, 결과물 전면에 제3절연막을 형성한다. 반도체기판이 노출될 때까지 제3절연막 및 제2절연막을 에치백하여 게이트전극의 측벽에 상기 제2절연막 및 제3절연막으로 이루어진 스페이서를 형성한다. 타이타늄 폴리사이드 게이트전극의 전기적저항을 증가시키지 않으면서 트랜지스터의 신뢰성을 향상시킬 수 있다.

Description

반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2d도는 본 발명에 의한 타이타늄 폴리사이드 게이트를 갖는 반도체장치의 제조방법을 설명하기 위한 단면도들.

Claims (8)

  1. 반도체기판 상에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상에 폴리실리콘층, 금속실리사이드층, 및 제1절연막을 순차적으로 형성하는 단계; 상기 제1절연막, 금속실리사이드층, 및 폴리실리콘층을 순차적으로 패터닝하여 게이트전극을 형성하는 단계; 상기 게이트전극에 의해 노출된 게이트절연막 상에만 선택적으로 제2절연막을 형성하는 단계; 상기 제2절연막이 형성된 결과물 전면에 제3절연막을 형성하는 단계; 및 상기 반도체기판이 노출될 때까지 상기 제3절연막 및 제2절연막을 에치백하여 상기 게이트전극의 측벽에 상기 제2절연막 및 제3절연막으로 이루어진 스페이서를 형성하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 금속실리사이드층은 타이타늄실리사이드(TiSix) 또는 코발트실리사이드(CoSix) 중의 어느 하나로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 제1절연막은 실리콘질화막인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 게이트전극을 형성하는 단계에서, 상기 제1절연막, 금속실리사이드층, 및 폴리실리콘층은 건식식각 방법에 의해 순차적으로 패터닝하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제1항에 있어서, 상기 제2절연막은 실리콘산화막인 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제1항에 있어서, 상기 제2절연막을 선택적으로 형성하는 방법은 액상성장법(LPD)인 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제1항에 있어서, 상기 제2절연막은 폴리실리콘층 두께의 1/2 정도의 두께로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제1항에 있어서, 상기 제3절연막은 실리콘질화막인 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960017475A 1996-05-22 1996-05-22 반도체장치의 제조방법 Expired - Fee Related KR0183861B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017475A KR0183861B1 (ko) 1996-05-22 1996-05-22 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017475A KR0183861B1 (ko) 1996-05-22 1996-05-22 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970077345A true KR970077345A (ko) 1997-12-12
KR0183861B1 KR0183861B1 (ko) 1999-04-15

Family

ID=19459521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017475A Expired - Fee Related KR0183861B1 (ko) 1996-05-22 1996-05-22 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR0183861B1 (ko)

Also Published As

Publication number Publication date
KR0183861B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR970003718A (ko) 모스 전계 효과 트랜지스터 형성 방법
KR950004416A (ko) 반도체장치의 제조방법
KR980006387A (ko) 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
KR940010205A (ko) 고집적 반도체 소자의 콘택홀 형성 방법
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
US7176096B1 (en) Transistor gate and local interconnect
KR940022839A (ko) 반도체 장치 및 그 제조방법
KR920015622A (ko) 집적 회로의 제조방법
KR970072295A (ko) 반도체 소자의 격리막 형성방법
KR930020583A (ko) 금속배선 콘택형성 방법
KR970077358A (ko) 반도체 장치의 트랜지스터의 게이트 전극 형성 방법
KR970077456A (ko) 반도체 소자의 콘택 홀 형성 방법
KR970072079A (ko) 살리사이드 공정을 이용한 반도체 장치 및 그 제조 방법
KR980005596A (ko) 반도체 장치의 금속콘택 형성방법
KR950024267A (ko) 반도체장치의 금속배선시 콘택부 형성방법 및 구조
KR950024264A (ko) 반도체장치의 금속배선시 콘택부 형성방법 및 구조
KR920022449A (ko) 자체 정열된 게이트 트랜치(gate trench) MOSFET 제조 방법
KR970030498A (ko) 반도체장치의 제조방법
KR960026221A (ko) 반도체 소자 제조방법
KR970054239A (ko) 비휘발성 메모리장치 및 그 제조방법
KR980005614A (ko) 반도체 소자의 제조방법 및 콘택홀 형성방법
KR970067895A (ko) 플래쉬 메모리 소자의 제조방법
KR970003613A (ko) 반도체소자의 트랜지스터 형성방법
KR970052927A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20071217

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20071217

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-5-5-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-5-5-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-5-5-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000