KR970077490A - 트랜치 소자분리막 제조방법 - Google Patents

트랜치 소자분리막 제조방법 Download PDF

Info

Publication number
KR970077490A
KR970077490A KR1019960017364A KR19960017364A KR970077490A KR 970077490 A KR970077490 A KR 970077490A KR 1019960017364 A KR1019960017364 A KR 1019960017364A KR 19960017364 A KR19960017364 A KR 19960017364A KR 970077490 A KR970077490 A KR 970077490A
Authority
KR
South Korea
Prior art keywords
trench
oxide film
semiconductor substrate
thickness
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019960017364A
Other languages
English (en)
Inventor
피숭호
조병진
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960017364A priority Critical patent/KR970077490A/ko
Publication of KR970077490A publication Critical patent/KR970077490A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials

Landscapes

  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 트렌치 소자분리막 제조방법에 관한 것으로 트렌치 소자분리막과 인접된 반도체기판의 상측 모서리부에서 게이트 산화막이 얇아지거나 집중되는 전기장에 게이트 산화막의 특성이 저하되는 것을 방지하기 위하여 트렌치를 형성하기전에 버즈 빅이 발생되는 필드산화막을 얇은 두께로 형성한 다음, 트렌치를 형성함으로써 트렌치와 인접된 반도체기판의 상측 모서리가 라운드 되도록 트렌치 소자분리막을 형성하는 방법이다.

Description

트랜치 소자분리막 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 내지 제8도는 본 발명의 실시예에 의해 트렌치 소자분리막을 형성하는 단계를 도시한 단면도.

Claims (6)

  1. 반도체기판 상부에 패드 산화막과 질화막을 적층하는 단계와, 트렌치 마스크를 이용하여 트렌치가 형성될 부분에 있는 상기 질화막과 패드 산화막을 식각하여 질화막패턴과 패드 산화막 패턴을 형성하는 단계와, 상기질화막패턴을 마스크로 이용하여 노출되는 반도체기판을 산화시켜 버즈 빅이 발생되는 얇은 두께의 필드 산화막을 형성하는 단계와, 상기 질화막패턴을 하드 마스크로 이용하여 상기 필드산화막과 그 하부의 반도체기판을 식각하여 트렌치를 형성하는 단계와, 전체적으로 산화막을 증착하여 상기 트랜치에 채우는 단계와, 상기 산화막, 질화막패턴과 패드 산화막패턴을 반도체 기판의 상부면까지 제거하여 상기 트렌치에만 산화막이 남은 트렌치 소자분리막을 제조하는 단계를 포함하는 트랜치 소자분리막 제조방법.
  2. 제1항에 있어서, 반도체기판 상부에 형성하는 패드 산화막의 두께는 70∼300A인 것을 특징으로 하는 트랜치 소자분리막 제조방법.
  3. 제1항에 있어서, 상기 질화막의 두께는 1000∼3000A인 것을 특징으로 하는 트랜치 소자분리막 제조방법.
  4. 제1항에 있어서, 상기 필드 산화막은 300∼2000A의 두께로 형성하는 것을 특징으로 하는 트랜치 소자분리막 제조방법.
  5. 제1항에 있어서, 상기 트랜치는 1000∼3000A의 깊이로 형성하는 것을 특징으로 하는 트랜치 소자분리막 제조 방법.
  6. 제1항에 있어서, 상기 트렌치를 형성한다음, 식각공정에서 생기는 결함을 제거하기 위해트랜치의 측벽을 70∼300A 두께를 산화시켜 산화막을 형성하는 것을 특징으로 하는 트랜치 소자분리막 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960017364A 1996-05-22 1996-05-22 트랜치 소자분리막 제조방법 Withdrawn KR970077490A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017364A KR970077490A (ko) 1996-05-22 1996-05-22 트랜치 소자분리막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017364A KR970077490A (ko) 1996-05-22 1996-05-22 트랜치 소자분리막 제조방법

Publications (1)

Publication Number Publication Date
KR970077490A true KR970077490A (ko) 1997-12-12

Family

ID=66219685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017364A Withdrawn KR970077490A (ko) 1996-05-22 1996-05-22 트랜치 소자분리막 제조방법

Country Status (1)

Country Link
KR (1) KR970077490A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924194B1 (ko) * 2007-09-17 2009-10-29 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924194B1 (ko) * 2007-09-17 2009-10-29 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8012833B2 (en) 2007-09-17 2011-09-06 Hynix Semiconductor Inc. Semiconductor device and method of fabricating the same

Similar Documents

Publication Publication Date Title
KR960036914A (ko) 집적 회로에 트렌치 절연 구조를 형성하는 방법
KR970060447A (ko) 반도체 소자의 아이솔레이션 방법
KR970030640A (ko) 반도체 장치의 소자 분리막 형성방법
KR930022491A (ko) 함몰형 산화 절연을 형성하는 방법
KR950010018A (ko) 절연재로 채워진 홈에 의해 형성되는 필드 절연영역을 갖는 반도체 몸체를 포함한 반도체 장치 제조방법
KR970077486A (ko) 반도체 장치의 트렌치 소자 분리 방법
KR970072304A (ko) 반도체 장치의 소자 분리막 및 그것의 제조방법
JPS61201444A (ja) 半導体装置の製造方法
KR100237013B1 (ko) 반도체 소자의 필드산화막 형성 방법
KR970077773A (ko) 반도체장치의 트렌치 소자분리방법
KR100396792B1 (ko) 반도체소자의 격리영역 화학기계적 연마방법
KR960026727A (ko) 고주파 반도체 장치의 제조방법
KR980006072A (ko) 반도체 소자의 소자분리막 형성방법
KR980006094A (ko) 반도체 소자의 소자분리 방법
KR960019654A (ko) 반도체 소자의 필드산화막 형성방법
KR20040070648A (ko) Ｓｔｉ 갭필 마진 제조 방법
KR970077495A (ko) 트렌치 식각 공정을 적용한 필드 산화막의 형성 방법
KR970060450A (ko) 트렌치를 이용한 반도체 소자의 분리 방법
KR950021396A (ko) 필드산화막 제조방법
KR980005619A (ko) 반도체 소자의 콘택홀 형성방법
KR970053428A (ko) 반도체장치의 소자분리 방법
KR970072472A (ko) 반도체 장치의 제조 방법
KR980005585A (ko) 반도체 소자의 금속층 형성방법
KR980005760A (ko) 반도체 장치의 제조방법
KR970077485A (ko) 얕은 트렌치 소자분리방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000