KR970077987A - 디지털 필터 - Google Patents

디지털 필터 Download PDF

Info

Publication number
KR970077987A
KR970077987A KR1019960054022A KR19960054022A KR970077987A KR 970077987 A KR970077987 A KR 970077987A KR 1019960054022 A KR1019960054022 A KR 1019960054022A KR 19960054022 A KR19960054022 A KR 19960054022A KR 970077987 A KR970077987 A KR 970077987A
Authority
KR
South Korea
Prior art keywords
multiplication operation
output
operation unit
multiplier
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960054022A
Other languages
English (en)
Other versions
KR100188819B1 (ko
Inventor
카즈야 야마나카
슈지 무라카미
노부히로 미요시
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR970077987A publication Critical patent/KR970077987A/ko
Application granted granted Critical
Publication of KR100188819B1 publication Critical patent/KR100188819B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Complex Calculations (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

[과제]
적은 테스트 벡터의 수로 디지탈 필터의 테스트를 한다.
[해결 수단]
곱합 연산 단위 4i의 스캔 플립플롭 21i의 k비트의 데이타 입력 및 1비트의 스캔 입력은 각각 전단의 곱합 연산 단위 4i-1의 스캔 플립플롭 21i-1의 k비트 데이타 출력 및 1비트의 스캔 출력을 받는다. 또 스캔 플립플롭 22i의 j비트의 데이타 입력 및 1비트의 스캔 입력은 각각 전단의 곱합 연산 단위 4i-1의 가산기 3i-1의 j비트의 데이타 출력 및 다음단의 스캔 플립플롭 22i+1의 1비트의 스캔출력을 받는다.

Description

디지탈 필터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 실시예 1에 관한 디지탈 필터(101)의 구성을 표시하는 블럭도, 제 3 도는 실시예 2에 관한 디지탈 필터(102)의 구성을 표시하는 블럭도, 제 5 도는 실시예 3에 관한 디지탈 필터(103)의 구성을 표시하는 블럭도, 제 7 도는 실시예 4에 관한 디지탈 필터(104)의 구성을 표시하는 블럭도, 제 9 도는 실시예 5에 관한 디지탈 필터(105)의 구성을 표시하는 블럭도, 제 10 도는 디멀티플렉서(19)의 구성을 예시하는 회로도.

Claims (3)

  1. 제 0 내지 제 (n-1)의 곱합 연산단위(n : 2 이상의 자연수)의 종속 접속(從續 接續)을 구비하는 디지탈 필터에 있어서, 상기 제 0 의 곱합 연산단위는 상기 디지탈 필터의 처리하여야 할 데이타와 제 0 의 계수와의 승산(乘算)을 하는 승산기를 가지며, 상기 제 s(1≤s≤(n-1))의 곱합 연산단위의 각각은 상기 데이타와 제 i(0≤i≤(n-1))의 계수와의 승산을 행하는 승산기와, 제 1 의 클럭 신호에 따라서 상기 제 (s-1)의 곱합 연산단위의 출력인 데이타 입력과, 스캔 입력을 제어 신호에 따라서 선택적으로 출력하는 스캔 레지스터와, 자신의 상기 승산기의 출력과 상기 스캔 레지스터의 출력과의 가산을 하여 다음단에 출력하는 가산기를 가지고 상기 제 1 내지 제 (n-1)의 곱합 연산단위의 상기 스캔 레지스터는 스캔 패스를 구성하며 상기 제 (n-1)의 곱합 연산단위의 출력으로부터 상기 데이타 입력에 대하여 필터 처리를 한 결과는 상기 제 (n-1)의 곱합 연산단위의 출력으로부터 구해지는 디지탈 필터.
  2. 제 1 항에 있어서, 상기 제 i(0≤i≤(n-1))의 곱합 연산단위의 각각은 상기 제 i 의 계수를 상기 승산기에 제공하는 시프트 레지스터를 더 가지며 상기 제 0 내지 제 (n-1)의 곱합 연산단위의 상기 시프트 레지스터는 서로 직렬로 접속되는 디지탈 필터.
  3. 제 0 내지 제 (n-1)의 곱합 연산단위(n : 2 이상의 자연수)의 종속 접속을 구비하는 디지탈 필터에 있어서, 상기 제 0 의 곱합 연산단위는 상기 디지탈 필터의 처리하여야 할 데이타와 제 0 의 계수와의 승산을 하는 승산기를 가지며, 상기 제 s(1≤s≤(n-1))의 곱합 연산단위의 각각은 상기 데이타와 제 i(0≤i≤(n-1))의 계수와의 승산을 행하는 승산기와, 상기 제 (s-1)의 곱합 연산단위의 출력을 받는 제 1 입력단과, 제 2 입력단을 포함하고 상기 제 1 입력단 및 상기 제 2 입력단에 제공된 신호를 제어 신호에 따라서 선택적으로 출력하는 제 1 의 셀렉터와, 제 1 의 클럭 신호에 따라서 상기 제 1 의 셀렉터의 출력을 전달하는 제 1 의 시프트 레지스터와, 자신의 상기 승산기의 출력과 상기 제 1 의 시프트 레지스터의 출력과의 가산을 하여 다음 단에 출력하는 가산기를 가지며 상기 제1 내지 제 (n-1)의 곱합 연산단위의 상기 제1의 셀렉터에 상기 제2입력단은 공통으로 접속되어 제1의 테스트 테이터가 제공되고, 상기 제(n-1)의 곱합 연산단위의 출력으로부터 상기 데이타 입력에 대하여 필터 처리를 한 결과는 상기 제 (n-1)의 곱합 연산단위의 출력으로부터 구해지는 디지탈 필터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960054022A 1996-05-14 1996-11-14 디지탈 필터 Expired - Fee Related KR100188819B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-119032 1996-05-14
JP8119032A JPH09307403A (ja) 1996-05-14 1996-05-14 ディジタルフィルタ

Publications (2)

Publication Number Publication Date
KR970077987A true KR970077987A (ko) 1997-12-12
KR100188819B1 KR100188819B1 (ko) 1999-06-01

Family

ID=14751294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960054022A Expired - Fee Related KR100188819B1 (ko) 1996-05-14 1996-11-14 디지탈 필터

Country Status (4)

Country Link
US (1) US5790439A (ko)
JP (1) JPH09307403A (ko)
KR (1) KR100188819B1 (ko)
DE (1) DE19701779C2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19541853C1 (de) * 1995-11-09 1996-08-14 Siemens Ag Schaltungsanordnung und Verfahren zur Mehrfachnutzung eines digitalen Transversalfilters
US6393592B1 (en) * 1999-05-21 2002-05-21 Adaptec, Inc. Scan flop circuitry and methods for making the same
US6275081B1 (en) * 1999-06-02 2001-08-14 Adaptec, Inc. Gated clock flip-flops
DE19934296C2 (de) * 1999-07-21 2002-01-24 Infineon Technologies Ag Prüfanordnung und Verfahren zum Testen eines digitalen elektronischen Filters
US7080108B1 (en) * 1999-11-02 2006-07-18 Intel Corporation Discrete filter having a tap selection circuit
US6581081B1 (en) * 2000-01-24 2003-06-17 3Com Corporation Adaptive size filter for efficient computation of wavelet packet trees
EP1176717A1 (de) * 2000-07-29 2002-01-30 Micronas GmbH Programmierbare Filterachitektur
JP2002176395A (ja) * 2000-12-07 2002-06-21 Sakai Yasue アナログフィルタ
US7085799B2 (en) * 2000-12-07 2006-08-01 Yasue Sakai Analog filter suitable for smoothing a ΔΣ-modulated signal
US6537078B2 (en) * 2001-08-02 2003-03-25 Charles Jean System and apparatus for a karaoke entertainment center

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0716145B2 (ja) * 1988-11-02 1995-02-22 日本電気株式会社 ディジタルトランスバーサルフィルタ
JP2864597B2 (ja) * 1989-12-26 1999-03-03 ソニー株式会社 ディジタル演算回路
JPH04266281A (ja) * 1991-02-21 1992-09-22 Seiko Epson Corp 内挿用デジタルフィルタのハードウェア構成
US5339264A (en) * 1992-07-27 1994-08-16 Tektronix, Inc. Symmetric transposed FIR digital filter
JPH06201779A (ja) * 1993-01-05 1994-07-22 Ricoh Co Ltd テスト回路
US5487023A (en) * 1994-02-14 1996-01-23 Tektronix, Inc. Repeatable finite and infinite impulse response integrated circuit structure

Also Published As

Publication number Publication date
DE19701779A1 (de) 1997-11-20
JPH09307403A (ja) 1997-11-28
DE19701779C2 (de) 2000-10-05
US5790439A (en) 1998-08-04
KR100188819B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
JPS6337741A (ja) デジタル・ヘテロダイン回路
KR970077987A (ko) 디지털 필터
US4668989A (en) Fading circuit for video signals
US6532273B1 (en) Efficient polyphase decimation filter
KR920008269B1 (ko) 배율기 회로
US7945610B2 (en) Convolution operation circuit
KR970029772A (ko) 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로
KR100229851B1 (ko) 승산기 및 디지탈 필터
US6275558B1 (en) Circuit and method for arbitrarily shifting M-sequence
US5424967A (en) Shift and rounding circuit and method
KR0147942B1 (ko) 승산기에서의 부스 레코딩회로
US7793013B1 (en) High-speed FIR filters in FPGAs
US6272513B1 (en) Multiplying device
RU2149442C1 (ru) Устройство для умножения по модулю семь
KR950009765B1 (ko) 스퀘어롬을 이용한 디지탈 필터용 승산기 및 이를 포함한 유한 임펄스 응답(fir) 디지탈 필터
KR970006631B1 (ko) 오디오엔코딩/디코딩을 위한 서브밴드필터링 장치
CN119813996A (zh) 一种基于fpga的数字滤波器结构
KR950003970A (ko) 고속 승산 회로
JPH09107271A (ja) 直接拡散スペクトル拡散用ディジタルマッチドフィルタ
KR970022733A (ko) 비트 시리얼 기법을 이용한 미분기
KR0164724B1 (ko) 알 에스 복호기의 곱셈장치
KR960002049A (ko) 씨.에스.디(csd)코드에 의한 데이타 처리 방법 및 장치
KR200245724Y1 (ko) ８k클럭추출장치
KR0154773B1 (ko) 두 수의 차로써 표현되는 숫자를 위한 곱셈기
KR950029926A (ko) 이진 보수 발생을 위한 병렬 곱셈기

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

GRNT Written decision to grant
PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20060110

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20070114

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20070114