KR980010997A - 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법 - Google Patents

그래픽 가속기 및 이를 이용한 메모리 프리패치 방법 Download PDF

Info

Publication number
KR980010997A
KR980010997A KR1019960029791A KR19960029791A KR980010997A KR 980010997 A KR980010997 A KR 980010997A KR 1019960029791 A KR1019960029791 A KR 1019960029791A KR 19960029791 A KR19960029791 A KR 19960029791A KR 980010997 A KR980010997 A KR 980010997A
Authority
KR
South Korea
Prior art keywords
address
texture data
output
memory
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960029791A
Other languages
English (en)
Other versions
KR100221028B1 (ko
Inventor
박종화
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960029791A priority Critical patent/KR100221028B1/ko
Priority to US08/897,448 priority patent/US5990902A/en
Publication of KR980010997A publication Critical patent/KR980010997A/ko
Application granted granted Critical
Publication of KR100221028B1 publication Critical patent/KR100221028B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 그래픽 가속 장치 및 이를 이용한 메모리 프리패치 방법에 관한 것이다. 구체적으로는 프리패치하기 위한 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법에 관한 것으로서, 그래픽 콘트롤러에 소정 버퍼 레지스터를 사용하여 다음에 쓰일 것이라고 판단되는 텍스쳐 또는 이미지를 미리 버퍼 레지스터에 프리패치할 수 있다. 이로써, 외부 메모리 액세스에 비해 상대적으로 빠르게 내부 메모리 영역 즉, 버퍼 레지스터를 읽게되어 액세스 시간을 빠르게 할 수 있다.

Description

그래픽 가속기 및 이를 이용한 메모리 프리패치 방법
제1도에는 개인용 컴퓨터의 구성을 개략적으로 보여주는 도면이 도시되어 있다.
제1도를 참조하면, 개인용 컴퓨터(personal computer)를 외형적으로 볼 때 크게 세 부분으로 나눌 수 있다. 먼저, 개인용 컴퓨터의 본체(10)와, 입력 장치로 사용되는 키보드(12) 및 드라이브(drive), 그리고 출력 장치로 사용되는 모니터(11)와 프린터(14)가 상호 연결되어 구성된다. 그리고, 개인용 컴퓨터의 본체(10) 내부에는 여러가지 계산이나 제어를 맡아 수행하기 위해, 제2도에 도시된 바와 같이, 중앙 처리 장치(CPU)가 있다. 그러나, 개인용 컴퓨터의 사용의 효율성을 높이기 위해 입력 및 출력 장치(11, 12)는 상기 중앙 처리 장치에 의해 직접 제어되지 않고, 상기 중앙 처리 장치와 전기적으로 연결되어 있지만 이들을 제어하기 위한 회로들을 별도로 구비한다. 이 중 특히 모니터 즉, 출력 장치(11)를 제어하는 부분을 비디오 카드(video card)라 하며, 상기 본체(10)에는 드라이브 제어기 및 비디오 시스템 등이 더 구비되어 있다.
제3도에 도시된 그래픽 카드(VGA card, 101) 또는 그래픽 보드(VGA board, 101)는 개인용 컴퓨터에 구성된 선택 카드의 하나로서, 개인용 컴퓨터에서 모니터(11)로 데이터를 출력하는 기능을 가지고 있다. 상기 그래픽 카드(101)는, 일반적으로, 클럭 발생부(30), 비디오 메모리(video memory, 40), 램댁(RAMDAC, 50), 바이오스 롬(BIOS ROM, 60), 그리고 그래픽 가속기(graphic accelerator, 100) 등으로 구성되어 있다. 3차원 그래픽에서 널리 쓰이고 있는 기법중의 하나인 텍스쳐 맵핑(texture mapping)은 원하는 이미지의 메모리 어드레스를 계산하여 빠른 시간내에 비디오 메모리(40)로부터 읽어 다시 프레임 버퍼(frame buffer)로 쓰는 방법이다. 이때, 텍스쳐 또는 이미지 데이터를 상기 비디오 메모리(40)로부터 얼마나 빠르게 읽어낼 수 있는가에 따라 상기 그래픽 카드(101)의 성능이 좌우된다.
상기 비디오 메모리(40)는 모니터(11)에 표시되는 내용 즉, 데이터를 저장하는 곳이며, 상기 비디오 메모리(40)의 크기는 최고 해상도 및 표시 가능색의 수와 밀접하게 관계된다. 그리고, 상기 램댁(50)에는 컬러 룩-업 테이블(color look-up table)과 디지탈-아나로그 변환기(digital to analog convert0r)가 내장되어 있기 때문에, 총 262144(256K)가지의 색 중에서 256가지의 색을 선택할 수 있게 해준다. 또한 디지탈 방식의 비디오 신호를 아나로그 신호로 변환해주는 기능도 갖고 있다. 그리고, 상기 바이오스 롬(60)은 그래픽 가속기(100)를 제어하기 위해 사용되는 프로그램(program)이 저장되어 있고, 아울러 개인용 컴퓨터가 초기화되는 포스트(post) 시점에서 상기 바이오스 롬(60)의 유무가 확인되며 이에 따라 상기 그래픽 카드(101)의 존재가 확인된다.
그리고, 상기 램댁(RAMDAC, 50)은 팔레트를 의미하는 램(RAM)과 댁(DAC)의 결합어이다. 상기 팔레트는 비디오 메모리(40)의 크기를 줄이고 신속한 화면 색상 변경을 가능하게 해준다. 상기 팔레트를 구성하는 각 레지스터의 폭과 전체 갯수는 색상수를 결정한다. 그리고, 상기 팔레트의 수가 많으면 모니터에 동시에 표현되는 경우의 수가 증가하고 폭이 넓으면 각 픽셀의 색상을 여러가지로 선택할 수 있다. 따라서, 모니터(11)의 해상도는 비디오 메모리(40)에 의해 좌우되지만 상기 팔레트의 갯수를 늘림으로서 상기 비디오 메모리(40)의 크기는 그대로 두더라도 동시에 디스플레이될 수 있는 색상수를 늘일 수 있다. 그리고, 상기 댁(DAC)은 수치로 전달된 색상 정보를 적당한 아나로그 신호로 바꾸어 모니터로 전송하는 기능을 가지고 있으며 상기 그래픽 카드(101)에서 색상 품질을 좌우하는 요소 중의 하나이다.
그리고, 상기 램댁(50)은 색상을 표현하는데 있어서 상당히 중요한 요소이므로 고성능 램댁이 계속 개발되고 있다. 상기 램댁(50)에 있어서, 팔레트를 표준 크기인 18 비트 * 246K에서 24비트 * 256K로 확장한다면 한 화면에서 동시에 표현할 수 있는 색상수는 262,144에서 1,670만 가지의 색으로 증가한다. 그리고, 상기 바이오스 롬(60)은 하드 웨어의 입출력을 비롯하여 대부분의 복잡한 기능을 처리해 주는 프로그램으로 개인용 컴퓨터에 전원이 인가되거나 리셋(reset)에 의해 부팅(booting)될 때 포스트(post) 과정에서 비디오 바이오스 롬의 존재가 확인되고 부팅 이후에 사용하게 된다. 시스템(system)을 부팅시키면 그래픽 카드(101)의 바이오스 롬(60)에 저장되어 있는 그래픽 바이오스가 먼저 작동되어 시스템 환경을 설정하고 시스템 메모리에 장착된다. 상기 바이오스 롬(60)은 그래픽을 동작하기 위한 기본 루틴으로 되어 있으며 이 루틴을 이용해 그래픽을 제어한다. 그러나, 상기 바이오스 롬(60)을 통하지 않고 중앙 처리 장치(CPU)가 직접 칩 세트를 제어할 수 있다.
상기 바이오스 롬(60)에는 모니터용 메모리 버퍼를 지우고 커서의 모양이나 크기를 조절하고 또한 커서의 위치를 지정하는 등 화면 표시에 관련된 루틴을 내장하고 있다. 따라서, 프로그래머들은 내장된 바이오스 롬(60)을 호출하는 것만으로 간단하게 화면 처리 루틴을 사용할 수 있다. 반면에, 단점은 중앙 처리 장치(CPU)가 직접 비디오 메모리(40)를 제어하는 것보다 훨씬 느리다는 것이다. 개인용 컴퓨터에서 빠르게 동작하는 그래픽 프로그램들은 대부분 바이오스 롬(60)을 사용하지 않는다. 또한, 영문 전용 그래픽 카드의 경우에는 화면에 디스플레이할 문자의 폰트가 내장되어 있다.
상술한 그래픽 가속기(100)가 중앙 처리 장치(CPU)와 비디오 메모리(40) 사이를 인터페이싱하는 방법은 다음과 같다. 응용 프로그램이나 사용자가 화면상에 어떤 문자나 그림을 그리려고 명령을 중앙 처리 장치(CPU)에 전달하면 상기 중앙 처리 장치(CPU)는 이 명령을 이용하여 그래픽 가속기(100)로 나가는 데이터, 어드레스 그리고 라이트 명령을 발생한다. 상기 비디오 메모리 어드레스에 해당하는 데이터를 비디오 메모리(40)에 저장시키는 역할을 하는 것이 그래픽 가속기(100)이다. 상기 비디오 메모리(40)에 저장되는 중앙 처리 장치의 데이터는 상기 그래픽 가속기(100)의 레지스터 값에 따른 모드에 따라 아무 변형없이 비디오 메모리(40)에 써질 수도 있고, 약간의 변형을 가하여 써질 수도 있다. 물론, 많은 양의 중앙 처리 장치 데이터를 빠른 시간내에 비디오 메모리(40)에 저장할 수 있는 그래픽 가속기(100)가 성능이 좋은 것이다.
이와 같이, 상기 그래픽 가속기(100)는 중앙 처리 장치(CPU)로부터 공급되는 데이터를 상기 중앙 처리 장치(CUU)가 원하는 위치에 저장하였다가 다시 이 위치에서 데이터를 읽어내서 모니터(11)로 출력하므로서 응용 프로그램이나 사용자가 원하는 그림이나 문자를 그리게 된다. 고화질의 이미지 합성 기술로써 3차원 그래픽스에서 널리 사용되고 있는 기법중의 하나이며, 원하는 이미지 또는 텍스쳐 데이터(texture data)의 어드레스를 계산해서 빠른 시간 내에 비디오 메모리(40)로부터 읽어 다시 프레임 버퍼(frame buffer)에 쓰는 방법을 텍스쳐 맵핑(texture mapping)이라 한다. 이때, 상기 텍스쳐 데이터를 비디오 메모리(40)로부터 얼마나 빠르게 읽어내는가에 따라 상기 그래픽 가속기(100)의 성능이 좌우된다.
그러나, 상술한 바와 같은 그래픽 가속기에 의하면, 텍스쳐 데이터를 해당 물체에 맵핑할 경우 비디오 메모리(40)에 저장된 상기 텍스쳐 데이터를 액세스 하는데 소요되는 시간이 길어 그래픽 가속기의 전체적인 성능이 저하되는 문제점이 생긴다.
따라서 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 텍스쳐 데이터를 디스플레이할 때 미리 다음 어드레스의 텍스쳐 데이터를 비디오 메모리로부터 프리패치하기 위한 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법을 제공하는데 있다.
제1도는 개인용 컴퓨터의 구성을 개략적으로 보여주는 도면.
제2도는 제1도의 본체의 구성을 개략적으로 보여주는 블럭도.
제3도는 제2도의 그래픽 카드의 구성을 개략적으로 보여주는 블럭도.
제4도는 제3도의 그래픽 가속기의 구성을 개략적으로 보여주는 블럭도.
제5도는 본 발명의 바람직한 실시예에 따른 그래픽 콘트롤러의 구성을 보여주는 블럭도.
제6도는 본 발명의 바람직한 실시예에 따른 메모리 프리패치 방법의 흐름도.
제7도는 텍스쳐 데이터의 어드레스 구성을 나타내는 도표.
제8도는 본 발명의 바람직한 실시예에 따른 텍스쳐 데이터에 대한 방향성 어드레스를 나타내는 도표.
* 도면의 주요 부분에 대한 부호 설명
164 : 어드레스 발생부 162 : 모드 레지스터
166 : 프리패치 제어부 168 : 버퍼 메모리
170 : 메모리 제어부
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 시스템 버스로부터 공급되는 신호를 입력받아 인터페이스하는 호스트 인터페이스와, 상기 호스트 인터페이스 부로부터 출력된 신호를 입력받아 CRT 디스플레이의 동작을 제어하는 CRT 콘트롤러와, 외부로부터 인가되는 클럭 신호를 입력받아 타이밍 클럭신호를 제어하는 타이밍 콘트롤러와, 상기 호스트 인터페이스와 상기 타이밍 콘트롤러로부터 출력된 각 신호를 입력받아 메모리 신호와 비디오 신호를 제어하는 그래픽 콘트롤러와, 상기 호스트 인터페이스, CRT 콘트롤러 그리고 그래픽 콘트롤러로부터 출력된 각 신호를 입력받아 텍스트 모드와 그래픽 모드의 비디오 신호 변환과 속성 처리를 수행하는 속성 콘트롤러와, 그리고 상기 CRT 콘트롤러와 상기 그래픽 콘트롤러로부터 출력된 각 신호를 입력받아 비디오 메모리와 인터페이스하는 메모리 인터페이스를 구비하는 그래픽 가속기에 있어서, 상기 그래픽 콘트롤러는; 상기 호스트 인터페이스로부터 출력된 신호를 입력받아 상기 비디오 메모리에 저장된 텍스쳐 데이터에 해당하는 어드레스를 발생하는 어드레스 발생부와; 상기 호스트 인터페이스로부터 출력된 신호를 입력받아 다음 텍스쳐 데이터의 프리패치할 방향을 나타내는 신호를 출력하는 모드 레지스터와; 상기 어드레스 발생부와 상기 모드 레지스터로부터 출력된 각 신호를 입력받되, 상기 모드 레지스터로부터 출력된 방향성 신호를 기준으로 다음 텍스쳐 데이터에 해당하는 어드레스를 출력하는 프리패치 제어부와; 상기 프리패치 제어부로부터 출력된 프리패치할 텍스쳐 데이터의 어드레스를 입력받아 상기 어드레스에 해당되는 텍스쳐 데이터를 상기 비디오 메모리로부터 액세스 하는 메모리 제어부와; 상기 메모리 제어부로부터 출력된 상기 프리패치된 텍스쳐 데이터 및 상기 텍스쳐 데이터에 해당하는 어드레스를 입력받아 일시 저장하는 버퍼 메모리를 포함한다.
이 바람직한 실시예에 있어서, 상기 그래픽 콘트롤러의 프리패치 단계는; 상기 호스트 인터페이스로부터 출력된 신호를 기준으로 상기 비디오 메모리에 저장된 텍스쳐 데이터에 해당하는 어드레스를 발생하는 단계와; 상기 어드레스 발생부로부터 출력된 어드레스와 상기 버퍼 메모리에 저장된 어드레스를 비교하는 단계와; 상기 어드레스와 상기 버퍼 메모리에 저장된 어드레스가 일치할 경우, 상기 버퍼 레지스터에 저장된 텍스쳐 데이터의 출력 및 프리패치 가능 여부를 판단하는 단계와; 상기 어드레스와 상기 버퍼 메모리에 저장된 어드레스가 일치하지 않을 경우, 상기 어드레스 발생부로부터 출력된 어드레스의 텍스쳐 데이터를 메모리 액세스하는 단계와; 상기 메모리 액세스된 텍스쳐 데이터의 출력 및 프리패치 가능 여부를 판단하는 단계와; 상기 단계에서 프리패치가 가능하지 않을 경우, 상기 어드레스 발생 단계로 다시 진행하는 단계와; 상기 단계에서 프리패치가 가능할 경우, 상기 어드레스와 상기 모드 레지스터로부터 출력된 방향성 신호를 기준으로 프리패치할 텍스쳐 데이터를 상기 비디오 메모리로부터 프리패치하는 단계와; 상기 프리패치된 텍스쳐 데이터와 상기 텍스쳐 데이터에 해당하는 어드레스를 상기 버퍼 메모리에 저장하는 단계와; 상기 어드레스 발생 단계로 다시 진행하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 특징에 의하면, 호스트 인터페이스로부터 출력된 신호를 입력받아 상기 비디오 메모리에 저장된 텍스쳐 데이터에 해당하는 어드레스를 발생하는 어드레스 발생부와; 상기 호스트 인터페이스로부터 출력된 신호를 입력받아 다음 텍스쳐 데이터의 프리패치할 방향을 나타내는 신호를 출력하는 모드 레지스터와; 상기 어드레스 발생부와 상기 모드 레지스터로부터 출력된 각 신호를 입력받되, 상기 모드 레지스터로부터 출력된 방향성 신호를 기준으로 다음 텍스쳐 데이터에 해당하는 어드레스를 출력하는 프리패치 제어부와; 상기 프리패치 제어부로부터 출력된 프리패치할 텍스쳐 데이터의 어드레스를 입력받아 상기 어드레스에 해당되는 텍스쳐 데이터를 상기 비디오 메모리로부터 액세스하는 메모리 제어부와; 상기 메모리 제어부로부터 출력된 상기 프리패치된 텍스쳐 데이터 및 상기 텍스쳐 데이터에 해당하는 어드레스를 입력받아 일시 저장하는 버퍼 메모리를 구비한 그래픽 콘트롤러의 프리패치 방법에 있어서, 상기 그래픽 콘트롤러의 프리패치 단계는; 상기 호스트 인터페이스로부터 출력된 신호를 기준으로 상기 비디오 메모리에 저장된 텍스쳐 데이터에 해당하는 어드레스를 발생하는 단계와; 상기 어드레스 발생부로부터 출력된 어드레스와 상기 버퍼 메모리에 저장된 어드레스를 비교하는 단계와; 상기 어드레스와 상기 버퍼 메모리에 저장된 어드레스가 일치할 경우, 상기 버퍼 레지스터에 저장된 텍스쳐 데이터의 출력 및 프리패치 가능 여부를 판단하는 단계와; 상기 어드레스와 상기 버퍼 메모리에 저장된 어드레스가 일치하지 않을 경우, 상기 어드레스 발생부로부터 출력된 어드레스의 텍스쳐 데이터를 메모리 액세스하는 단계와; 상기 메모리 액세스된 텍스쳐 데이터의 출력 및 프리패치 가능 여부를 판단하는 단계와; 상기 단계에서 프리패치가 가능하지 않을 경우, 상기 어드레스 발생 단계로 다시 진행하는 단계와; 상기 단계에서 프리패치가 가능할 경우, 상기 어드레스와 상기 모드 레지스터로부터 출력된 방향성 신호를 기준으로 프리패치할 텍스쳐 데이터를 상기 비디오 메모리로부터 프리패치하는 단계와; 상기 프리패치된 텍스쳐 데이터와 상기 텍스쳐 데이터에 해당하는 어드레스를 상기 버퍼 메모리에 저장하는 단계와; 상기 어드레스 발생 단계로 다시 진행하는 단계를 포함하는 것을 특징으로 한다.
이와 같은 그래픽 콘트롤러 및 이를 이용한 메모리 프리패치 방법에 의해서, 다음에 사용될 텍스쳐 데이터를 프리패치하여 내부 메모리에 저장함으로써, 외부 메모리 액세스에 비해 상대적으로 빠르게 내부 메모리 영역 즉, 버퍼 메모리를 읽게 되어 액세스 시간을 줄일 수 있다.
이하 본 발명의 실시예에 따른 참조도면 제4도 내지 제8도에 의거하여 상세히 설명한다. 제5도를 참조하면, 본 발명의 신규한 그래픽 콘트롤러는, 호스트 인터페이스(110)로부터 출력된 신호(19)를 입력받아 상기 비디오 메모리(40)에 저장된 텍스쳐 데이터에 해당하는 어드레스(21)를 발생하는 어드레스 발생부(162)와, 상기 호스트 인터페이스(110)로부터 출력된 신호(19)를 입력받아 다음 텍스쳐 데이터의 프리패치할 방향을 나타내는 신호(22)를 출력하는 모드 레지스터(164)와, 상기 어드레스 발생부(162)와 상기 모드 레지스터(164)로부터 출력된 각 신호(21, 22)를 입력받되, 상기 모드 레지스터(164)로부터 출력된 방향성 신호(22)를 기준으로 다음 텍스쳐 데이터에 해당하는 어드레스를 출력하는 프리패치 제어부(166)와, 상기 프리패치 제어부(166)로부터 출력된 프리패치할 텍스쳐 데이터의 어드레스(23)를 입력받아 상기 어드레스(23)에 해당되는 텍스쳐 데이터를 상기 비디오 메모리(40)로부터 액세스하는 메모리 제어부(170)와, 상기 메모리 제어부(170)로부터 출력된 상기 프리패치된 텍스쳐 데이터 및 상기 텍스쳐 데이터에 해당하는 어드레스(23)를 입력받아 일시 저장하는 버퍼 메모리(168)로 구성되어 있다.
이러한 그래픽 콘트롤러에 있어서, 그래픽 콘트롤러(160)에 소정 버퍼 메모리(168)를 사용하여 다음에 쓰일 것이라고 판단되는 텍스쳐 또는 이미지를 상기 어드레스 발생부(162)로부터 출력된 어드레스(21)와 상기 모드 레지스터(164)로부터 출력된 방향성 신호(22)를 기준으로 프리패치 제어부(166)를 통해 미리 버퍼 메모리(168)에 텍스쳐 데이터를 프리패치할 수 있다. 이로써, 외부 메모리 액세스에 비해 상대적으로 빠르게 내부 메모리 영역 즉, 버퍼 레지스터(168)를 읽게 되어 액세스 시간을 빠르게 할 수 있고, 아울러 그래픽 가속기의 전체적인 성능도 향상시킬 수 있다.
제4도 내지 제8도에 있어서, 제1도 내지 제3도에 도시된 구성요소와 동일한 기능을 가지는 구성요소에 대해 동일한 참조번호를 병기한다.
본 발명의 바람직한 실시예에 따른 그래픽 가속기의 구성이 제4도에 도시되어 있다. 제4도를 참조하면, 그래픽 가속기(100)는 호스트 인터페이스(110), 타이밍 콘트롤러(120), CRT 콘트롤러(130), 메모리 인터페이스(140), 속성 콘트롤러(150), 그리고 그래픽 콘트롤러(160)로 구성되어 있다. 상기 호스트 인터페이스(110)는 시스템 버스(20)와 상기 그래픽 가속기(100)와의 소정 신호를 인터페이싱하기 위한 것이다. 상기 CRT 콘트롤러(130)는 상기 호스트 인터페이스(110)를 통해 출력된 신호(9)를 입력받아 CRT 디스플레이의 동작을 제어하기 위해 동기 신호와 리플래쉬 타이밍 신호를 발생한다. 또한, 상기 CRT 콘트롤러(130)는 여러가지 비디오 모드를 만드는데 필요한 수평 및 수직 신호와 함께 모니터(11)로 출력될 타이밍 신호들을 발생한다. 그리고, 상기 타이밍 콘트롤러(120)는 그래픽 카드(101)의 클럭 발생부(30)로부터 출력된 클럭 신호(2)를 입력받아 그래픽 가속기(101) 내에서 사용되는 타이밍 클럭신호를 발생한다.
상기 타이밍 콘트롤러(120)는 그래픽의 초기화를 행하고 각 비디오 모드 사이의 변환을 제어하며, 상기 그래픽 카드(101)의 비디오 메모리(40)와 시스템 메모리 사이의 데이터 전송을 수행하기도 하고 비디오 메모리(40)의 제어 신호도 발생시킨다. 그리고, 상기 그래픽 콘트롤러(160)는 중앙 처리 장치(CPU)와 비디오 메모리(40) 사이의 데이터 패스에 위치하며 논리적인 기능을 수행하고, 상기 그래픽 콘트롤러(160)는 드로잉(drawing) 동작을 단순화시키는데 이용된다. 또한, 비트맵 방식의 그래픽 모드가 사용될 때 필요한 여러가지 메모리 관리와 비디오 신호 제어 기능을 수행한다. 그리고, 상기 그래픽 콘트롤러(160)에 따라 그래픽 모드에서의 디스플레이 속도가 좌우된다.
그리고, 상기 속성 콘트롤러(150)는 상기 호스트 인터페이스(110), CRT 콘트롤러(130) 그리고 그래픽 콘트롤러(160)로부터 출력된 각 신호(12, 14, 18)를 입력받아 비디오 메모리(40)의 색 정보를 CRT 디스플레이의 색 정보로 변환하여 주며, 이러한 역할을 하는 컬러 룩-업 데이블(color look-up table)을 포함하고 있다. 즉, 텍스트 모드와 그래픽 모드 양쪽에 있어서 비디오 신호 변환과 속성 처리를 수행한다. 그리고, 상기 속성 콘트롤러(150)는 칼라, 데이터의 병렬-직렬 변환, 속성 데이터의 변환, 경계선 형성, 그리고 페닝(panning) 기능을 제어한다. 그리고, 상기 메모리 인터페이스(140)는 상기 그래픽 콘트롤러(160)로와 상기 CRT 콘트롤러(130)로부터 출력된 각 신호(16, 17)를 입력받아 비디오 메모리(40)와의 인터페이스 역할을 수행한다.
제5도에는 본 발명의 바람직한 실시예에 따른 그래픽 콘트롤러의 구성을 보여주는 블럭도가 도시되어 있다.
제5도를 참조하면, 어드레스 발생부(162)는 상기 호스트 인터페이스(110)로부터 출력된 신호(19)를 입력받아 상기 비디오 메모리(40)에 저장된 텍스쳐 데이터에 해당하는 어드레스(21)를 발생하고, 모드 레지스터(164)는 상기 호스트 인터페이스(110)로부터 출력된 신호(19)를 입력받아 다음 텍스쳐 데이터의 프리패치할 방향을 나타내는 신호(22)를 출력한다. 프리패치 제어부(166)는 상기 어드레스 발생부(162)와 상기 모드 레지스터(164)로부터 출력된 각 신호(21, 22)를 입력받되, 상기 모드 레지스터(164)로부터 출력된 방향성 신호(22)를 기준으로 다음 텍스쳐 데이터에 해당하는 어드레스를 출력한다. 그리고, 메모리 제어부(170)는 상기 프리패치 제어부(166)로부터 출력된 프리패치할 텍스쳐 데이터의 어드레스(23)를 입력받아 상기 어드레스(23)에 해당되는 텍스쳐 데이터를 상기 비디오 메모리(40)로부터 액세스한다. 버퍼 메모리(168)는 상기 메모리 제어부(170)로부터 출력된 상기 프리패치된 텍스쳐 데이터 및 상기 텍스쳐 데이터에 해당하는 어드레스(23)를 입력받아 일시 저장한다.
상기한 구성을 가지는 그래픽 콘트롤러(160)는 상기 버퍼 메모리(168)를 사용하여 다음에 쓰일 것이라고 판단되는 텍스쳐 또는 이미지를 프리패치 제어부(166) 및 메모리 제어부(170)를 통해 미리 프리패치하여 상기 버퍼 메모리(168)에 저장한다. 그리고, 비디오 메모리 액세스에 비해 상대적으로 빠르게 상기 버퍼 메모리(168)로부터 텍스쳐 데이터를 읽을 수 있다. 여기서, 상기 텍스쳐 데이터는 텍스쳐 맵핑시 일정한 방향을 가지며 상기 방향은 어느 정도 예측 가능한 것이기 때문에 미리 프리패치할 수 있다. 그리고, 제7도에는 텍스쳐 데이터의 어드레스를 'u, v'로 표현하였을 때, 현재 사용되는 어드레스가 'u, v'라고 한다면 상기 어드레스 주위에 있는 어드레스를 u??1, v??1의 형태로 표현 가능한 맵이 도시되어 있다. 이때, 상기 어드레스 'u, v'를 사용한 모드별(mode0 - mode7) 방향 신호가 바이트 인에이블 신호(BE0 - BE7)에 따라 어떤 방향으로 프리패치될 것인지에 관한 각 모드별 방향성 어드레스의 맵이 제8도에 도시되어 있다.
제8도를 참조하여, 먼저 모드??는 어드레스 u의 순차적인 증가 방향으로 어드레스가 변하는 경우이고, 이 때에는 어드레스 미스(miss)시 페이지 모드를 이용하여 (u, v)와 (u+1, v)를 한번에 읽어와 버퍼 메모리(168)에 각각 저장시킨다. 모드2에서는 v가 증가하는 방향으로 어드레스가 변하는 경우인데, 이 때에는 메모리에서 페이지 브레이크(page brake)가 발생할 확률이 크므로 먼저 (u, v)를 읽어온 후, (u, v+1)은 프리패치 콘트롤러(166)가 자동적으로 가져와서 버퍼 메모리(168)에 저장하도록 프로그램 되었다. 상기 버퍼 메모리(168)에 저장된 어드레스(add)와 어드레스 발생부(162)에 의해 발생된 어드레스(21)가 일치할 경우, 일단 진행중인 텍스쳐 맵을 계속 수행하게 하고 프리패치 제어부(166)를 통해 다음에 사용될 것이라 판단되는 텍스쳐 데이터를 프리패치한다. 그리고, 모드4와 모드6도 상기 모드??와 상기 모드2와 같은 방법으로 동작하고, 단지 어드레스가 (u-1, v), (u, v)와 (u, v-1), (u, v) 방향으로 바뀔 뿐이다. 상기 4가지 모드만을 지원하여도 그래픽 가속기(100)의 액세스 타임의 성능을 향상시킬 수 있다. 다음, 모드1, 3, 5, 그리고 모드7은 약 45도의 사선 방향으로 텍스쳐 데이터를 읽어올 때 발생되는 경우의 어드레스 맵이다. 한번에 읽어온 데이터의 양이 64비트일 때 (u, v) 어드레스에는 8비트 데이터 8개 또는 16비트 데이터 4개가 들어갈 수 있다. 모드1을 예로 들면, 어드레스 u, v 모두 증가하는 방향으로 어드레스가 변할 때, 만약 현재 처리중인 데이터가 u, v의 첫번째 어드레스에 해당한다면, 다음 어드레스는 (u, v+1)이 될 확률이 높고, 상기 데이터가 u, v의 끝 부분에 해당한다면 45도 내려온 어드레스인 (u+1, v+1)의 첫번째 데이터일 확률이 높다. 이를 고려하기 위해서 모드1, 3,, 5 그리고 모드7일 때에는 각 방향에 맞춰 프리패치하는 방법을 사용하도록 하였다.
제6도에 도시된 메모리 프리패치 방법의 흐름도와 제8도에 도시된 방향성 어드레스의 도표에 의거하여 프리패치 방법을 설명한다. 먼저, 프리패치 제어부(166)의 프리패치 단계는, 상기 호스트 인터페이스(110)로부터 출력된 신호(19)를 기준으로 상기 비디오 메모리(40)에 저장된 텍스쳐 데이터에 해당하는 어드레스(21)를 발생하는 단계(S100)와, 상기 어드레스 발생부(162)로부터 출력된 어드레스(21)와 상기 버퍼 메모리(168)에 저장된 어드레스(add)를 비교하는 단계(S110)와, 상기 어드레스(21)와 상기 버퍼 메모리(168)에 저장된 어드레스(add)가 일치할 경우, 상기 버퍼 레지스터(168)에 저장된 텍스쳐 데이터(data)를 출력하는 단계(S120)와, 상기 어드레스(21)와 상기 버퍼 메모리(168)에 저장된 어드레스(add)가 일치할 경우, 상기 버퍼 레지스터(168)에 저장된 텍스쳐 데이터(data)의 출력 및 프리패치 가능 여부를 판단하는 단계(S120)와, 상기 어드레스(21)와 상기 버퍼 메모리(168)에 저장된 어드레스(add)가 일치하지 않을 경우, 상기 어드레스 발생부(162)로부터 출력된 어드레스(21)의 텍스쳐 데이터를 메모리 액세스하는 단계(S130)와, 상기 메모리 액세스된 텍스쳐 데이터의 출력 및 프리패치 가능 여부를 판단하는 단계(S120)와, 상기 단계(S120)에서 프리패치가 가능하지 않을 경우, 상기 어드레스 발생 단계(S100)로 다시 진행하는 단계(S160)와, 상기 단계(S120)에서 프리패치가 가능할 경우, 상기 어드레스(21)와 상기 모드 레지스터(164)로부터 출력된 방향성 신호(22)를 기준으로 프리패치할 텍스쳐 데이터를 상기 비디오 메모리(40)로부터 프리패치하는 단계(S140)와, 상기 프리패치된 텍스쳐 데이터와 상기 텍스쳐 데이터에 해당하는 어드레스를 상기 버퍼 메모리(168)에 저장하는 단계(S150)와, 상기 어드레스 발생 단계(S100)로 다시 진행하는 단계(S160)로 이루어졌다.
제5도에 도시된 어드레스 발생부(162)는 비디오 메모리(40)에 저장되어 있는 텍스쳐 데이터를 독출하기 위해 필요한 어드레스를 호스트 인터페이스(110)를 통해 공급되는 신호(19)를 기준으로 하여 발생한다. 상기 어드레스 발생부(162)에 의해 발생된 어드레스(21)와 상기 버퍼 메모리(168)에 저장되어 있는 어드레스(add)를 비교하여 일치할 경우, 상기 버퍼 메모리(168)에 저장되어 있는 데이터(data)를 프레임 버퍼로 출력한다. 다음, 상기 어드레스 발생부(162)에 의해 발생된 어드레스(21)와 상기 버퍼 메모리(168)에 저장되어 있는 어드레스(add)를 비교하여 일치하지 않을 경우, 상기 어드레스 발생부(162)로부터 출력된 어드레스(21)에 해당하는 텍스쳐 데이터를 비디오 메모리(40)로부터 독출하여 프레임 버퍼로 출력한다. 여기서, 상기와 같이 프레임 버퍼로 데이터를 출력한 후, 프리패치의 가능 여부를 판단하여 가능하지 않은 경우에는 어드레스 발생부(162)로 다시 진행하여 다음 어드레스를 발생한다. 만약 프리패치가 가능할 경우에는 프리패치 제어부(166)를 통해 데이터를 프리패치한다. 그리고, 상기 프리패치 제어부(166)는, 제8도에 도시된 모드별 방향성 어드레스와 상기 어드레스 발생부(162)로부터 출력된 어드레스(21)를 기준으로 다음에 쓰일 것이라고 판단되는 텍스쳐 데이터에 해당되는 어드레스(23)를 출력한다. 그리고, 상기 어드레스(23)를 입력받은 메모리 콘트롤러(170)는 한번에 액세스할 수 있는 32비트 또는 64비트 양의 데이터를 버퍼 메모리(168)에 저장한다. 따라서, 비디오 메모리(40)를 액세스하지 않고 상기 프리패치한 데이터를 액세스할 수 있기 때문에 액세스 타임을 줄일 수 있다.
그리고, 상기한 바와 같이 프리패치할 방향을 결정해주는 모드 레지스터(164)는 하드 웨어에서 변화하는 어드레스 양을 기준으로 자체에서 결정하는 방법과, 다른 하나는 소프트웨어를 이용하여 직접 상기 모드 레지스터(164)에 써주는 방법으로 세팅될 수 있다. 여기서는 소프트웨어적인 방법으로 텍스쳐 데이터의 방향성을 선택하여 세팅하는 것으로서 설명하였다. 텍스쳐 맵핑에서는 다각형 특히 삼각형 단위로 그림을 그리게 되는데, 평면을 주로 표시하게 되므로 하나의 삼각형 내에서는 텍스쳐 어드레스의 방향이 일정하게 변화할 것으로 예측되기 때문에, 여러가지의 텍스쳐 맵핍 명령 레지스터를 써 줄때 상기 모드 레지스터(164)를 프로그램해줌으로서 방향이 결정될 수 있다. 상술한 프리패치 방법으로 외부 비디오 메모리(40)를 읽는 시간을 내부에서 계산하는 시간에 동시에 처리할 수 있기 때문에 전체적인 수행시간이 단축되어 성능이 향상될 수 있다.
상기한 바와 같이, 그래픽 콘트롤러에 소정 버퍼 레지스터를 사용하여 다음에 쓰일 것이라고 판단되는 텍스쳐 또는 이미지를 미리 버퍼 레지스터에 프리패치할 수 있다. 이로써, 외부 메모리 액세스에 비해 상대적으로 빠르게 내부 메모리 영역 즉, 버퍼 레지스터를 읽게되어 액세스 시간을 빠르게 할 수 있다.

Claims (3)

  1. 시스템 버스(20)로부터 공급되는 신호(1)를 입력받아 인터페이스하는 호스트 인터페이스(110)와, 상기 호스트 인터페이스 부(110)로부터 출력된 신호(9)를 입력받아 CRT 디스플레이의 동작을 제어하는 CRT 콘트롤러(130)와, 외부로부터 인가되는 클럭 신호(2)를 입력받아 타이밍 클럭신호를 제어하는 타이밍 콘트롤러(120)와, 상기 호스트 인터페이스(110)와 상기 타이밍 콘트롤러(120)로부터 출력된 각 신호(15, 19)를 입력받아 메모리 신호와 비디오 신호를 제어하는 그래픽 콘트롤러(160)와, 상기 호스트 인터페이스(110), CRT 콘트롤러(130) 그리고 그래픽 콘트롤러(160)로부터 출력된 각 신호(14, 15, 18)를 입력받아 텍스트 모드와 그래픽 모드의 비디오 신호 변환과 속성 처리를 수행하는 속성 콘트롤러(150)와, 그리고 상기 CRT 콘트롤러(130)와 상기 그래픽 콘트롤러(160)로부터 출력된 각 신호(16, 17)를 입력받아 비디오 메모리(40)와 인터페이스하는 메모리 인터페이스(140)를 구비하는 그래픽 가속기에 있어서, 상기 그래픽 콘트롤러(160)는; 상기 호스트 인터페이스(110)로부터 출력된 신호(19)를 입력받아 상기 비디오 메모리(40)에 저장된 텍스쳐 데이터에 해당하는 어드레스(21)를 발생하는 어드레스 발생부(162)와; 상기 호스트 인터페이스(110)로부터 출력된 신호(19)를 입력받아 다음 텍스쳐 데이터의 프리패치할 방향을 나타내는 신호(22)를 출력하는 모드 레지스터(164)와; 상기 어드레스 발생부(162)와 상기 모드 레지스터(164)로부터 출력된 각 신호(21, 22)를 입력받되, 상기 모드 레지스터(164)로부터 출력된 방향성 신호(22)를 기준으로 다음 텍스쳐 데이터에 해당하는 어드레스를 출력하는 프리패치 제어부(166)와; 상기 프리패치 제어부(166)로부터 출력된 프리패치할 텍스쳐 데이터의 어드레스(23)를 입력받아 상기 어드레스(23)에 해당되는 텍스쳐 데이터를 상기 비디오 메모리(40)로부터 액세스하는 메모리 제어부(170)와; 상기 메모리 제어부(170)로부터 출력된 상기 프리패치된 텍스쳐 데이터 및 상기 텍스쳐 데이터에 해당하는 어드레스(23)를 입력받아 일시 저장하는 버퍼 메모리(168)를 포함하는 것을 특징으로 하는 그래픽 가속기.
  2. 제1항에 있어서, 상기 프리패치 제어부(166)의 프리패치 단계는; 상기 호스트 인터페이스(110)로부터 출력된 신호(19)를 기준으로 상기 비디오 메모리(40)에 저장된 텍스쳐 데이터에 해당하는 어드레스(21)를 발생하는 단계(S100)와; 상기 어드레스 발생부(162)로부터 출력된 어드레스(21)와 상기 버퍼 메모리(168)에 저장된 어드레스(add)를 비교하는 단계(S110)와; 상기 어드레스(21)와 상기 버퍼 메모리(168)에 저장된 어드레스(add)가 일치할 경우, 상기 버퍼 레지스터(168)에 저장된 텍스쳐 데이터(data)의 출력 및 프리패치 가능 여부를 판단하는 단계(S120)와; 상기 어드레스(21)와 상기 버퍼 메모리(168)에 저장된 어드레스(add)가 일치하지 않을 경우, 상기 어드레스 발생부(162)로부터 출력된 어드레스(21)의 텍스쳐 데이터를 메모리 액세스하는 단계(S130)와; 상기 메모리 액세스된 텍스쳐 데이터의 출력 및 프리패치 가능 여부를 판단하는 단계(S120)와; 상기 단계(S120)에서 프리패치가 가능하지 않을 경우, 상기 어드레스 발생 단계(S100)로 다시 진행하는 단계(S160)와; 상기 단계(S120)에서 프리패치가 가능할 경우, 상기 어드레스(21)와 상기 모드 레지스터(164)로부터 출력된 방향성 신호(22)를 기준으로 프리패치할 텍스쳐 데이터를 상기 비디오 메모리(40)로부터 프리패치하는 단계(S140)와; 상기 프리패치된 텍스쳐 데이터와 상기 텍스쳐 데이터에 해당하는 어드레스를 상기 버퍼 메모리(168)에 저장하는 단계(S150)와; 상기 어드레스 발생 단계(S100)로 다시 진행하는 단계(S160)를 포함하는 것을 특징으로 하는 그래픽 가속기.
  3. 호스트 인터페이스(110)로부터 출력된 신호(19)를 입력받아 상기 비디오 메모리(40)에 저장된 텍스쳐 데이터에 해당하는 어드레스(21)를 발생하는 어드레스 발생부(162)와, 상기 호스트 인터페이스(110)로부터 출력된 신호(19)를 입력받아 다음 텍스쳐 데이터의 프리패치할 방향을 나타내는 신호(22)를 출력하는 모드 레지스터(164)와, 상기 어드레스 발생부(162)와 상기 모드 레지스터(164)로부터 출력된 각 신호(21, 22)를 입력받되, 상기 모드 레지스터(164)로부터 출력된 방향성 신호(22)를 기준으로 다음 텍스쳐 데이터에 해당하는 어드레스를 출력하는 프리패치 제어부(166)와, 상기 프리패치 제어부(166)로부터 출력된 프리패치할 텍스쳐 데이터의 어드레스(23)를 입력받아 상기 어드레스(23)에 해당되는 텍스쳐 데이터를 상기 비디오 메모리(40)로부터 액세스하는 메모리 제어부(170)와, 상기 메모리 제어부(170)로부터 출력된 상기 프리패치된 텍스쳐 데이터 및 상기 텍스쳐 데이터에 해당하는 어드레스(23)를 입력받아 일시 저장하는 버퍼 메모리(168)를 포함한 그래픽 콘트롤러의 프리패치 단계에 있어서, 상기 호스트 인터페이스(110)로부터 출력된 신호(19)를 기준으로 상기 비디오 메모리(40)에 저장된 텍스쳐 데이터에 해당하는 어드레스(21)를 발생하는 단계(S100)와; 상기 어드레스 발생부(162)로부터 출력된 어드레스(21)와 상기 버퍼 메모리(168)에 저장된 어드레스(add)를 비교하는 단계(S110)와; 상기 어드레스(21)와 상기 버퍼 메모리(168)에 저장된 어드레스(add)가 일치할 경우, 상기 버퍼 레지스터(168)에 저장된 텍스쳐 데이터(data)의 출력 및 프리패치 가능 여부를 판단하는 단계(S120)와; 상기 어드레스(21)와 상기 버퍼 메모리(168)에 저장된 어드레스(add)가 일치하지 않을 경우, 상기 어드레스 발생부(162)로부터 출력된 어드레스(21)의 텍스쳐 데이터를 메모리 액세스하는 단계(S130)와; 상기 메모리 액세스된 텍스쳐 데이터의 출력 및 프리패치 가능 여부를 판단하는 단계(S120)와; 상기 단계(S120)에서 프리패치가 가능하지 않을 경우, 상기 어드레스 발생 단계(S100)로 다시 진행하는 단계(S160)와; 상기 단계(S120)에서 프리패치가 가능할 경우, 상기 어드레스(21)와 상기 모드 레지스터(164)로부터 출력된 방향성 신호(22)를 기준으로 프리패치할 텍스쳐 데이터를 상기 비디오 메모리(40)로부터 프리패치하는 단계(S140)와; 상기 프리패치된 텍스쳐 데이터와 상기 텍스쳐 데이터에 해당하는 어드레스를 상기 버퍼 메모리(168)에 저장하는 단계(S150)와; 상기 어드레스 발생 단계(S100)로 다시 진행하는 단계(S160)를 포함하는 것을 특징으로 하는 그래픽 콘트롤러의 프리패치 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960029791A 1996-07-23 1996-07-23 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법 Expired - Fee Related KR100221028B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960029791A KR100221028B1 (ko) 1996-07-23 1996-07-23 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법
US08/897,448 US5990902A (en) 1996-07-23 1997-07-22 Apparatus and method for prefetching texture data in a video controller of graphic accelerators

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960029791A KR100221028B1 (ko) 1996-07-23 1996-07-23 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법

Publications (2)

Publication Number Publication Date
KR980010997A true KR980010997A (ko) 1998-04-30
KR100221028B1 KR100221028B1 (ko) 1999-09-15

Family

ID=19467173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029791A Expired - Fee Related KR100221028B1 (ko) 1996-07-23 1996-07-23 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법

Country Status (2)

Country Link
US (1) US5990902A (ko)
KR (1) KR100221028B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102052622B1 (ko) 2019-07-09 2019-12-05 (주)지란지교소프트 컴퓨터 스토리지를 위한 잠금 장치 및 시스템
CN112288619A (zh) * 2019-07-22 2021-01-29 辉达公司 用于在渲染图形时预加载纹理的技术

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7136068B1 (en) * 1998-04-07 2006-11-14 Nvidia Corporation Texture cache for a computer graphics accelerator
US6919895B1 (en) 1999-03-22 2005-07-19 Nvidia Corporation Texture caching arrangement for a computer graphics accelerator
US6744438B1 (en) * 1999-06-09 2004-06-01 3Dlabs Inc., Ltd. Texture caching with background preloading
KR100291628B1 (ko) * 1999-06-19 2001-05-15 윤덕용 3차원 그래픽 텍스쳐 맵핑용 캐쉬 메모리 및 그의 캐쉬 미스페널티 저감방법
US6433789B1 (en) 2000-02-18 2002-08-13 Neomagic Corp. Steaming prefetching texture cache for level of detail maps in a 3D-graphics engine
US6643744B1 (en) 2000-08-23 2003-11-04 Nintendo Co., Ltd. Method and apparatus for pre-fetching audio data
US6606689B1 (en) * 2000-08-23 2003-08-12 Nintendo Co., Ltd. Method and apparatus for pre-caching data in audio memory
US6760772B2 (en) 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
US8812706B1 (en) 2001-09-06 2014-08-19 Qualcomm Incorporated Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system
US7167954B2 (en) * 2002-09-09 2007-01-23 Broadcom Corporation System and method for caching
US7068278B1 (en) * 2003-04-17 2006-06-27 Nvidia Corporation Synchronized graphics processing units
ATE517500T1 (de) 2003-06-02 2011-08-15 Qualcomm Inc Erzeugung und umsetzung eines signalprotokolls und schnittstelle für höhere datenraten
AU2004300958A1 (en) 2003-08-13 2005-02-24 Qualcomm, Incorporated A signal interface for higher data rates
KR100951158B1 (ko) 2003-09-10 2010-04-06 콸콤 인코포레이티드 고속 데이터 인터페이스
EP1680904A1 (en) 2003-10-15 2006-07-19 QUALCOMM Incorporated High data rate interface
TWI401601B (zh) 2003-10-29 2013-07-11 Qualcomm Inc 用於一行動顯示數位介面系統之方法及系統及電腦程式產品
CN101729205A (zh) 2003-11-12 2010-06-09 高通股份有限公司 具有改进链路控制的高数据速率接口
RU2006122542A (ru) 2003-11-25 2008-01-10 Квэлкомм Инкорпорейтед (US) Интерфейс с высокой скоростью передачи данных с улучшенной синхронизацией линии связи
CA2731269C (en) * 2003-12-08 2013-01-08 Qualcomm Incorporated High data rate interface with improved link synchronization
KR101022472B1 (ko) 2004-01-17 2011-03-16 삼성전자주식회사 효율적으로 버스를 사용하는 방법
EP2309695A1 (en) 2004-03-10 2011-04-13 Qualcomm Incorporated High data rate interface apparatus and method
WO2005091593A1 (en) 2004-03-17 2005-09-29 Qualcomm Incorporated High data rate interface apparatus and method
US8645566B2 (en) 2004-03-24 2014-02-04 Qualcomm Incorporated High data rate interface apparatus and method
US8650304B2 (en) 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
AU2005253592B2 (en) 2004-06-04 2009-02-05 Qualcomm Incorporated High data rate interface apparatus and method
US8699330B2 (en) 2004-11-24 2014-04-15 Qualcomm Incorporated Systems and methods for digital data transmission rate control
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8667363B2 (en) 2004-11-24 2014-03-04 Qualcomm Incorporated Systems and methods for implementing cyclic redundancy checks
US8539119B2 (en) 2004-11-24 2013-09-17 Qualcomm Incorporated Methods and apparatus for exchanging messages having a digital data interface device message format
US8723705B2 (en) 2004-11-24 2014-05-13 Qualcomm Incorporated Low output skew double data rate serial encoder
US8873584B2 (en) 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
KR100703709B1 (ko) 2005-06-02 2007-04-06 삼성전자주식회사 그래픽스 처리장치와 처리방법, 및 그 기록 매체
US8730069B2 (en) 2005-11-23 2014-05-20 Qualcomm Incorporated Double data rate serial encoder
US8692839B2 (en) 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US7369137B2 (en) * 2006-04-12 2008-05-06 Motorola, Inc. Method for mapping a single decoded content stream to multiple textures in a virtual environment
US7934058B2 (en) * 2006-12-14 2011-04-26 Microsoft Corporation Predictive caching of assets to improve level load time on a game console
US20090316836A1 (en) * 2008-04-23 2009-12-24 Green Mark Technology Inc. Single-wire, serial, daisy-chain digital communication network and communication method thereof
US12517731B2 (en) 2024-04-09 2026-01-06 Aspeed Technology Inc. Texture prefetching scheme for graphics processing system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450550A (en) * 1991-08-09 1995-09-12 Sony Corporation Parallel processing system for parallel prefetching of identical packet having two rendering commands and processing second command prior to completion of processing the first command
US5664162A (en) * 1994-05-23 1997-09-02 Cirrus Logic, Inc. Graphics accelerator with dual memory controllers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102052622B1 (ko) 2019-07-09 2019-12-05 (주)지란지교소프트 컴퓨터 스토리지를 위한 잠금 장치 및 시스템
CN112288619A (zh) * 2019-07-22 2021-01-29 辉达公司 用于在渲染图形时预加载纹理的技术

Also Published As

Publication number Publication date
KR100221028B1 (ko) 1999-09-15
US5990902A (en) 1999-11-23

Similar Documents

Publication Publication Date Title
KR100221028B1 (ko) 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법
US4104624A (en) Microprocessor controlled CRT display system
US6154824A (en) Multifunctional access devices, systems and methods
US4103331A (en) Data processing display system
US5404445A (en) External interface for a high performance graphics adapter allowing for graphics compatibility
US6189077B1 (en) Two computer access circuit using address translation into common register file
JPH06332664A (ja) 表示制御システム
US5477242A (en) Display adapter for virtual VGA support in XGA native mode
KR950020279A (ko) 그래픽스 컴퓨터
US5297271A (en) Method and apparatus for performing a read-write-modify operation in a VGA compatible controller
US4903013A (en) Display system for plural display areas on one screen
US5742298A (en) 64 bit wide video front cache
EP0487819B1 (en) Video random access memory with fast, alligned clear and copy
US5786825A (en) Virtual display subsystem in a computer
US5444458A (en) Display data write control device
JP3017882B2 (ja) 表示制御システム
KR19980022263A (ko) 비디오 메모리를 시스템 메모리로 이용하는 방법
US5416499A (en) Bit map display controlling apparatus
JPH08180012A (ja) コンピュータシステム
JP2794481B2 (ja) 表示システム
KR950004966A (ko) 외부 메모리에 의한 osd 문자 데이타 지원 시스템
KR940001013B1 (ko) 영상처리 장치 및 그것을 사용하는 시스템
KR940003624B1 (ko) Vga 시스템의 한글/한자 처리장치 및 방법
JPH07234821A (ja) ページング装置およびディスプレイコントローラ
KR970000273B1 (ko) 퍼스널 컴퓨터에서의 한글처리장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100625

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100625

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000