NO834448L - Cmi-dekoder. - Google Patents

Description

CMI- dekoder.

Oppfinnelsen angår en CMI-dekoder til omformning av CMI-kodede signaler til binære signaler, omfattende et forsinkelsesledd og et efterkoblet portnettverk. CMI-koden er kjent fra Rekommandasjon G703 fra CCITT. Der blir den anbefalt for 140 Mbit/s-grensesnitt i den hierarkiske oppbygning av en digital signaloverføring.

Det dreier seg ved denne kode om en to-trinnet NRZ-kode,

hvor et nulltegn representeres ved en kombinasjon av en negativ puls med en halv bits bredde, mens enkelttegn opptrer skiftevis som +1- eller -1-tegn med full bitbredde.

En CMI-dekoder er allerede kjent fra service-håndboken for måleapparatet "Error Detector" HP 3763 A, Fig. A4-3,

del 2, fra firmaet Hewlett-Packard. Den kjente CMI-dekoder har to differanseforsterkere på inngangssiden, og utgangene fra de to forsterkere er henholdsvis direkte og via gang-tids-ledd som kan kobles om, forbundet med et portnettverk bestående av fem OR-NOR-porter. Dette betyr således en forholdsvis stor koblingsteknisk påkostning med stort effektopptak som kan virke forstyrrende ved fjernmatede anordninger.

Til overvåkning av CMI-kodede signaler har det hittil vært foreslått å overvåke nivået av inngangssignalet eller av et taktsignal avledet fra dette. Da mottagningsnivået avhenger av lengde og tilstand av grensesnittledningen såvel som av det binære signalinnhold, kan overvåkningen ikke bli entydig. Således fører f.eks. selv et avbrudd i ytterlederen hos en koaksialkabel på grunn av anvendelsen av regulerte inngangskorreksjonsledd med tilsvarende system-reserve for det meste ikke til noen nivåsenkning som egner seg for en overvåkning. Allikevel fører et slikt avbrudd til feilaktig korreksjon på mottagningssiden på

grunn av den sterke forskyvning av korreksjonsleddets abeidspunkt, og dessuten inntrer en drastisk minskning av signal-støyforholdet uten at der fås noen feilmelding.

Den foreliggende oppfinnelses oppgave består derfor i

å gi anvisning på en CMI-dekoder av den innledningsvis angitt art, som behøver liten påkostning og muliggjør lett-

vint overvåkning av de CMI-kodede signaler.

Ifølge oppfinnelsen blir oppgaven løst ved at de førs-te innganger til en første OG-port og en NOR-port såvel som inngangen til et første forsinkelsesledd med en forsinkelse på omtrent en halv bits varighet er forbundet med inngangen for de CMI-kodede signaler, at de andre innganger til første OG-port og til NOR-porten er forbundet med utgangen fra første forsinkelsesledd, og at utgangene fra første OG-port og fra NOR-porten er separat forbundet med de to innganger til første ELLER-ledd, ved hvis utgang de frembragte binære signaler kan tas ut.

Særlig gunstig ved anordningen ifølge oppfinnelsen er muligheten for å bygge den : opp av komponenter som fore-kommer vanlig i handelen.

Hensiktsmessige videre utviklinger av CMI-dekoderen

ifølge oppfinnelsen er angitt i patentkravene 2-7.

Oppfinnelsen vil i det følgende bli belyst nærmere

under henvisning til tegningen.

Fig. 1 viser logikk-koblingsskjemaet for en CMI-dekoder

ifølge oppfinnelsen.

Fig. 2 og 3 viser pulsdiagrammer til CMI-dekoderen på

Fig. 1, og

Fig. 4 viser logikk-koblingsskjemaet for en CMI-dekoder ifølge oppfinnelsen, spesielt utformet for høye over-føringshastigheter. CMI-dekoderen på Eig. 1 har en inngang E for de CMI- - kodede signaler, som f.eks. kan stamme fra en régenerator, og en taktinngang TE, hvor der opptrer et taktsignal som behøves ved regenerasjonen og har en frekvens svarende til det dobbelte av de CMI-kodede signalers bitfrekvens. Med inngangen E er parallelt tilkoblet inngangen til et

første forsinkelsesledd VI med en forsinkelse på omtrent en halv bits varighet, og en.og en inngang til en første OG-port ANDI og en NOR-port NOR. Utgangen fra første forsinkelsesledd VI er forbundet med de andre innganger til første OG-port ANDI og NOR-porten NOR.

Utgangene f ra disse to porter er separat forbundet, med inngangene til en første ELLER-port OR 1, ved hvis utgang de frembragte binære signaler kan tas ut. De frembragte binære signaler har forskjellige lengder, idet der foruten pulser med full bitbredde også.forekommer slike med halv bitbredde. Av den grunn er der med utgangen fra første ELLER-port ORI forbundet en D-inngang til en første

D-flipflop DFl, som er taktet med de CMI-kodede resp.

de binære signalers bittakt. Ved den ikke-inverterende utgang Q fra denne D-flipflop kan de binære signaler i hvert tilfelle tas ut som pulser med full bitbredde, så

denne flipflops Q-utgang er direkte forbundet med utgangen

A fra CMI-dekoderen.

Til å frembringe bittakten for første D-flipflop DFl tjener en anordning TA til taktavledning, inneholdende et annet forsinkelsesledd V2, hvis forsinkelse likeledes tilsvarer varigheten av en halv bit i de CMI-kodede resp. de binære signaler. Med utgangen fra annet forsinkelsesledd er der forbundet en ikke-inverterende inngang til en annen OG-port AND2, hvis ytterligere ikke-inverterende inngang

er tilkoblet inngangen E til CMI-dekoderen. Med inngangen TE for taktsignalet med den koblede bitfrekvens er der forbundet en inverterende inngang til annen OG-port AND2 og

en taktinngang til et første frekvensdelertrinn FTl. Sette-inngangen S til f ør ste , f rekvensdelertrinn JFJTl er koblet til utgangen fra annen OG-port AND2, mens den ikke-inverterende utgang Q fra første frekvensdelertrinn avgir det ønskede taktsignal Cl.

Med utgangene fra første OG-port ANDI og fra NOR-porten NOR er der forbundet henholdsvis en første og en annen inngang Pl, P2 til et kontrollorgan VM1 for koderegel-, . krenkelse. Med første inngang Pl er der forbundet en inverterende inngang til en tredje OG-port AND3 og en ikke-inverterende inngang til en femte OG-portAND5, mens der til annen inngang P2 er koblet den inverterende inngang til en fjerde OG-port AND4.og den ikke-inverterende inngang til en sjette OG-port AND6. Utgangene fra de to OG-porter AND3 og AND4

er separat forbundet med inngangene til en annen ELLER-port 0R2, ved hvis utgang taktinngangen til et annet frekvensdelertrinn FT2 er tilkoblet. Med den ikke-inverterende utgang Q fra annet frekvensdelertrinn FT2 er der forbundet ytterligere

ikke-invertérende innganger til fjerde og femte PO-port, henholsvis AND4 og AND5, mens der til den inverterende utgang Q fra annet frekvensdelertrinn FT2 er koblet ikke-inverterende innganger til tredje og sjette OG-port, henholdsvis AND3 og AND6. Utgangene fra femte og sjette OG-port AND5 og AND6 er separat forbundet med inngangene til en tredje ELLER-port 0R3, ved hvis utgang F der opptrer feilpulser i tilfellet av koderegelkrenkelser i det mottatte CMI-kodede signal.

Til forklaring av virkemåten av CMI-dekoderen på Fig.l med anordning TA til taktav.ledning samt organ VM til koderegelkrenkelse skal der henvises til pulsdiagrammet på

Fig. 2.

I diagrammets øverste linje ses det binære utgangssignal som overføres i form av et CMI-kodet signal og opptrer ved inngangen E i en form som vist i linje 2. Tallene på Fig. 1 og 4 angir de respektive linjer i pulsdiagrammet på Fig. 2 og 3, hvor vedkommende signal er vist. I pulsdiagrammets linje 3 ses det første taktsignal som opptrer på inngangen TE, og som benyttes for regenerasjonen av de CMI-kodede signaler og har dobbelt bitfrekvens i forhold til de CMI-kodede signaler. Det innses at det CMI-signal som opptrer ved inngangen, er forsinket en halv

•bitperiode ved utgangen fra første forsinkelsesledd VI i samsvar med..linje 4, og en ytterligere halvbit-periode ved utgangen fra forsinkelsesleddet V2. Ut fra sammenknytningen av inngangssignalet med det med en halv bitperiode forsinkede signal fås ved utgangen fra første OG-port signalet 6, og ved utgangen fra NOR-porten signalet 7. Mens signalet 6 inneholder positive pulser bare for de binære 1-pulser som i det CMI-kodede signal ble overført med positiv polaritet, får signalet 7 positive pulser bare for de binære 1-pulser som ,i CMI-koden ble overført med polaritet 0. I samsvar med CMI-koderegelen skifter pulsene av signalene 6 og 7 ved forstyrrelsesfri overføring, og disse signaler varer hver gang henholdsvis en halv og'en hel .bitperiode. En krenkelse av CMI-koderegelen vilde altså bety at der mellom to på hinannen følgende 1-pulser ved utgangene fra første OG-port ANDI og NOR-porten NOR ikke opptrer noen puls på den respektive annen utgang. Til forklaring av funksjonen av første

kontrollorgan VMl for koderegelkrenkelse skal der hen-

vises til Fig. 3.

Pulsene i linje 6 og 7 opptrer også på inngangene Pl

og P2 til kontrollorganet VMl til koderegelkrenkelse og dermed på de inverterende innganger til tredje og fjerde OG-port, som er anordnet inngangssidig i kontrollorganet VMl. Ved opptreden av pulser blir altså disse OG-porter sperret, jfr. linje 13 og 14, og de femte og sjette OG-porter AUD5 og AND6 som inneholdes i kontrollorganet VMl til koderegelkrenkelse, blir åpnet, svarende til linje 18

og 19. Et avvik fra den skiftende opptreden av pulser på grunn av kodefeilpulsen CF i linje 6 eller 7 av pulsdiagrammet på Fig. 3 fører nu til at annet frekvensdelertrinn FT2 i form av en ytterligere J-K-f lipf lop, svarende til

linje 15,ikke blir omkoblet og der dermed ved inngangen til femte og sjette OG-port opptrer to 1-pulser, som via en 1-puls på en av inngangene til tredje ELLER-port, svarende til linje 18 eller 19, fører til en feilpuls ved utgangen F, svarende til linje 20, med en varighet som tilsvarer pulsene av signalene i linje 6 eller 7.

Genereringen av bittakten CI, svarende til linje 9,

skjer ved hjelp av første frekvensdelertrinn FT1, som er realisert i form av en J-K-flipflop. For å unngå en usikker-het på 180° med hensyn til fase må første frekvensdelertrinn i den forbindelse settes med utgangssignalet fra annen OG-port AND2. Det i linje 8 viste utgangssignal fra annen OG-port er frembragt ved OG-sammenknytning av det med et bit-tidsrom forsinkede CMI-kodede inngangssignal 2 med det in-..::.", verse" taktsignal med høynet bitfrekvens og med det uforsink-ede inngangssignal i samsvar med Fig. 2.

For den videre behandling av de feilpulser som opptrer

på feilutgangen F fra kontrollorganet til koderegelkrenkelse, kan det være forstyrrende at disse pulser kan ha en varighet svarende til en halv eller en hel bit. Det er da hensiktsmessig å efterkoble feilpulsutgangen F et ytterligere D-kipp-trinn styrt med takten tilsvarende linje 9.

På Fig. 4 ses en CMI-dekoder med en taktavledning TA og et endret kontrollorgan VM2 til koderegelkrenkelse i en ut-førelse som særlig egner seg for høye overføringshastigheter. Foran inngangen E til CMI-dekoderen sitter en tidregenera-tor ZR i form av en taktet D-flipflop, hvormed den eksakte tidsposisjon av CMI-pulsene blir gjenopprettet. For en sikker feilbestemmelse ved høye overføringshastigheter har det vist seg hensiktsmessig å omdanne utgangssignalene fra første OG-port ANDI og fra.NOR-leddet NOR til full bitbredde i henhold til linje 6 og 7. Til formålet er der med utgangen fra første OG-port ANDI forbundet D-inngangen til en annen taktet D-flipflop DF2, og med utgangen fra NOR-leddet forbundet D-inngangen til en tredje D-flipflop DF3 som taktes med bittakten. De pulser i henhold til linje 10-og_ll som opptrer på de ikke-inverterende Q-ut-ganger fra disse flipflops, blir så i det efterkoblede første ELLER-ledd 1 kombinert med hverandre til utgangs-signalet i henhold til linje 12.

Da der ved anvendelse av D-flipflop også blir frembragt inverse utgangssignaler, er det ved tilsvarende forbindelse mulig istedenfor tredje og fjerde OG-ledd med hver sin inverse utgang også å anvende et syvende og et åttende OG-ledd med to ikke-inverterende innganger. Isåfall blir også femte og sjette OG-port AND5 og AND6 å erstatte med en niende og en tiende OG-port AND9.; AND10 med hver sin inverterende og hver sin ikke-inverterende inngang.

Det er også mulig å anvende kontrollorganet VMl til koderegelkrenkelse i henhold til Fig. 1,^hvis innganger Pl og P2 da blir å forbinde med Q-utgangene fra annen og tredje D-flipflop DF2, DF3.

Med sikte på lettvint oppbygning i integrert'teknikk er første og annet forsinkelsesledd VI, V2 hos CMI-dekoderen på Fig. 1 realisert ved fjerde og femte D-f lipf lops. DF4, DF5 på Fig. 4.

Claims (7)

1. CMI-dekoder til omformning av CMI-kodede signaler til binære signaler, omfattende et forsinkelsesledd og et efterkoblet portnettverk, karakterisert ved at der med inngangen (E) for de CMI-kodede signaler er forbundet første innganger til en første OG-port (ANDI) og en NOR-port (NOR), samt inngangen til et første forsinkelsesledd (VI) med en forsinkelse av omtrent en halv bits varighet, at de andre innganger til første OG-port (ANDI) og til NOR-porten (NOR) er forbundet med utgangen fra første forsinkelsesledd (VI) , at utgangene fra første OG-port.(ANDI) og fra NOR-porten (NOR) er separat forbundet med de to innganger til en første ELLER-port (ORI), ved hvis utgang de frembragte binære signaler kan tas ut.

2. CMI-dekoder som angitt i krav 1, karakterisert ved at der med utgangen fra første ELLER-ledd (ORI) for frembringelse av signaler med full bitbredde er forbundet inngangen til en første taktet D-flipflop (DFl), og at Q-utgangen fra første D-flipflop (DFl) utgjør CMI-dekoderens utgang (A).

3. CMI-dekoder som angitt i krav 2, karakterisert ved at der til å frembringe taktsignalet for den første D-flipflop (DFl) ut fra det taktsignal med dobbelt bitfrekvens som anvendes ved de CMI-kodede signaler ved regenerasjonen, er anordnet et annet forsinkelsesledd (V2), som har en forsinkelse svarende til en halv bits varighet, og hvis inngang er forbundet med utgangen fra første forsinkelsesledd (VI) , at utgangen fra annet forsinkelsesledd (V2) er -forbundet med inngangen til et annet OG-ledd (AND2), at en ytterligere inngang til annen OG-port .(AND2) er forbundet med inngangen sfrE) for de CMI-kodede signaler, at der med taktinngangen (TE) for regenérasjonstakten er forbundet taktinngangen til et første frekvensdelertrinn (FT1) og en inverterende, inngang til annen OG-port (AND2) , at utgangen fra annen OG-port er forbundet med sette-inngangen til første frekvensdelertrinn (FTl), og at Q-utgangen fra første frekvensdelertrinn er forbundet ned taktinngangen til første D-flipflop (DFl).

4. CMI-dekoder som angitt i krav 2 eller 3, karakterisert ved at der med utgangen fra første OG-port (ANDI) er forbundet .D-inngangen til en annen taktet D-flipflop (DF2), at der med utgangen fra NOR-porten (NOR) er forbundet D-inngangen til en tredje taktet D-flipflop (DF3), at Q-utgangene fra annen og tredje D-flipflop (DF2, DF3) er forbundet med inngangene til første ELLER-port (ORI), og at utgangen fra.denne ELLER-port utgjør CMI-dekoderens utgang.

5. CMI-dekoder som angitt i krav 1, 2 eller 3, karakterisert ved at der som første og som annet forsinkelsesledd er anordnet en og en D-flipflop (DF4, DF5) som taktes med regenerasjonstakten.

6. CMI-dekoder som angitt i krav 1 eller 2, karakterisert ved at der til overvåkning av de CMI-kodede signaler er anordnet et kontrollorgan (VMl) for koderegelkrenkelse, at dettes første inngang (Pl) er forbundet med utgangen fra første OG-port (ANDI)>og dets annen inngang (P2) er forbundet med utgangen fra NOR-porten (NOR), at der med den første inngang (Pl) er forbundet den inverterende inngang til en tredje OG-port (AND3) og den ikke-inverterende inngang til en femte OG-port .(AND5) , at der med annen inngang (P2) til kontrollorganet for koderegelkrenkelse er forbundet den inverterende inngang til en fjerde OG-port (AND4) og den ikke-inverterende inngang til en sjette OG-port (AND6), at utgangene fra tredje og fjerde OG-port er separat forbundet med inngangene til en annen ELLER-port (0R2), hvis utgang er forbundet med taktinngangen til et annet frekvensdelertrinn 4'FT2) , at der med den inverterende utgang (Q). fra annet frekvensdelertrinn (FT2) er forbundet ikke-inverterende innganger til tredje OG-port (AND3) og sjette OG-port (AND6) , at der med den ikke-inverterende utgang (Q) fra det annet frekvensdelertrinn (FT2) er forbundet ikke-inverterende innganger til fjerde og femte OG-port (AND4, AND5), og at utgangene fra femte og sjette OG-port (AND5, AND6) er separat forbundet med inngangene til en tredje ELLER-port (0R3), hvis utgang utgjør utgangen (F) fra kontrollorganet (VMl) for koderegelkrenkelse.

7. CMI-dekoder som angitt i krav 4 og 6, karakterisert ved at.fø rste inngang (Pl) til kontrollroganet for koderegelkrenkelse er forbundet med den inverterende utgang <(iQ) fra annen D-flipflop (DF2), at kontrollorganets annen inngang (P2) er forbundet med den inverterende utgang (Q) fra tredje D-flipflop (DF3), at der istedenfor tredje og fjerde OG-port (AND3, AND4) er anordnet en syvende pg-en åttende OG-port (AND7 , AND8) som har to ikke-inverterende innganger hver, og at der istedenfor femte og sjette OG-port (AND5, AND6) er anordnet en niende og en tiende OG-port (AND9, AND10) som hver har en inverterende og en ikke-inverterende inngang.