JPS5912650A - ビタ−ビ復号器の同期回路 - Google Patents
ビタ−ビ復号器の同期回路Info
- Publication number
- JPS5912650A JPS5912650A JP57120944A JP12094482A JPS5912650A JP S5912650 A JPS5912650 A JP S5912650A JP 57120944 A JP57120944 A JP 57120944A JP 12094482 A JP12094482 A JP 12094482A JP S5912650 A JPS5912650 A JP S5912650A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- terminal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/33—Synchronisation based on error coding or decoding
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はビタービ復号器0)ための同期回路に関するも
のである。
のである。
ディジタル通信において、伝送誤りを減らす万国アイ・
イ・イ・イ・ (IEEg)より発行さ?Vたプロシー
ディングスオブジアイ・イ・イ・イ(Proceedi
ngs of the I EEE) <)、) m
61巻fJ3号の第268頁〜第218頁に記載さ眉、
でいる論文「ザビタービアルゴリズムJ (’L’h
e Vitert+i A Ig−ori thm )
に詳細lこ記されている。ビタービ復号器を動作させる
ためには、送信側1こ、ぢいて、送信符号をあらかじめ
定められた方法で符号化した符号語にして伝送する。受
信11!lでは送側側の符号化に同期して符号語を抽出
し、ビクービ復号器に人力する。この同期の1こめに従
来外i1〜システムからの同期信号、例えばPCMのフ
レーム同期信号等が使イつれていf:。しかしf、(M
らこのような従来方法で:ばシス子)・毎に同期信号O
)形成が異るために、システム毎に同期回路の設計をし
なけイ1.ばばらないという欠点i+(あっ1こ。さら
にフレーム同期信号のイむにくいシステムではビタービ
復号器の適用が国難であった。
イ・イ・イ・ (IEEg)より発行さ?Vたプロシー
ディングスオブジアイ・イ・イ・イ(Proceedi
ngs of the I EEE) <)、) m
61巻fJ3号の第268頁〜第218頁に記載さ眉、
でいる論文「ザビタービアルゴリズムJ (’L’h
e Vitert+i A Ig−ori thm )
に詳細lこ記されている。ビタービ復号器を動作させる
ためには、送信側1こ、ぢいて、送信符号をあらかじめ
定められた方法で符号化した符号語にして伝送する。受
信11!lでは送側側の符号化に同期して符号語を抽出
し、ビクービ復号器に人力する。この同期の1こめに従
来外i1〜システムからの同期信号、例えばPCMのフ
レーム同期信号等が使イつれていf:。しかしf、(M
らこのような従来方法で:ばシス子)・毎に同期信号O
)形成が異るために、システム毎に同期回路の設計をし
なけイ1.ばばらないという欠点i+(あっ1こ。さら
にフレーム同期信号のイむにくいシステムではビタービ
復号器の適用が国難であった。
不発明の目的はこのような従来方法(υ欠点を除きビタ
ービ国号器自体で符号語の同期をとることのできる同期
回路を提供するものである。以下図面を用いて本発明の
構成および動作原理を詳細(こ説明するっ 第1図(ば不発明の同期回路を付加し1こビター上15
1号器の=一実施例を示すブロック図である。端子10
0に人力された被復号信号は移相器10を通(7てビク
ービ復号器200の被復号信号入力端子104に印加さ
れ2るっ端子101につま復号さrL、た信号が出力さ
?”1. ;b 、不発明り同期回路に於ける最大メI
−IJ7りが、まγこレジスタ30には、5亥メトリツ
クをもつ状態番号が入力信号おしてはいるっそして最大
メl−IIフック定回路で最大メトす、り々rlJ定さ
nたメトリyりをもつ状態番号が該゛し/スフ30にセ
ットされる。
ービ国号器自体で符号語の同期をとることのできる同期
回路を提供するものである。以下図面を用いて本発明の
構成および動作原理を詳細(こ説明するっ 第1図(ば不発明の同期回路を付加し1こビター上15
1号器の=一実施例を示すブロック図である。端子10
0に人力された被復号信号は移相器10を通(7てビク
ービ復号器200の被復号信号入力端子104に印加さ
れ2るっ端子101につま復号さrL、た信号が出力さ
?”1. ;b 、不発明り同期回路に於ける最大メI
−IJ7りが、まγこレジスタ30には、5亥メトリツ
クをもつ状態番号が入力信号おしてはいるっそして最大
メl−IIフック定回路で最大メトす、り々rlJ定さ
nたメトリyりをもつ状態番号が該゛し/スフ30にセ
ットされる。
パス判定回路40では、過去の時点での最大メトリ、り
eもつ状態と、現時点を含む他の時点での最大メトIJ
ツクをもつ状、態との間にパスが存するか否かを判定し
、その判定結果分示す信号が積分器50(こ印加さn積
分さイ1.る。なお、パス判定回路40は、例えばリー
ド オンリーメモリを用いて構成することができる積分
器50 cv積分出力はしきい値回路50iこ印〃口さ
れ、積分出力があらかじめ定めら?7.た値1g下ある
いはあらかじめ定められた値以上になったとき識別信号
を出力する。
eもつ状態と、現時点を含む他の時点での最大メトIJ
ツクをもつ状、態との間にパスが存するか否かを判定し
、その判定結果分示す信号が積分器50(こ印加さn積
分さイ1.る。なお、パス判定回路40は、例えばリー
ド オンリーメモリを用いて構成することができる積分
器50 cv積分出力はしきい値回路50iこ印〃口さ
れ、積分出力があらかじめ定めら?7.た値1g下ある
いはあらかじめ定められた値以上になったとき識別信号
を出力する。
該識別信号は、前記移相器10のl多相量制御16号と
して該移相器の端子103に供給さ?’Lる。
して該移相器の端子103に供給さ?’Lる。
なお、後述の例でも示すようにビタービN号用の送信符
号は、送信器へ順次入力される各情報ビット(こ対し、
過去の複数個の情報ビ・トに依存した複数個のビットが
出力ビットとしてJi[’j次出力されで構成されるた
めこの複数個のビ トの区切りを示す1こめ、同期信号
(以下単に語同期信号と呼ぶ)が、:、iM子105に
卯えられ6゜該語同期信号は、移相器] 0 ’y :
1口して端子106に出力されビタービ[夏号器200
(こ1共給さn、る。
号は、送信器へ順次入力される各情報ビット(こ対し、
過去の複数個の情報ビ・トに依存した複数個のビットが
出力ビットとしてJi[’j次出力されで構成されるた
めこの複数個のビ トの区切りを示す1こめ、同期信号
(以下単に語同期信号と呼ぶ)が、:、iM子105に
卯えられ6゜該語同期信号は、移相器] 0 ’y :
1口して端子106に出力されビタービ[夏号器200
(こ1共給さn、る。
第1図の破線で囲まイ]、1こ部分200はビタービ」
゛シ号器θノツ1す不向な構rzを示すものであるっ端
子104に印加さn、た被復号信号(ま、枝メトリ、り
演算器201に叩叩され、犬帽番号生1戎器202で指
定された「状暢」のメトリックに対し、該状態に接続し
1こ枝のメl−1ツク増分が計算される。状態番号生I
皮7H< 202は、汐りえばカウンタなどを用いて(
岑0父さイ1.る。^亥枝のメトリ、り増分は、メトリ
、り記憶i51) Q 5つ)ら・洸み出された、:’
+n記指市指定ア、た状態番号ζこ対応するl l−’
Jツク値に加算器203によって)Jll 1!さイ1
.る。枝、列択器204(ま、加算器202力)ら入力
される各校0)メトリック値から、谷状頭部に大きなメ
トリックを7おす枝を選択し、選択したメトリックをメ
トリッ・ノ記ta ’ds 2 o 5に供給するとと
もに、同1(11回む各へ出力する。枝選択器2044
こより選ばわ、た枝に対応する送信ビットはバスメモリ
206により記憶され、収束した枝(こ対応する送信ヒ
ントが端子101に出力される。
゛シ号器θノツ1す不向な構rzを示すものであるっ端
子104に印加さn、た被復号信号(ま、枝メトリ、り
演算器201に叩叩され、犬帽番号生1戎器202で指
定された「状暢」のメトリックに対し、該状態に接続し
1こ枝のメl−1ツク増分が計算される。状態番号生I
皮7H< 202は、汐りえばカウンタなどを用いて(
岑0父さイ1.る。^亥枝のメトリ、り増分は、メトリ
、り記憶i51) Q 5つ)ら・洸み出された、:’
+n記指市指定ア、た状態番号ζこ対応するl l−’
Jツク値に加算器203によって)Jll 1!さイ1
.る。枝、列択器204(ま、加算器202力)ら入力
される各校0)メトリック値から、谷状頭部に大きなメ
トリックを7おす枝を選択し、選択したメトリックをメ
トリッ・ノ記ta ’ds 2 o 5に供給するとと
もに、同1(11回む各へ出力する。枝選択器2044
こより選ばわ、た枝に対応する送信ビットはバスメモリ
206により記憶され、収束した枝(こ対応する送信ヒ
ントが端子101に出力される。
第2図はビタービ復号器のため(1)符号器の一例を示
すブロック図である。拘束長3、符号化率lの畳込み符
号器を示す。端子301に叩)JDさイ]7たディジタ
ル1g号は、■信号入力毎にj顔次シフトレジスタ30
2〜304に蓄えられ、6゜シフトレ・2スタ302.
303,304の出力は第1の排龍的i浦理1四回路3
05に印加され、その出力は&iM子306(こ出力さ
7する。シフトレジスタ302,304の出力は第2
(JJ排他的論理和回路307に印加され、その出力は
端子308に出力される。端子306,308の信号が
得込み符号となる。この畳込み符号はこのまま2列のデ
ィジタル信号として伝送されることもあり、また哨3図
0)ブロック図に示す並列・+iIi列変換器401に
より直列信号(こ変換されて伝送され、ることもある。
すブロック図である。拘束長3、符号化率lの畳込み符
号器を示す。端子301に叩)JDさイ]7たディジタ
ル1g号は、■信号入力毎にj顔次シフトレジスタ30
2〜304に蓄えられ、6゜シフトレ・2スタ302.
303,304の出力は第1の排龍的i浦理1四回路3
05に印加され、その出力は&iM子306(こ出力さ
7する。シフトレジスタ302,304の出力は第2
(JJ排他的論理和回路307に印加され、その出力は
端子308に出力される。端子306,308の信号が
得込み符号となる。この畳込み符号はこのまま2列のデ
ィジタル信号として伝送されることもあり、また哨3図
0)ブロック図に示す並列・+iIi列変換器401に
より直列信号(こ変換されて伝送され、ることもある。
第2図の端子306,308cv倍号(まそnぞn@3
図の406,408に印加さ?1%並列・直列変換器4
01により直列信号に変換さイ1.て端子402に出力
され、るっ ・′134図(a) 、 (b) 、 (C)は直列信
号として伝送される場合の同期の様子を示す概念図であ
るっ同図(a)は端子301に印加さイまた(N号であ
り、2′F毎に新しいディジクル信号が印加さイ]、る
。同図fb)は畳込み符号化をし、:窮3図の並列・直
列変換器により直列信号に変換された端子402のイぎ
号を示す。符号化率が一!−のため、′[毎にディジタ
ル信号が出力さイする。受信IIIIIlこおいて(ま
、(b)の信号を、正しく2′v1σに11Bとしてビ
9−ビ復号器に印加しfoCけわ、ばf、fらない。も
し、同図(C)に示すように1語の区切りがTだけずれ
6七各、府が(1’、 2) 、 (2、3)・・
・・・・となり、元の語(1、1’) 、 (2,
2)・・・・・・とは異なった語構成でビタービ復号を
行うため、正しい復号結果が得らn、1.c くなるっ
尚第2図端子306 308の信号を並列伝送した場合
においても、受信側において、(端子306.端子30
8)の対で正しく受信されず(端子308.端子306
)のような対になると正しく復号されない。
図の406,408に印加さ?1%並列・直列変換器4
01により直列信号に変換さイ1.て端子402に出力
され、るっ ・′134図(a) 、 (b) 、 (C)は直列信
号として伝送される場合の同期の様子を示す概念図であ
るっ同図(a)は端子301に印加さイまた(N号であ
り、2′F毎に新しいディジクル信号が印加さイ]、る
。同図fb)は畳込み符号化をし、:窮3図の並列・直
列変換器により直列信号に変換された端子402のイぎ
号を示す。符号化率が一!−のため、′[毎にディジタ
ル信号が出力さイする。受信IIIIIlこおいて(ま
、(b)の信号を、正しく2′v1σに11Bとしてビ
9−ビ復号器に印加しfoCけわ、ばf、fらない。も
し、同図(C)に示すように1語の区切りがTだけずれ
6七各、府が(1’、 2) 、 (2、3)・・
・・・・となり、元の語(1、1’) 、 (2,
2)・・・・・・とは異なった語構成でビタービ復号を
行うため、正しい復号結果が得らn、1.c くなるっ
尚第2図端子306 308の信号を並列伝送した場合
においても、受信側において、(端子306.端子30
8)の対で正しく受信されず(端子308.端子306
)のような対になると正しく復号されない。
端子402の13号は伝送路を経て第1図の端子100
に印加されるが、不発明のように、最大メトリックをも
つ状態間にパスがあるか否かを観測すると、正しい前記
語構成h(できる、つまり同期の判定ができることを、
信号対雑音比c))良い場合を例にとって説明する。
に印加されるが、不発明のように、最大メトリックをも
つ状態間にパスがあるか否かを観測すると、正しい前記
語構成h(できる、つまり同期の判定ができることを、
信号対雑音比c))良い場合を例にとって説明する。
第5図(a) 、 (b)Gこは、ビタービ・デコーダ
のト1/リス図を示す。第5図(a)は同期しているS
曾0)トレリス図の例、第5図(b)は同期していない
場合のトレリス図の例である。第51図において黒へは
最大メトリックを有するr状態jを示し、太線は最大メ
トリックに関して選択され1こパスを示す。同期してい
る場合は爾5図(a、)に示すよう番こ最大メトリック
に関するパスのトレリスは連続しており、最大メトリッ
クは枝メトリックのとり得る最大値になる。これに対し
て同期していない場合には、伝送路における誤りが50
チの場合とほぼ等価であり、第5図(b)ζこ示Tよう
に最大メトリックQ>トレリスは連続していない場合が
多くなる。このようにトレリスが連続していない場合に
は最大でなかったメトリックをもつ「状態」につながる
次の「状態10メトリツクが次())クイムスロ、トチ
最友にffったことを意味する。従って同期している場
合には、最大メトリ、りをもつ「状態」間にパスが存在
している割合Lt大きく、同期していない場合には小さ
い。従ってパス判定回路40の出力を積分器50で積分
し、変動成分をとり除くと、4当なしきい値を有するし
きい値回路60により同期、非同期を判定するこ古がで
きるっす!、、1′わちしきい値回路60で(ましきい
値vthよりも積分回り者の出力がレリえば小さい場合
にはしきい値回路60は識別信号を出力する。該識別信
号は移用器10に対する移相量制御信号となり、移相器
10の出力位相を変化させる。
のト1/リス図を示す。第5図(a)は同期しているS
曾0)トレリス図の例、第5図(b)は同期していない
場合のトレリス図の例である。第51図において黒へは
最大メトリックを有するr状態jを示し、太線は最大メ
トリックに関して選択され1こパスを示す。同期してい
る場合は爾5図(a、)に示すよう番こ最大メトリック
に関するパスのトレリスは連続しており、最大メトリッ
クは枝メトリックのとり得る最大値になる。これに対し
て同期していない場合には、伝送路における誤りが50
チの場合とほぼ等価であり、第5図(b)ζこ示Tよう
に最大メトリックQ>トレリスは連続していない場合が
多くなる。このようにトレリスが連続していない場合に
は最大でなかったメトリックをもつ「状態」につながる
次の「状態10メトリツクが次())クイムスロ、トチ
最友にffったことを意味する。従って同期している場
合には、最大メトリ、りをもつ「状態」間にパスが存在
している割合Lt大きく、同期していない場合には小さ
い。従ってパス判定回路40の出力を積分器50で積分
し、変動成分をとり除くと、4当なしきい値を有するし
きい値回路60により同期、非同期を判定するこ古がで
きるっす!、、1′わちしきい値回路60で(ましきい
値vthよりも積分回り者の出力がレリえば小さい場合
にはしきい値回路60は識別信号を出力する。該識別信
号は移用器10に対する移相量制御信号となり、移相器
10の出力位相を変化させる。
・’菖611K+およびF:g7図(ま移相器10の・
し1および(α2のH,14/血例をそれぞれ示すブロ
ック図であるっ外6図では端子1OOo)被復号信号が
移相素子601を通して移相され、端子104に出力さ
れるっ端子1()5の11B同期16号(まそのまま端
子106に出力され、被復号信号と、1亀iJ J<I
J iぎ号の相対的な時間関係が調1溶される。第7図
では端子100の被復号信号はそのまま端子104に出
力され、端子105の語同期1g号が移相素子7()l
により移相さイ1.’jNa子106+こ出力さn、る
。
し1および(α2のH,14/血例をそれぞれ示すブロ
ック図であるっ外6図では端子1OOo)被復号信号が
移相素子601を通して移相され、端子104に出力さ
れるっ端子1()5の11B同期16号(まそのまま端
子106に出力され、被復号信号と、1亀iJ J<I
J iぎ号の相対的な時間関係が調1溶される。第7図
では端子100の被復号信号はそのまま端子104に出
力され、端子105の語同期1g号が移相素子7()l
により移相さイ1.’jNa子106+こ出力さn、る
。
以上の説明は被復号信号が1亘列信号であると仮定して
進めてきたが、ビタービ何号器が並列信シ9を入力する
ようになっている場合は第8図(ばビタービ復号器への
入力信号が並列である場合の移相器の例を示すブロック
図である。V?!5子801,802の信号をスイッチ
803,804により入わ換え可能Oこして端子806
,807に出力すること(こより等測的な移相を行うこ
とができる。スイッチの切換信号は端子8057こ印〃
目さnるっ なお、本実施例では符号fヒ率1/2の畳み込み符号に
対しての同期をとるものとして説明しfニハ3他の符号
化率の場合にも適用されることは明らかである。さらに
符号化された信号が多相位相変調されて伝送された場合
に搬送波位相に1役大メI−IJ7りを有する「状態」
間に、パスを不確定性のある場合lども有する割合が最
も大きな搬送波位相を求めることによって(般送波位相
の不確定性を除くこと/+(で六る。
進めてきたが、ビタービ何号器が並列信シ9を入力する
ようになっている場合は第8図(ばビタービ復号器への
入力信号が並列である場合の移相器の例を示すブロック
図である。V?!5子801,802の信号をスイッチ
803,804により入わ換え可能Oこして端子806
,807に出力すること(こより等測的な移相を行うこ
とができる。スイッチの切換信号は端子8057こ印〃
目さnるっ なお、本実施例では符号fヒ率1/2の畳み込み符号に
対しての同期をとるものとして説明しfニハ3他の符号
化率の場合にも適用されることは明らかである。さらに
符号化された信号が多相位相変調されて伝送された場合
に搬送波位相に1役大メI−IJ7りを有する「状態」
間に、パスを不確定性のある場合lども有する割合が最
も大きな搬送波位相を求めることによって(般送波位相
の不確定性を除くこと/+(で六る。
以ヒ詳細に説明したように、本発明によるヒタービリ号
器の同器回b:iは外部システムからの同」υ1イ苫号
を1ltjわずにビクービ復号器自1本で語同期を可能
に−(るものである。
器の同器回b:iは外部システムからの同」υ1イ苫号
を1ltjわずにビクービ復号器自1本で語同期を可能
に−(るものである。
斗1図(す不老明による同期回路およびこれを付l用し
1こビクービ1!号器の一実施例を示すブロック1゛4
、ξITJ2図は畳込み符号器c])−例を示すプロ・
7り図、・、T :(図は並列・直列変換器を示すブロ
ック図、第4図(a) + (b)、 (C)は畳込み
符号器の人出力信号を説明するための概念1図、左5図
(i−1) 、 (b)はパスのト1ノリス図を示す。 第6〜8図は移相器の餅をそれぞれ示す。 図中10は移相器を、20は最大メトリ、り判定口ki
dを、30(まレジスタを40(まバス判定回路を、5
0は積分器を60はしきい値回路を、10380’7 序2 図 第3 図 悴 4 暑 (α)(b) 隼 5 図 一一一と 一一一一十Q〜1 ’05 Q −一一一→グア 5 03 801 atθ02 と O4 ′0乙 句し 乙 図 04 06 穿7図 ン6 ?07 ギ8図
1こビクービ1!号器の一実施例を示すブロック1゛4
、ξITJ2図は畳込み符号器c])−例を示すプロ・
7り図、・、T :(図は並列・直列変換器を示すブロ
ック図、第4図(a) + (b)、 (C)は畳込み
符号器の人出力信号を説明するための概念1図、左5図
(i−1) 、 (b)はパスのト1ノリス図を示す。 第6〜8図は移相器の餅をそれぞれ示す。 図中10は移相器を、20は最大メトリ、り判定口ki
dを、30(まレジスタを40(まバス判定回路を、5
0は積分器を60はしきい値回路を、10380’7 序2 図 第3 図 悴 4 暑 (α)(b) 隼 5 図 一一一と 一一一一十Q〜1 ’05 Q −一一一→グア 5 03 801 atθ02 と O4 ′0乙 句し 乙 図 04 06 穿7図 ン6 ?07 ギ8図
Claims (1)
- 被復号信号入力端子と、復号信号出力端子と、取り得る
内部状態を表わす状態番号の出力端子と該状曹番号の状
態に対応したメトリック値の出力端子とをも )ビター
ビ復号器に於て、移相量制御端子をもつ移相器と、前記
各メトリック値を入力し、そθ)中の最大メトIIツク
を判定する回路と該最大メト117りをもつ状態の前記
状態番号を記憶する記憶回路と、異なった時刻に於て判
定されたそれぞれの最大メl−17りに対応する状態間
にパスが存在するか否かのパス判定回路と、該判定回路
の出力を入力とする積分器と、該積分器出力があらかじ
め定められた値以下のときにもしくはあらかじめ定めら
n、1こ値以上のときに識別信号を出すしきい値回路と
、該識別信号を前記移相器の移相清制姉信号、AiJ記
被記号復号信号移相器の人力信号、該移相器0)出力信
号を111記ヒl−ビ復号器の入力信号としたことを特
徴とすうビ′ノーヒ復号器の同期回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57120944A JPS5912650A (ja) | 1982-07-12 | 1982-07-12 | ビタ−ビ復号器の同期回路 |
| US06/511,774 US4527279A (en) | 1982-07-12 | 1983-07-06 | Synchronization circuit for a Viterbi decoder |
| GB08318596A GB2123655B (en) | 1982-07-12 | 1983-07-08 | Synchronization circuit for a viterbi decoder |
| FR838311533A FR2530095B1 (fr) | 1982-07-12 | 1983-07-11 | Circuit de synchronisation pour decodeur viterbi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57120944A JPS5912650A (ja) | 1982-07-12 | 1982-07-12 | ビタ−ビ復号器の同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5912650A true JPS5912650A (ja) | 1984-01-23 |
| JPH0312505B2 JPH0312505B2 (ja) | 1991-02-20 |
Family
ID=14798828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57120944A Granted JPS5912650A (ja) | 1982-07-12 | 1982-07-12 | ビタ−ビ復号器の同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5912650A (ja) |
-
1982
- 1982-07-12 JP JP57120944A patent/JPS5912650A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0312505B2 (ja) | 1991-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4506372A (en) | Method and apparatus for recognizing in a receiver the start of a telegram signal consisting of a bit impulse sequence | |
| JPS6356728B2 (ja) | ||
| US4527279A (en) | Synchronization circuit for a Viterbi decoder | |
| JPH0824270B2 (ja) | たたみ込み符号器および最尤復号器 | |
| JP2755045B2 (ja) | ビタビ復号器 | |
| JPH0691520B2 (ja) | フレ−ム同期はずれ検出方式 | |
| KR100648742B1 (ko) | 직렬 통신 시스템 및 방법과, 송신 장치 및 수신 장치 | |
| EP0603824B1 (en) | Method of and circuit for detecting synchronism in viterbi decoder | |
| JPS5912650A (ja) | ビタ−ビ復号器の同期回路 | |
| JP2786342B2 (ja) | ビタビ復号器 | |
| US7170431B2 (en) | Data transmitting circuit and method based on differential value data encoding | |
| JP3304631B2 (ja) | ビタビ復号方法及びビタビ復号装置 | |
| JP2834246B2 (ja) | 相関符号伝送システム | |
| JPS5912649A (ja) | ビタ−ビ復号器の同期回路 | |
| CN101373974A (zh) | 一种编码方法及装置 | |
| JPH02170726A (ja) | ビタビ復号回路 | |
| JPS5912647A (ja) | ビタ−ビ復号器の同期回路 | |
| JPS5912651A (ja) | ビタ−ビ復号器の同期回路 | |
| JPS5912648A (ja) | ビタ−ビ復号器の同期回路 | |
| JPS5912652A (ja) | ビタ−ビ復号器の同期回路 | |
| JPS60142627A (ja) | 復号装置 | |
| JPS61116446A (ja) | メモリを使用した変化点符号化回路 | |
| JPH07226688A (ja) | 誤り訂正復号装置 | |
| JPH0265318A (ja) | 信号送受信装置 | |
| JPS6322503B2 (ja) |