Przedmiotem wynalazku jest urzadzenie do równoleglej obserwacji kilku procesów zachodzacych równoczesnie lub czesciowo ze znikoma komutacja, jak równiez do rejestrowania oraz do dalszego przetwarzania zaobserwowanych cech procesów, zwlaszcza procesów roboczych.Rozwiazanie wedlug wynalazku nadaje sie z powodzeniem do rejestrowania czasowego przebiegu procesów pracy oraz do przetwarzania zarejestrowanych danych, ale mozna je równiez stosowac w wielu innych dziedzi¬ nach.Dotad stosowane sa liczne manualne wzglednie maszynowe metody do zapisu przebiegu dnia roboczego, jako srodki pomocne w organizowaniu pracy.W znanym urzadzeniu do wykonywania zapisu przebiegu dnia roboczego, które zostalo opisane w trzecim zeszycie rocznika 1976 „Zeitschrift fur Arbeitswissenschaft" na stronach 156 do 160 przez H.J. Hamisch'a i jego wspólpracowników, elementy pracy przedstawione sa na wykazie kodowym, a numer kodowy odpowiedniego zdarzenia wprowadzony jest na poczatku lub na koncu danego procesu przez personel wykonujacy rejestracje, za pomoca klawiatury. Urzadzenie zapamietuje numer kodowy, jak równiez date wprowadzenia. Wa^a tego rozwiazania polega na tym, ze mozliwosc jego obciazenia jest dosc ograniczona, uniemozliwiajac fotografowanie zmian kilku procesów elementarnych. Poza tym metoda ta wymaga ze strony personelu testujacego zwracania szczególnej uwagi, co w znacznym stopniu przyczynia sie do tego, ze sposób ten obciazony jest subiektywnym bledem personelu testujacego. Wspomniana metoda automatyzowana byla na rózne sposoby i opisane w ksiazce „Messgerate der Arbeitsorganisierung" Sandora Szalai (Maszaki Kónywkiadó, 1969 r.- wydawnictwo Technika, 1969). We wspomnianej wyzej publikacji przedstawiono telemetryczne urzadzenie rejestrujace, które za pomoca pisaka z atramentem rejestruje na papierowej tasmie jeden przebieg roboczy.2 132084 Do rejestracji graficznej kilku przebiegów roboczych nadaja sie nastepujace urzadzenia: centralograf, proceso- graf, jak równiez produktograf. Jakkolwiek urzadzenia te nadaja sie do rejestracji kilku zachodzacych równolegle przebiegów roboczych, ich wspólna wada polega na tym, ze nie podaja one wlasciwej ilosci danych do bezposre¬ dniej elektronicznej obróbki danych. Na przesuwajacej sie ze stala predkoscia tasmie papierowej rysowana jest prosta linia jako element pracy, która to linia jest uwazana za czas trwania procesu. Dla wizualnej oceny jest to bardzo obrazowe i dlatego urzadzenia te moga byc uzywane z powodzeniem do wielu celów, jednakze dalsza maszynowa obróbka w przypadku znacznej ilosci procesów roboczych jest dosc utrudniona, poniewaz te rejestro¬ wane wyniki musza byc manualnie nanoszone na maszynowo odczytywanych nosnikach danych.Sposród nowoczesnych analizatorów czasu wyróznia sie urzadzenie „Chronarith" produkowane przez firme OTTO—OTTO GmbH. Obslugujacy wprowadza tutaj kod odpowiedniego elementu procesu za pomoca klawiatu¬ ry na tasme perforowana lub magnetyczna, lacznie z chwilami poczatku, jak i konca procesów. Wada urzadzenia jest to, ze zapis przeprowadzany jest przez obslugujacego, to znaczy, ze zawsze istnieje mozliwosc uzyskania falszywego kodu, a ponadto równoczesnie moze byc wprowadzony kod tylko jednego procesu.Celem wynalazku jest opracowanie takiego urzadzenia, które umozliwia ekonomiczna obróbke elektroniczna danych z jednoczesnym zmniejszeniem do minimum mozliwosci wystapienia subiektywnego bledu, co pozwala zrealizowac takze calkowita automatyzacje dowolnej fazy procesu, przy czym blad subiektywny moze byc calkowicie wyeliminowany.Urzadzenie do równoleglej obserwacji kilku procesów zachodzacych równoczesnie lub czesciowo ze znikoma komutacja, jak równiez do rejestrowania oraz do dalszego przetwarzania zaobserwowanych cech procesów, skla¬ dajacych sie z wystepujacych na zmiane procesów elementarnych, które to przetwarzanie odpowiednio oparte jest na obliczeniach zarejestrowanego zbioru danych, wedlug wynalazku polega na tym, ze urzadzenie to posiada rejestr stanów wyposazony w przynajmniej n równoleglych wejsc kanalowych i n równoleglych wyjsc oraz rejestr czasu wyposazony wp równoleglych wyjsc, korzystnie p = 5, przy czym z równoleglymi wejsciami kanalów rejestru stanów polaczone sa po jednym wejscia sygnalowe ukladu. Równolegle wyjscia rejestru stanów i rejestru czasu polaczone sa z odpowiednimi wejsciami wyposazonej wn + p równoleglych wejsc danych logi¬ cznej sieci, która ma wejscie sygnalu blokujacego oraz wejscie sygnalu wyzwalajacego. Wyjscia logicznej sieci bezposrednio lub posrednio lacza sie z wejsciem danych pamieci posredniej, a wyjscie danych pamieci posredniej polaczone jest bezposrednio lub posrednio z jednostka dopasowujaca dalszego urzadzenia do obróbki sygnalów, korzystnie z maszyna matematyczna. Ponadto urzadzenie zawiera pierwszy uklad wyzwalajacy i drugi uklad wyzwalajacy, które wyposazone sa w manualny element obslugi, przy czym wyjscie pierwszego ukladu wyzwala¬ jacego polaczone jest z wejsciem logicznej sieci, a wyjscie drugiego ukladu wyzwalajacego polaczone jest z wej¬ sciem sterowania zapisem pamieci posredniej. Ponadto urzadzenie zawiera jednostke sterujaca, do której wejscia sygnalu startowego poprzez czlon dopasowujacy, korzystnie diody pólprzewodnikowe, polaczone sa wszystkie wejscia sygnalowe urzadzenia, przy czym pierwsze wyjscie jednostki sterujacej polaczone jest z wejsciem sygnalu wyzwalajacego logicznej sieci, a drugie wyjscie polaczone jest z wejsciem sterowania pamieci posredniej.Z wyjsciem pierwszego ukladu wyzwalajacego polaczone jest wejscie rejestru danych podstawowych posiada¬ jace q równoleglych wyjsc, korzystnie q = 8, które to równolegle wyjscia rejestru danych podstawowych pola¬ czone sa z równoleglymi wejsciami danych drugiej logicznej sieci. Ponadto drugie wyjscie pierwszego ukladu wyzwalajacego polaczone jest takze z wejsciem sygnalu wyzwalajacego drugiej logicznej sieci, przy czym wyjscia drugiej logicznej sieci polaczone sa równiez bezposrednio lub posrednio z wejsciem danych pamieci posredniej.Pomiedzy wyjsciem logicznej sieci oraz wyjsciem drugiej logicznej sieci a wejsciem danych pamieci posredniej wlaczony jest lancuchowy uklad polaczen równoleglo-szeregowego konwertera i stopnia kodujacego. Z wej¬ sciem sterujacym równolegle-szeregowego konwertera polaczone jest trzecie wyjscie jednostki sterujacej. Ponadto miedzy wyjsciem danych pamieci posredniej a jednostka dopasowujaca dalszego urzadzenia do przetwarzania sygnalów wlaczone sa, szeregowo ze soba polaczone stopien dekodujacy orazjednostka kontroli bledów.Pierwszy i drugi uklad wyzwalajacy posiadaja takze wejscie sygnalu startowego, z którym polaczone jest kazde wyjscie jednostki dopasowujacej.Miedzy wyjsciem jednostki dopasowujacej a wejsciem pamieci posredniej wlaczony jest stopien doboru predkosci.Wejscie sygnalu startowego jednostki sterujacej polaczone jest z wejsciemjednostki generatora synchronizu¬ jacego, z wejsciem jednostki kontroli oraz wejsciem pierwszej jednostki pamieci pomocniczej, której wyjscie polaczone jest z pierwszym generatorem impulsowym, którego wyjscie polaczone jest z wejsciem sygnalu starto¬ wego. Kazde wyjscie jednostki generatora synchronizujacego polaczone jest z kazdym wejsciem drugiego genera¬ tora impulsów trzeciego nadajnika impulsów drugiej pamieci pomocniczej i jednoczesnie jednostki kontrolnej.Ponadto wyjscie drugiego nadajnika impulsów polaczone jest z kazdym wejsciem trzeciego generatora impulsów polaczonego z pamiecia pomocnicza. Wyjscie drugiej pamieci pomocniczej polaczone jest z jednym z wejsc pierwszej pamieci pomocniczej, a wyjscie pierwszej pamieci pomocniczej laczy sie z wejsciem pierwszego gene-132084 3 ratora impulsów, przy czym pierwsze wyjscie jednostki sterujacej stanowi wyjscie drugiego generatora impulsów, drugie wyjscie tej jednostki stanowi wyjscie jednostki generatora synchronizujacego, trzecie wyjscie tej jednostki stanowi wyjscie trzeciego generatora impulsów, natomiast czwarte wyjscie jednostki sterujacej stanowi wyjscie jednostki kontroli.Stosujac rozwiazanie wedlug wynalazku przyjecie informacji i dalsza obróbka danych odbywa sie pr2y udziale personelu obslugujacego, ale moze to byc takze zautomatyzowane. Wytwarzana jest wylacznie calkowita liczba elementów informacji potrzebnych do maszynowej obróbki, mianowicie w takiej formie, która nadaje sie do bezposredniej obróbki maszynowej. Równoczesnie z powodu znacznego obnizenia liczby danych, które maja byc wytworzoneJak równiez metody przyjmowania danych, obserwacja moze byc przejeta takze przez obslugu¬ jacego, moze on zglaszac zmiane stanu poprzez uruchomienie nadajnika sygnalów bez obawy przeklamania kodu, poniewaz identyfikacja operacji wynika automatycznie z polaczenia pomiedzy podanym nadajnikiem sygnalu a odpowiednim kanalem pamieci. Przez obslugujacego zglaszany jest wylacznie fakt zmiany stanu, nie powstaje mozliwosc wybierania z kodu róznej wartosci. A zatem przy manualnej sygnalizacji powstaje tylko mozliwosc pojedynczego subiektywnego przeklamania. Przeklamanie kanalowe wystepuje wtedy, gdy obslugu¬ jacy przy zmianie stanu uruchomi inny kanal przyporzadkowanego nadajnika sygnalów. Prawdopodobienstwo powstania subiektywnego przeklamania jest duzo mniejsze, anizeli wybór informacji blednej w znanym rozwia¬ zaniu, w którym ingerencja obslugujacego w rozwiazaniu wedlug wynalazku jest postepowaniem odruchowym, polegajacym na dzialaniu wizualnym, przy czym podczas znanej metody musi byc podjeta rozumna decyzja.Szczególne znaczenie rozwiazania wedlug wynalazku wynika jednakze z wykraczajacej ponad powyzsze kon¬ sekwencji. Chociaz przyjmowanie danych nastepuje równolegle na n kanalach, to jednak obróbke danych mozna przeprowadzac szeregowo, stosownie do tego zapamietywanie posrednio danych przed obróbka moze przebiegac na jednym kanale, pisanie moze nastepowac szeregowo. Wynika stad, ze odnosnie do danego procesu Fi rejestro¬ wane sa tylko zmiany stanów, w czasie procesów elementarnych i podczas przerw jest wystarczajaco duzo miejsca na poszczególnej sciezce nosnika danych do przyjecia sygnalów odnosnych innych procesów (Fi±k; i i+k dzy sasiadujacymi zmianami stanów procesu Fi przetworzyc informacje odnosnie zmian stanu w procesach Fi±k. tym bardziej, ze rzadko mozna liczyc sie ze zmiana stanów zachodzaca w kilku procesach równoczesnie. Wynika¬ jace stad ewentualne przeszkody mozna latwo pokonac. W ten sposób pojemnosc wymaganej pamieci obliczenio¬ wej obnizona jest do minimum i jalowe wykorzystanie arytmetycznych elementów równiez sprowadza sie do minimum, korzystanie z czasu maszyny wynosi najwyzej n-ta czesc procesu zapamietywania, ale z reguly jest ono jeszcze mniejsze.W rozwiazaniu wedlug wynalazku stosuje sie N sztuk (N n) nadajników sygnalów i uzywa sie przynajmniej n-kanalowa pamiec, poniewaz sygnaly przedstawiajace fakt zmiany stanu po stronie rejestracji danych we wszystkich przypadkach dochodza wiecej niz n kanalami.Jezeli obie dane (stan, czas) wytwarzane sa przez pojedynczy kanalowy nadajnik sygnalów, którego sygnal wyjsciowy zawiera te obie informacje, wówczas N=n, a wyjscie kazdego kanalu rejestru równoleglego posiada przynajmniej dwa bity, natomiast dane czasowe z reguly same posiadaja kazdorazowo kilka bitów.Jezeli kanalowy nadajnik sygnalów wytwarza wylacznie sygnal przedstawiajacy fakt zmiany stanu, przy czym odpowiedni sygnal czasowy podany jest przez centralny nadajnik sygnalów do danych stanu, wówczas wejscia pamieci posiadaja 1 bit i w nastepstwie tego jest tutaj zastosowanych razem n kanalowych nadajników sygnalów oraz jeden czasowy nadajnik sygnalu, to znaczy N = n + 1.Jezeli, niezaleznie od tego, ze podstawa czasie podawana jest przez urzadzenie centralne - chwilowe dane czasowe wytwarza sie kanalowo oddzielnie, wówczas dla okreslenia faktu wzglednie chwili czasu zmiany stanu wymaganyjest kanalowy niezalezny nadajnik sygnalów, to znaczy N = 2n.Urzadzenie wedlug wynalazku mozna stosowac takze do obserwacji procesów produkcji masowej - takze z kontrola ciaglosci produkcji, przy czym zaistniale krótkie przestoje, które sa koniecznym lub przynajmniej nie do unikniecia nastepstwem procesu produkcyjnego, nie sa uwazane jako stany przerw. Odpowiedni nadajnik sygnalów dopiero po uplywie okreslonego czasu przerwy wysyla pare danych przedstawiajaca faze koncowa procesu elementarnego.W przypadku produkcji masowej, podczas gdy zmiany stanów wystepuja w duzych ilosciach i w granicy dopuszczalnego zakresu odchylenia, a powtarzane sa w regularnych odstepach czasu, zbytecznej obróbki danych, jak równiez pojemnosci pamieci ukladu kontroli mozna uniknac w taki sposób, ze para danych do zapamietania wytwarzana jest tylko do kazdej m-tej zmiany stanu, przy czym m okresla np. dziesietny lub tysieczny rzad4 132084 wielkosci, lub gdy wytwarzana jest do kazdej zmiany stanu, do pamieci wpisuje sie tylko kazda m-ta pare danych. Mozna to wykonac w taki sposób, ze ciag sygnalów wyjsciowych kanalowego nadajnika lub nadajników, sygnalów dzialajacych i obslugujacych w miejscu obserwacji podzielony jest pizez m, a otrzymany po podziele¬ niu sygnal podawany jest do pamieci posredniej. Jest przy tym zapewnione, ze zmiana stanu we wszystkich przerwach wystepujacych w miejscu obserwacji z nieregularna czestotliwoscia, niezaleznie od innych srodków spotykanych w miejscu obserwacji, np. alarmowanie, wylaczanie — podawana jest równiez wtedy do pamieci posredniej, gdy od ostatniego wpisania m - 1 nie wplynely jeszcze niezameldowane zmiany stanów. Te metode realizacji mozna naturalnie stosowac poprzez opuszczanie przerw, które wystepuja krócej niz opisane.Te warianty rozwiazania odnoszace sie do produkcji masowej moga byc zastosowane na przyklad w fabryce konserw, gdzie w zwiazku z zamykaniem wszystkich butelek, które podawane sa jedna po drugiej w kolejnosci wytworzenia, nastepuje przerwa, wówczas zamykana jest dalsza butelka. Interesujacym jest tylko to, czy pro¬ dukcja jest w toku, czy jest przestój. Wówczas tak dlugo nie podawany jest zaden sygnal, az nie minie normalny czas przerwy miedzy zamykaniem obu butelek. Aby poprzez sygnaly wyzwalane poprzez zmiany stanów prze¬ prowadzic równoczesnie zliczanie, to regularnie do czasu trwania przerw, para danych jest wytwarzana i podawa¬ na do kazdej m-tej zmiany stanu.Przedmiot wynalazku jest blizej objasniony w przykladzie wykonania na rysunku, na którym fig. 1 przedsta¬ wia schemat blokowy urzadzenia, fig. 2 - schemat blokowy jednostki sterujacej stanowiacej czesc skladowa urzadzenia, fig. 3 — przebieg impulsów jednostki sterujacej wyzwalanych impulsem startowym, a na fig. 4 i 5 uwidoczniono uksztaltowania tych sygnalów, które powstaja w zachodzacych procesach podczas startu podwój¬ nego.Z fig. 1 wynika, ze kanalowe nadajniki sygnalów Al ... An (i dalej Ai) poprzez wejscia sygnalowe urzadze¬ nia, ze wzgledu na przejrzystosc rysunku nie przedstawione - polaczone sa z kazdym wejsciem sygnalowym n-kanalowego rejestru stanów 1 ijednoczesnie odpowiednio poprzez czlony dopasowujace, korzystnie diody pólprzewodnikowe ze wspólnym punktem 3, który laczy sie z wejsciem sygnalu startujacego Bjednostki steruja¬ cej. Równoleglych n wyjsc rejestru stanów 1 polaczonych jest z kazdym wejsciem danych pierwszej logicznej sieci 5. Do dalszych p wej^c danych pierwszej logicznej sieci 5 laczy sie p równoleglych (w przykladzie piec) wyjsc rejestru czasu 2 wytwarzajacego informacje czasowa w przykladzie 5-cyfrowa. Na wyjsciu pierwszej logicz¬ nej sieci 5 pojawiaja sie wiec we wszystkich chwilach czasu n + p informacje elementarne odpowiadajace stanowi dynamicznemu. Poprawna zawartosc tych informacji stawiana jest do dyspozycji na poczatku procesu poprzez rejestr danych podstawowych, wyposazony wq (ogólnie biorac: q = n + p) równoleglych wyjsc, które polaczo¬ ne sa z równoleglymi wejsciami danych drugiej logicznej sieci 10. Wyjscia obu logicznych sieci 5 i 10 odpowie¬ dnio równiez dopasowane polaczone sa wspólnie z równoleglymi wejsciami równoleglo-szeregowego konwertera 6, zwanego dalej konwerterem R-S, dzieki czemu jest mozliwe, ze w okreslonej chwili czasu kazdorazowo sygnal uzyteczny mozna podac tylko do jednej logicznej sieci 5 lub 10. Wyjscie konwertera R-S 6 polaczone jest poprzez stopien kodujacy 7 wlaczony w polaczenie lancuchowe z wejsciem danych 19 pamieci posredniej 8.Wyjscie danych 20 laczy sie poprzez wlaczony w polaczenie lancuchowe stopien dekodujacy 14 i jednostke kontroli bledu 15 z wejsciem jednostki dopasowujacej 16 dalszego urzadzenia obróbki sygnalów, na przyklad maszyny matematycznej 17.Pierwsza jednostka wyzwalajaca urzadzenia, która wlaczana jest na przyklad przez przycisk Nyl polaczona jest poprzez jedno lub kilka wyjsc 23 wzglednie 24 z wejsciem sygnalu wyzwalajacego E drugiej logicznej sieci 10 ijednoczesnie polaczona jest z wejsciem sygnalu blokujacego T pierwszej logicznej sieci 5 i dalej z wejsciem sygnalu startujacego rejestru danych podstawowych 9, z wejsciem kasujacym N rejestru czasu 2, jak równiez poprzez wspólny punkt 3 polaczona jest z wejsciem sygnalu startujacego B jednostki sterujacej 4. Polaczenia mozna przedstawic w przerózny sposób, poniewaz poszczególne sygnaly moga byc równiez przejmowane od innych punktów znajdujacych sie w polaczeniu wymuszonym. Wazne jest tylko to, ze pierwsza jednostka wyzwalajaca 11 polaczona jest poprzez tak samo dzialajace (n) wyjscie (wyjscia) nie tylko z wejsciem sygnalu blokujacego T pierwszej logicznej sieci 5, lecz takze z wejsciem sygnalu wyzwalajacego E drugiej logicznej sieci 10, poniewaz w tym przypadku ma sie pewnosc, ze sygnal uzyteczny zawsze podawany jest tylko z jednej logicznej sieci 5, wzglednie 10, polaczonych wspólnie z równoleglymi wejsciami konwerteraR-S 6.Drugi uklad wyzwalajacy urzadzenia, który moze byc wlaczany na przyklad przyciskiem Ny2 poprzez jedno lub dwa wyjscia laczy sie z wejsciem sterowania zapisem 22 pamieci posredniej 8, a ponadto z wyjsciem steruja¬ cym jednostki dopasowujacej 16. Pierwsze wyjscie KI jednostki sterujacej 4 polaczone jest z wejsciem sygnalu wyzwalajacego pierwszej logicznej sieci 5, drugie wyjscie K3 polaczone jest z wejsciem sterowania pamiecia 21 pamieci posredniej 8. W przykladzie wykonania trzecie wyjscie K2 jednostki sterujacej 4 polaczone jest wejsciem132084 5 sterujacym z konwerterem R—S 6, przy czym czwarte wyjscie K4 sluzy do kontroli normalnego dzialania i w przykladzie wyjscie to polaczone jest do wejscia sterujacego wylacznika 18, który wlaczony jest pomiedzy jednostka zasilajaca a ukladem.Urzadzenie dziala z okreslona predkoscia przetwarzania i proces przetwarzania danych sterowany jest na podstawie jego planowat^go przebiegu, na przyklad sieci dzialan popizez obslugujacego poprzez zadzialanie wylacznika Nyl wzgledem Ny2.W przypadku gdy obróbka danych powinna byc przeprowadzana z wybrana predkoscia i zyczy sie równiez, aby jej przebieg byl zautomatyzowany, wówczas odpowiednie wyjscia (wyjscie) dalszych urzadzen przetwarzania sygnalów, w przykladzie maszyny matematycznej 17, polaczone sa z odpowiednimi wejsciamijednostki steruja¬ cej 16 i odpowiednie wyjscia jednostki dopasowujacej 16 polaczone sa z wejsciem sterujacym pierwszego wzglednie drugiego ukladu wyzwalajacego 11 lub 12, podczas gdy wyjscie bezposrednio lub posrednio polaczone jest z wejsciem urzadzenia wybierajacego predkosc pamieci posredniej 8 (bezposrednio, gdy mechanizm wybiera¬ jacy predkosc znajduje sie wewnatrz pamieci 8, w przeciwnym przypadku poprzez stopien wyboru predkosci 13).Sposób dzialania opisanego urzadzenia wyjasniony jest ponizej. Jesli w obserwowanym procesie Finastepuje zmiana stanu, wówczas wytwarzany jest sygnal przedstawiajacy fakt zmiany stanu. Urzeczywistnia sie to poprzez pojedynczy impuls. W tym celu uzywa sie kanalowego nadajnika sygnalów, który zbudowany jest z wylacznika oraz czlonu rózniczkujacego, które polaczone sa szeregowo. Wylacznik zostaje uruchomiony przez personel obslugujacy, albo przez nadajnik sygnalów polaczony z wejsciem sterujacym wylacznika. Na wyjsciu wylaczni¬ ka przy kazdym zadzialaniu nastepuje zmiana stanu, i tak na przyklad w fazie poczatkowej elementu procesu przelacza sie na stan L, a w fazie koncowej na 0, lub odwrotnie. Czlon rózniczkujacy wytwarza zatem impuls wyzwalany raz przez zbocze przednie, innym razem przez zbocze tylne impulsu. Impuls ten podawany jest na wejscie sygnalu startowego jednostki sterujacej 4, podczas gdy do rejestru stanów 1 stale doprowadzane sa sygnaly przedstawiajace stan chwilowy obserwowanych procesów. Jesli nadchodzily z jakiegos kanalu impulsy w niewlasciwej ilosci, to komórka kanalu zapamietuje na przyklad stan L, przy czym w przypadku nadejscia wlasciwej liczby impulsów powstaje odpowiadajacy temu stan O. Rejestr czasu 2 wyposazony jest w nie pokaza¬ ny na rysunku oscylator kwarcowy o sygnale impulsowym, w zwiazku z tym na jego wyjsciu podawany jest nieprzerwanie czas chwilowy. Rejestr danych podstawowych 9 przedstawia w tym urzadzeniu stan, który zacho¬ dzi w chwili pobudzania urzadzenia, sa to tak zwane dane identyfikacyjne, których elementy (podstawa czasu, charakterystyczny kod pomiaru) nastawiane sa przez obslugujacego. Skoro tylko wylacznik Nyl pierwszego ukladu wyzwalajacego 11 jest wcisniety, to rejestr czasu jest kasowany, rejestrowi danych podstawowych 9 wydaje sie polecenie, aby skasowal swoja zawartosc, druga logiczna siec 10 otrzymuje zezwolenie na skasowanie danych, przy czym pierwsza logiczna siec 5 jest zablokowana. Dzieki temu ma sie pewnosc, ze do pobudzenia urzadzenia tylko zawartosc rejestru danych podstawowych 9 podawana jest na wejscie konwertera R—S 6. Stan ten utrzymuje sie na czas dzialania impulsu startowego przedstawionego w pierwszym rzedzie na fig. 3, który to impuls podawany jest na wejscie sygnalu startowego B jednostki sterujacej 4. Aby dalszy czas trwania tl opóznic wzgledem tylnej strony sygnalu startowego, jednostka sterujaca 4 poprzez pierwsze wyjscie KI podaje sygnal wyzwalajacy dla pierwszej logicznej sieci 5. Do konwertera R-S 6 moga wiec byc podawane wylacznie dane o charakterze dynamicznym Po zakonczeniu trwania impulsu podanego na pierwsze wyjscie KI jednostka steru¬ jaca 4 wysyla sygnal do trzeciego wyjscia K2, który to sygnal wyzwala ciagle podawanie impulsów z konwertera 6. Sygnaly te kodowane sa przez stopien kodujacy 7 i nastepnie przesylane sa do wejscia danych 19 pamieci posredniej 8. Te ciagi sygnalów przedstawiaja stany chwilowe obserwowanych procesów zwiazane z przyporza¬ dkowanymi chwilami czasu. Drugie wyjscie K3 jednostki sterujacej 4 podaje sygnal wyzwalajacy uruchomienie pamieci posredniej 8 w chwili przebiegu impulsu startowego i sygnal ten przebiega w czasie t3, dluzszym, niz sygnal podany na trzecim wyjsciu o czasie dzialania t2. Koniecznosc opóznienia miedzy przebiegiem impulsu startowego a sygnalem wyzwalajacym podawanym na pierwsze wyjscie mozna wytlumaczyc tym, ze pamiec posrednia 8 jest gotowa do przyjecia ciagu sygnalów, gdy przy wlaczeniu takze pamiec posrednia 8 znajduje sie w stanie spoczynku. Pamiec posrednia 8 moze byc celowo zrealizowana za pomoca pamieci na tasmie magnety¬ cznej, poniewaz nadaje sie ona^do zapamietania wiekszej ilosci informacji. Mechanika pamieci na tafcnie magne¬ tycznej pozwala podczas odpowiednio dobieranego okresu czasu tl osiagnac predkosc robocza wymagana przy wczytywaniu danych. Pierwsza logiczna siec 5 jest zwolniona dzieki impulsowi podanemu na pierwsze wyjscie KI, a nastepnie wspomniany sygnal zostaje podany na trzecie wyjscie K2 w okresie czasu t2. W ten sposób pamiec posrednia 8 znajduje sie tylko wtedy w uzyciu, gdy na jednym z wejsc danych pojawia sie sygnal przedstawiajacy zmiane stanu, jesli sygnaly danych posiadaja na tasmie magnetycznej szczególnie duza gestosc zapisu, to nastepujace po sobie sygnaly danych oddzielone sa tylko przestrzenia wynikajaca z czasu rozbiegu zatrzymanego mechanizmu. Zarejestrowane sygnaly zawsze sa tej samej dlugosci, dlugosc ta zalezy od liczby kanalów wejsciowych, jak równiez od rozróznialnosci rejestru czasu 2 urzadzenia. Powyzsza granica predkosci6 132084 dzialania urzadzenia ustalona jest parametrami konkretnego typu pamieci posredniej 8, z czego wynika maksy¬ malna wartosc rozróznialnosci. Okres czasu pomiedzy zmianami stanów zauwazanymi poprzez poszczególne kanalowe nadajniki sygnalów Ai nie moze byc krótszy, niz minimalny okres zapisu okreslony pamiecia posred¬ nia 8.O ile na dwa lub wiecej wejsc sygnalowych urzadzenia równoczesnie, lub podczas krótszego okresu niz minimalny okres zapisu podany jest nastepny impuls przedstawiajacy zmiane stanu, wówczas powstaja dwie mozliwosci. W jednym przypadku cykl zapisu poprzez jednostke sterujaca 4 urzadzenia jest ponawiany, gdy dalsze sygnaly wysylane sa wprawdzie przed wykonaniem zapisu, jednakze po wypisaniu pierwszych danych z rejestru stanu 1. Jesli sygnaly wysylane sa przed lub podczas zapisywania, wówczas przyjete sa one przez urzadzenie w taki sposób, jak gdyby wysylane byly równoczesnie. Urzadzenie zapamietuje wiec dane nadcho¬ dzace do wejsc sygnalowych pamieci posredniej 8. Poprzez manualny start lub spodowany zaprogramowanym sygnalem wywolawczym maszyny matematycznej, zapamietane dane wprowadzane sa z duza predkoscia przeno¬ szenia do maszyny matematycznej 17 i odpowiednio do jej programu, wykorzystujacego te dane. W przypadku startu manualnego przy nacisnieciu wylacznika Ny2 do wejscia sterujacego zapisem 22 pamieci posredniej 8 wysylany jest rozkaz, którego zadanie przekazywane jest równiez jednostce dopasowujacej 16. Predkosc czytania wstecznego okreslona jest przez maszyne matematyczna. Mozna ja tez nastawiac manualnie w jednostce wybiera¬ jacej predkosc. Z wyjscia danych 20 pamieci 8 ciag sygnalów podawany jest poprzez stopien dekodujacy 14, jak równiez poprzez czlon kontroli bledów 15 do jednostki dopasowujacej 16, skad przesylany jest do maszyny matematycznej 17.Urzadzenie moze byc równiez zrealizowane w wykonaniu przenosnym. Jako nosniki danych stosuje sie kasety tasmy magnetycznej, a poprzez przelozenie tasmy magnetycznej moze byc rozwiazane przelaczanie zapi¬ su i odtwarzania. Urzadzenie zawiera wiec dwie czesci skladowe: czesc rejestrujaca dane obejmujaca jednpstki poprzedzajace pamiec posrednia 8 i przyrzady, jak równiez czesc rejestrujaca dane pamieci posredniej 8 z ele¬ mentami, w które wklada sie kasete; czesc przetwarzania danych obejmujaca jednostki i urzadzenia nastepujace po pamieci 8, a wiec równiez jednostke dopasowujaca 16, lub przynajmniej jej czesc, nastepnie czesc odtwarza¬ jaca pamieci posredniej 8 z elementami, w które wklada sie kasete. Znajduje tu zastosowanie przelacznik 18, który sluzy do kontroli normalnego dzjalania i usytuowany jest miedzy jednostka zabezpieczenia pradowego TE a ukladem, i umozliwia oszczedna gospodarke energia. Przelacznik 18 wskutek informacji otrzymanej z czwarte¬ go wyjscia K4 jednostki sterujacej 4 przylaczajednostke zabezpieczenia pradowego, która w stanie gotowosci nie kieruje praca. Wstanie gotowosci do pracy napiecie robocze dolaczone jest tylko do rejestru stanów 1, rejestru czasu 2, jak równiez do usytuowanej w jednostce sterujacej 4 jednostki kontrolnej 25. Odpowiednio do tego, w okresach gotowosci, które moga wynosic znaczna czesc czasu pracy obniza sie zuzycie pradu o rzad wielkosci.Przykladowo na czas gotowosci 8 ... 80 godzin przypadalo 45 minut czasu pracy.Na fig. 2 przedstawiony jest schemat blokowy korzystnego przykladu wykonania jednostki sterujacej 4, która zastosowana jest w urzadzeniu wedlug wynalazku. Wejscie sygnalu startowego B przylaczone jest do kazdego wejscia jednostki generatora synchronizujacego 26, jednostki kontrolnej 25, jak równiez pierwszej pa¬ mieci pomocniczej 28, i dalej do wyjscia pierwszego generatora impulsów 29. Kazde wyjscie jednostki generatora synchronizujacego 26, która to jednostka po uplynieciu czasu tl, t2 oraz t3 wysyla impuls, polaczone jest z kazdym wejsciem drugiego nadajnika impulsów 30, trzeciego nadajnika impulsów 31 i drugiej pamieci pomocni¬ czej 27, a ponadto jednostki kontrolnej 25. Wyjscie drugiego nadajnika impulsów 30 polaczone jest z kazdym wejsciem trzeciego nadajnika impulsów 31 i jednoczesnie drugiej pamieci pomocniczej 27. Wyjscie podajace sygnal wyzwalajacy ste — drugiej pamieci pomocniczej 27 polaczone jest z kazdym z wejsc pierwszej pamieci pomocniczej 28, a wyjscie podajace sygnal st pierwszej pamieci pomocniczej 28 polaczone jest z wejsciem podajacym sygnal startowy ponowiony Ui pierwszego generatora impulsów 29. Pierwsze wyjscie KI jednostki sterujacej stanowi wyjscie drugiego generatora impulsów 30, drugie wyjscie K3 stanowi wyjscie jednostki genera¬ tora synchronizujacego 26, trzecie wyjscie K2 stanowi wyjscie trzeciego generatora impulsów 31, natomiast czwarte wyjscie K4 tej jednostki sterujacej stanowi wyjscie jednostki kontrolnej 25.Sposób dzialania objasniony jest tylko do momentu wytworzenia sygnalu wyjsciowego, poniewaz sposób dzialania sygnalów przesylanych z wyjsc KI, K2, K3 i K4 do innych zespolów urzadzenia zostal juz opisany.Wskutek impulsu podanego do wejscia sygnalu startowego B jednostka kontrolna 25 przelacza stan czwarte¬ go wyjscia K4, na przyklad na stan logicznego L i we wspomniany sposób przelacznik 18 przelacza uklad ze stanu gotowosci do stanu pracy. Tylnym zboczem impulsu startowego pobudzana jest jednostka generatora synchronizujacego 26, która to jednostka wytwarza trzy ciagi impulsów i tak dlugo nie moze byc na nowo pobudzona, az sygnal nie przeplynie galezi. Podczas pracy jednostki generatora synchronizujacego 26, to jest podczas odcinka czasu tl + t2 + t3 na drugie wyjscie K3 podawany jest sygnal wyzwalajacy (np. stan L). Drugi generator impulsów 30 pobudzany jest poprzez sygnal przychodzacy po czasie tl z jednostki generatora synchro¬ nizujacego 26. Tylne zbocze impulsu podawanego z generatora impulsów 30 pobudza trzeci generator impulsów132084 7 31, korzystnie bistabilny przerzutnik, a drugi generator impulsów 30 powraca do stanu równowagi dzieki sygna¬ lowi przychodzacemu po czasie tl + t2 z jednostki generatora synchronizujacego 26. Tylnezbocze wspomniane¬ go impulsu podawanego z generatora impulsów 30 równoczesnie wytraca ze stanu równowagi druga pamiec pomocnicza 27, która powraca do stanu podstawowego dzieki impulsowi podanemu po uplywie czasu tl + t2 + t3 z jednostki generatora synchronizujacego 26. Ten sam impuls przywraca do stanu wyjsciowego równiez jednostke kontrolna 25 i dzieki temu czwarte wyjscie K4 powraca takze do stanu podstawowego, do stanu gotowosci.Sygnaly sterujace sa wiec przez jednostke sterujaca 4 wytwarzane w taki sposób, ze praca pierwszej i drugiej pamieci pomocniczej 28 i 27, jak równiez pierwszego generatora impulsów 29 hie odgrywa decydujacej roli.Jednostki te sa potrzebne z tego powodu, poniewaz prawie równoczesnie z sygnalem startowym przychodzacym z kanalu na wejscie sygnalu startowego B moze nadejsc sygnal startowy z innego kanalu (startowanie podwój¬ ne). Jak to wlasnie wspomniano, moga przy tym wystapic dwa warianty.Na fig. 4 przedstawiony jest taki przypadek, gdy po podaniu pierwszego sygnalu startowego I, jednakze przed przepisaniem danych do konwertera R-S 6 przychodzi sygnal startowy II. Stan rejestru stanów 1 jest wprawdzie zmieniony, poniewaz sygnal z odpowiedniego kazdego nadajnika sygnalów Ai podawany jest do niego, jednakze sygnal startowy nie zadziala na jednostke sterujaca, a uklad rejestruje sygnal tego rodzaju, jak gdyby obydwa sygnaly podawane byly naraz. Informacja nie jest wiec tracona, lecz przydzielona jest jej nieco wczesniejsza chwila czasu, niz nastepuje zmiana stanu, blad czasu jest mniejszy niz okres 11.Fig. 5 przedstawia taki przypadek, gdy czas zwloki pomiedzy dwoma sygnalami startowymi przekracza przedzial czasu tl, przeprowadzane jest akurat przepisywanie. W tym przypadku proces podawania danych jest wznawiany w calosci przez jednostke sterujaca w taki sposób, ze impuls startowy II jest przy tym zapamietany w pierwszej pamieci pomocniczej 28, która pobudzana jest do dzialania przez sygnal wyjsciowy ste drugiej pamieci pomocniczej 27, nastepnie gdy druga pamiec pomocnicza w opisany wlasnie sposób powrócila do stanu podstawowego po uplynieciu czasu tl +12 +13 i sygnal ste zostal zakonczony. Sygnal st pierwszej pamieci pomocniczej 28 pobudza pierwszy generator impulsów 29, którego impuls startu ponowionego Ui na wejsciu sygnalu startowego pobudza aktywnosc samego procesu, który uruchamianyjest takze poprzez impulsy startowe wytworzone przez którykolwiek z nadajników sygnalów Ai. Skoro wylania sie równiez blad czasu, wówczas impuls II podawany jest do pamieci posredniej 8 z taka informacja o czasie, jak gdyby naplywal on na koniec cyklu uruchamianego impulsem I. Ten blad czasu zawiera sie w okresie t2 + t3. Nie tylko okres czasu tl, lecz takze t2 + t3 sa praktycznie tak krótkie, ze blad czasu wynosi ± 1 cyfra cyfrowego systemu rejestracji.Z opisu wynika wyraznie, ze urzadzenie wedlug wynalazku moze byc stosowane róznorodnie, wedlug omówionego przykladu realizacji, dzieki czemu przebieg produkcyjny moze byc kontrolowany w sposób ekono¬ miczny i niezawodny, procesy produkcyjne mozna analizowac, braki moga byc wykrywane. Równiez wykorzy¬ stanie sily roboczej daje sie dobrze kontrolowac. Przenosna forma wykonania z jednostka kasetowa tasmy magnetycznej, moze byc umieszczona w miejscu zapisu, a zapis moze nastepowac niezaleznie bez przylaczonej sieci zasilajacej oraz sieci lacznosci, a potem kaseta jest wkladana do jednostki odczytujacej pracujacej na zasa¬ dzie obliczen lancucha obróbki danych. W ten sposób dalsza obróbka danych moze juz byc przeprowadzona w pracy nadaznej. Tamozliwosc posiada duze znaczenie zwlaszcza w rolnictwie, gdzie ani siec lacznosci, ani siec zasilajaca nie sa tak rozbudowane, dzieki czemu moze pracowac bezposrednio w systemie nadaznym. Nowocze¬ sne wymagania produkcyjne potrzebuja zwlaszcza w tej dziedzinie efektywnej gospodarki silami roboczymi i srodkami produkcji, które moga sie urzeczywistnic wylacznie dzieki zastosowaniu nowoczesnych metod organi- zaqi pracy.Zastrzezenia patentowe 1. Urzadzenie do równoleglej obserwacji kilku procesów zachodzacych równoczesnie, lub czesciowo ze znikoma komutacja, jak równiez do rejestrowania oraz do dalszego przetwarzania zaobserwowanych cech proce¬ sów, kazdorazowo skladajacych sie z wystepujacych na zmiane procesów elementarnych, które to przetwarzanie odpowiednio oparte jest na obliczeniach zarejestrowanego zbioru danych, znamienne tym, ze urzadze¬ nie to posiada rejestr stanów (1) wyposazony w przynajmniej n równoleglych wejsc kanalowych in równole¬ glych wyjsc oraz rejestr czasu (2) wyposazony w p równoleglych wyjsc, korzystnie p = 5, przy czym z równole¬ glymi wejsciami kanalów rejestru stanów (1) polaczone sa po jednym wejscia sygnalowe ukladu, a równolegle wyjscia rejestru stanów (1) i rejestru czasu (2) polaczone sa z odpowiednimi wejsciami wyposazonej wn+p równoleglych wejsc danych logicznej sieci (5), która ma wejscie sygnalu blokujacego (T) oraz wejscie sygnalu wyzwalajacego, przy czym wyjscia logicznej sieci (5) bezposrednio lub posrednio lacza sie z wejsciem danych (19) pamieci posredniej (8), a wyjscie danych (20) pamieci posredniej (8) polaczone jest bezposrednio lub8 132084 posrednio zjednostka dopasowujaca (16) dalszego urzadzenia do obróbki sygnalów, korzystnie z maszyna mate¬ matyczna (17), ponadto urzadzenie zawiera pierwszy uklad wyzwalajacy (11) i drugi uklad wyzwalajacy (12), które wyposazone sa w manualny element obslugi, przy czym wyjscie (24) pierwszego ukladu wyzwalajacego (11) polaczone jest z wejsciem logicznej sieci (5), wyjscie drugiego ukladu wyzwalajacego (12) polaczone jest z wejsciem sterowania zapisem (22) pamieci posredniej (8), ponadto urzadzenie zawierajednostke sterujaca (4), do której wejscia sygnalu startowego (B), poprzez czlon dopasowujacy, korzystnie diody pólprzewodnikowe, polaczone sa wszystkie wejscia sygnalowe urzadzenia, przy czym pierwsze wyjscie (KI) jednostki sterujacej (4) polaczone jest z wejsciem sygnalu wyzwalajacego logicznej sieci (5), a drugie wyjscie (K3) polaczone jest z wejsciem sterowania (21) pamieci posredniej (8). 2. Urzadzenie wedlug zastrz. 1, znamienne tym, ze z wyjsciem (23) pierwszego ukladu wyzwalaja¬ cego (11) polaczone jest wejscie rejestru danych podstawowych (9) posiadajace q równoleglych wyjsc, korzy¬ stnie q = 8, które to równolegle wyjscia rejestru danych podstawowych (9) polaczone sa z równoleglymi wej¬ sciami drugiej logicznej sieci (10), a ponadto drugie wyjscie (24) pierwszego ukladu wyzwalajacego (11) polaczo¬ ne jest takze z wejsciem sygnalu wyzwalajacego (H) drugiej logicznej sieci (10), przy czym wyjscia drugiej logicznej sieci (10) polaczone sa równiez bezposrednio lub posrednio z wejsciem danych (19) pamieci posredniej (8). 3. Urzadzenie wedlug zastrz. 2, znamienne ty m, ze pomiedzy wyjsciem logicznej sieci (5) oraz wyjsciem drugiej logicznej sieci (10) a wejsciem danych (19) pamieci posredniej (8) wlaczony jest lancuchowy uklad polaczen równoleglo-szeregowego konwertera (6) i stopnia kodujacego (7), przy czym z wejsciem steruja¬ cym równoleglo-szeregowego konwertera (6) polaczone jest trzecie wyjscie (K2) jednostki sterujacej (4), a po¬ nadto miedzy wyjscie danych (20) pamieci posredniej (8) a jednostka dopasowujaca (16) dalszego urzadzenia do przetwarzania sygnalów wlaczone sa szeregowo ze soba polaczone stopien dekodujacy (14) oraz jednostka kontroli bledów (15). 4. Urzadzenie wedlug zastrz. 1, znamienne tym, ie pierwszy i drugi uklad wyzwalajacy (11 i 12) posiadaja takze wejscie sygnalu startowego, z którym jest polaczone kazde wyjscie jednostki dopasowujacej (16). 5. Urzadzenie wedlug zastrz. 4, znamienne tym, ze miedzy wyjsciem jednostki dopasowujacej (16) a wejsciem pamieci posredniej (8) wlaczony jest stopien doboru predkosci (13). 6. Urzadzenie wedlug zastrz. 1, znamienne tym, ze wejscie sygnalu startowego (B) jednostki sterujacej (4) polaczone jest z wejsciem jednostki generatora synchronizujacego (26), z wejsciem jednostki kon¬ trolnej (25) oraz wejsciem pierwszej jednostki pamieci pomocniczej (28), której wyjscie polaczone jest z pier¬ wszym generatorem impulsowym (29), którego wyjscie polaczone jest z wejsciem sygnalu startowego (B), przy czym kazde wyjscie jednostki generatora synchronizujacego (26) polaczone jest z kazdym wejsciem drugiego generatora impulsów (30) trzeciego nadajnika impulsów (31), a ponadto drugiej pamieci pomocniczej (27), i jednoczesnie jednostki kontrolnej (25), a ponadto wyjscie drugiego nadajnika impulsów (30) polaczone jest z kazdym wejsciem trzeciego generatora impulsów (31) polaczonego z pamiecia pomocnicza (27), przy czym wyjscie drugiej pamieci pomocniczej (27) polaczone jest z jednym z wejsc pierwszej pamieci pomocniczej (28), a wyjscie pierwszej pamieci pomocniczej (28) polaczone jest z wejsciem pierwszego generatora impulsów (29), przy czym pierwsze wyjscie (KI) stanowi wyjscie drugiego generatora impulsów (30), drugie wyjscie (K3) stanowi wyjscie jednostki generatora synchronizujacego (26), a trzecie wyjscie (K2) stanowi wyjscie trzeciego generatora impulsów (31), natomiast czwarte wyjscie (K4)jednostki sterujacej (4) stanowi wyjscie jednostki kontrolnej (25).132 084 B Ka- (} 18 Y 13 ' f TE Fig.1 Fig. Z132 084 €t Vf l l n n Fig.3 FigA L_ T K± ti t2 t3 K3 K1 K2. : • n I I I I I I I f I I I , i ' ' Fi95 JB ste st ui Pracownia Poligraficzna UP PRL. Naklad 100 cgz.Cena 100 zl. PLThe subject of the invention is a device for the simultaneous observation of several processes taking place simultaneously or partially with minimal commutation, as well as for recording and further processing of the observed features of processes, especially work processes. The solution according to the invention is suitable for time recording of work processes and for processing registered data, but they can also be used in many other fields. Dotad uses numerous manual or machine methods to record the course of the working day as a means of organizing the work. 1976 issue of the yearbook "Zeitschrift fur Arbeitswissenschaft" on pages 156 to 160 by HJ Hamisch and his colleagues, the work items are shown in a code list and the code number of the relevant event is entered at the beginning or end of the process by per sonel performing the recordings using the keyboard. The device remembers the code number as well as the date of entry. The importance of this solution is that the possibility of loading it is quite limited, making it impossible to photograph changes in several elementary processes. Moreover, this method requires special attention on the part of the testing personnel, which contributes significantly to the fact that this method is burdened with the subjective error of the testing personnel. The aforementioned method was automated in various ways and was described in the book "Messgerate der Arbeitsorganisierung" by Sandor Szalai (Maszaki Kónywkiadó, 1969 - Technika publishing house, 1969). The above-mentioned publication presents a telemetry recording device which, using an ink pen, records on a paper one workflow on tape.2 132084 The following devices are suitable for the graphical recording of several workflows: Centralograph, Processor, and also a productograph. Although these devices are suitable for the recording of several workflows occurring in parallel, their common disadvantage is that they do not They provide the correct amount of data for direct electronic data processing. A straight line is drawn on the paper tape as it moves with constant speed as an element of the work, which line is considered to be the duration of the process. For visual evaluation it is very illustrative and therefore these devices can be used successfully for many purposes, however, further machining in the case of a large number of work processes is quite difficult, because these recorded results must be manually applied to machine-readable data carriers. Of the modern time analyzers, the "Chronarith" by OTTO-OTTO stands out GmbH. The operator here enters the code of the corresponding process element using a keyboard on a perforated or magnetic tape, including the start and end of processes. The disadvantage of the device is that the recording is performed by the operator, i.e. it is always possible to obtain a counterfeit code, and moreover, only one process code can be entered at the same time. The aim of the invention is to develop such a device that enables economical electronic processing of data while reducing the possibility of the occurrence of a subjective error to a minimum, which allows for the implementation of complete automation of any phase of the process, while the subjective error can be completely eliminated Device for parallel observation of several processes occurring simultaneously or partially with negligible commutation, as well as for recording and further processing of the observed features processes consisting of the changing elementary processes, which processing is suitably based on the computation of the registered data set, according to the invention consists in the fact that the device has a state register equipped with y at least n parallel channel inputs and n parallel outputs, and a time register equipped with parallel outputs, preferably p = 5, with one signal input of the system connected to the parallel channel inputs of the state register. In parallel, the outputs of the state register and the time register are connected to the corresponding inputs of the n + p parallel data inputs of the logic network, which have a blocking signal input and a triggering signal input. The logical network outputs are directly or indirectly connected to the intermediate memory data input and the intermediate memory data output is directly or indirectly connected to the matching unit of a further signal processing device, preferably a mathematical machine. In addition, the apparatus comprises a first trip circuit and a second trip circuit, which are provided with a manual operating element, the output of the first trip circuit being connected to a logical network input and the output of the second trip circuit connected to an intermediate-memory write control input. Moreover, the device comprises a control unit to which the start signal inputs are connected via a matching element, preferably semiconductor diodes, all signal inputs of the device are connected, the first output of the control unit being connected to the trigger signal of the logical network and the second output connected to the memory control input. Connected to the output of the first trip unit is an input of the master data register having q parallel outputs, preferably q = 8, which parallel outputs of the master data register are connected to the parallel data inputs of the second logical network. In addition, the second output of the first trip circuit is also connected to the trigger input of the second logical network, the outputs of the second logical network are also connected directly or indirectly to the intermediate storage data input. Between the logical network output and the second logical network output and the intermediate data input of the network, is a parallel-to-serial connection system of a converter and a coding stage. Connected to the control input of the parallel-serial converter is the third output of the control unit. In addition, a decoding stage and an error control unit are connected in series between the intermediate memory data output and the matching unit of the further signal processing device. The first and second triggers also have a starter signal input to which each output of the output matching unit is connected. The input of the control unit start signal is connected to the input of the synchronizing generator unit, to the input of the control unit and to the input of the first auxiliary memory unit, the output of which is connected to the first pulse generator, whose output is connected to the input of the start signal. Each output of the synchronizing generator unit is connected to each input of the second pulse generator of the third pulse generator of the second auxiliary memory and at the same time the control unit. In addition, the output of the second pulse generator is connected to each input of the third pulse generator connected to the auxiliary memory. The output of the second auxiliary memory is connected to one of the inputs of the first auxiliary memory, and the output of the first auxiliary memory is connected to the input of the first pulse generator 3, the first output of the control unit is the output of the second pulse generator, the second output of this unit is the output of the unit of the synchronizing generator, the third output of this unit is the output of the third pulse generator, and the fourth output of the control unit is the output of the control unit. Using the solution according to the invention, the reception of information and further data processing takes place with the participation of operating personnel, but it can also be automated. Only the total number of information items needed for machine processing is produced, namely in a form which is suitable for direct machine processing. At the same time, due to the significant reduction in the amount of data to be produced, as well as the methods of data reception, the observation can also be taken over by the operator, he can report a change of state by activating the signal transmitter without fear of code corruption, because the operation identification results automatically from the connection between the given the signal transmitter and the corresponding memory channel. Only the change of state is reported by the operator, it is not possible to select a different value from the code. Thus, with manual signaling there is only the possibility of a single subjective distortion. A channel fault occurs when an operator triggers another channel of the assigned signal transmitter during a state change. The probability of a subjective distortion is much lower than the selection of erroneous information in the known solution, in which the operator's interference in the solution according to the invention is a reflex procedure, consisting in visual action, while in the case of a known method, a rational decision must be made. However, the invention follows from the above-mentioned consequences. Although data ingestion occurs in parallel on n channels, data processing may be performed serially, accordingly, data storage indirectly prior to processing may be on one channel, writing may be serially. It follows that in relation to a given process Fi only changes of states are recorded, during elementary processes and during breaks, there is enough space on the particular path of the data carrier to receive the signals of the relevant other processes (Fiąk; i i + k between the neighboring changes of the states of the process Fi process the information regarding state changes in the processes of Fiąk, the more so as it is rarely possible to count that a change of states occurring in several processes simultaneously. The resulting obstacles can be easily overcome. input is reduced to a minimum and the idle use of arithmetic elements is also reduced to a minimum, the use of the machine time is at most the nth part of the memorization process, but as a rule it is even smaller. According to the invention, N pieces (N n) transmitters are used signals and use at least n-channel memory, because the signals representing the fact of state change on the In all cases, data logging is more than n channels. If both data (state, time) are produced by a single channel signal transmitter, whose output signal contains both information, then N = n, and the output of each channel of the parallel register has at least two bits , while the time data as a rule have several bits each time. If the channel signal transmitter produces only a signal representing the fact of state change, whereby the corresponding time signal is given by the central signal transmitter to the state data, then the memory inputs have 1 bit and hence is here n channel signal transmitters used together and one time signal transmitter, i.e. N = n +1. If, irrespective of the fact that the time base is provided by a central device - the instantaneous time data are generated separately by channels, then to determine the fact or the moment of time channel independent is required for status changes y signal transmitter, i.e. N = 2n. The device according to the invention can also be used for the observation of mass production processes - also with production continuity control, with short downtimes, which are necessary or at least unavoidable consequences of the production process, are not considered as break states. Only after a certain pause time has elapsed, the appropriate signal transmitter sends a pair of data representing the final phase of the elementary process. In the case of mass production, while changes in states occur in large quantities and within the permissible deviation range, and are repeated at regular intervals, unnecessary data processing, such as also, the memory capacity of the control circuit can be avoided in such a way that a data pair to be stored is produced only for each mth change of state, where m is e.g. for a tenth or thousandth order of 132084 quantities, or when produced for each state change, to in the memory, only every mth pair of data is entered. This can be done in such a way that the sequence of the output signals of the channel transmitter or transmitters, the operating and operating signals at the observation site is divided by p m and the resulting signal is fed into intermediate memory. It is also ensured that the change of state in all intervals occurring at the observation site with an irregular frequency, regardless of other measures occurring at the observation site, e.g. alarming, switching off - is also entered in the intermediate memory, if no State changes that have not yet been reported. This method of implementation can naturally be used by skipping gaps that are shorter than those described. These variants of the solution for mass production can be used, for example, in a canning factory, where, in connection with closing all the bottles that are fed one after the other in the sequence of production , there is a pause, then the next bottle is closed. The only interesting question is whether production is in progress or is down. Then no signal is given so long until the normal pause time between closing both bottles has passed. In order to perform a simultaneous counting by signals triggered by state changes, that is regularly to the duration of the pauses, a data pair is produced and fed to each mth change of state. The subject of the invention is explained in more detail in the example embodiment in the drawing in which Fig. 1 shows a block diagram of the device, Fig. 2 - a block diagram of a control unit constituting a component of the device, Fig. 3 - the course of impulses of the control unit triggered by a starting impulse, and Figs. 4 and 5 show the formations of these signals, which arise in the 1 shows that the channel signal transmitters Al ... An (and further Ai) through the signal inputs of the device are not shown for the sake of clarity - they are connected to each signal input n- channel state register 1 and at the same time via matching devices, preferably semiconductor diodes with a common point 3, which connects to the input of the starting signal B of the control unit. The n parallel outputs of the state register 1 are connected to each data input of the first logical network 5. To the further data inputs of the first logical network 5 are p parallel (for example five) outputs of time register 2 producing time information of the 5-digit example. Thus, at the output of the first logical network 5, elementary information corresponding to the dynamic state appears at all times n + p. The correct content of this information is made available at the beginning of the process through a register of basic data, equipped with q (generally taking: q = n + p) of parallel outputs that are connected with the parallel data inputs of the second logical network 10. The outputs of both logical networks 5 and 10 correspondingly also matched ones are connected together with the parallel inputs of the parallel-serial converter 6, hereinafter referred to as the RS converter, thanks to which it is possible that at a specific time each time the useful signal can be supplied only to one logical network 5 or 10. Converter output The RS 6 is connected via a coding stage 7 connected in a string connection to the data input 19 of the intermediate memory 8. Data output 20 is connected via a string connected decoding stage 14 and an error checking unit 15 to the input of the matching unit 16 of a further signal processing device, for example mathematical machine 17. The first triggering unit of the device which is switched on, for example, via the Nyl button, is connected via one or more outputs 23 or 24 to the trigger input E of the second logical network 10 and is simultaneously connected to the blocking signal input T of the first logical network 5 and further to the start signal input of the basic data register 9, with the reset input N of time register 2, as well as through the common point 3 is connected to the start signal input B of the control unit 4. The connections can be presented in different ways, because individual signals can also be taken over from other points on a positively connected connection. The only thing that matters is that the first trigger unit 11 is connected via the same operating (n) output (s) not only to the blocking signal input T of the first logical network 5, but also to the trigger input E of the second logical network 10, because in this In this case, it is certain that the useful signal is always supplied from only one logical network 5 or 10, connected together with the parallel inputs of the R-S 6 converter. The second device triggering circuit, which can be switched on, for example, with the Ny2 button through one or two outputs, connects to the write control input 22 of the intermediate memory 8, and furthermore to the control output of the matching unit 16. The first KI output of the control unit 4 is connected to the trigger input of the first logical network 5, the second K3 output is connected to the control input of the memory 21 of the intermediate memory 8. In the embodiment example, the third output K2 of the control unit 4 is connected to the input 132084 5 with a converter R — S 6, the fourth output K4 is used to control normal operation and in the example this output is connected to the control input of switch 18, which is connected between the supply unit and the system. The device operates at a certain processing speed and processing process. data is controlled on the basis of its planned course, for example, a network of actions by the operator by the operation of the switch Nyl against Ny2. In case when data processing should be carried out at a selected speed and it is also desired that its course be automated, then the appropriate outputs ( the output) of the further signal processing devices, in the example of the mathematical machine 17, are connected to the corresponding inputs of the control unit 16 and the corresponding outputs of the matching unit 16 are connected to the control input of the first or second trigger circuit 11 or 12, while the output directly or it is not connected to the input of the intermediate memory speed selecting device 8 (directly when the speed selecting mechanism is inside the memory 8, otherwise via the speed selection stage 13). The operation of the described device is explained below. If there is a state change in the observed process, then a signal is produced which represents that state change. It comes true through a single impulse. For this purpose, a channel signal transmitter is used, which consists of a switch and a differential element connected in series. The circuit breaker is triggered by operating personnel or by a signal transmitter connected to the circuit breaker control input. At the output of the circuit breaker, there is a change of state at each tripping, for example, in the initial phase of a process element, it switches to state L, and in the final phase to 0, or vice versa. The differential element therefore produces an impulse triggered once by the leading edge, another time by the trailing edge of the pulse. This impulse is applied to the input of the start signal of the control unit 4, while the signals representing the instantaneous state of the observed processes are continuously fed to the state register 1. If the wrong number of impulses were coming from a channel, then the channel cell remembers, for example, the state L, and in the case of the arrival of the correct number of impulses, the corresponding state O is created. Time register 2 is equipped with a quartz oscillator with a pulse signal shown in the figure. , therefore, the instantaneous time is given continuously at its output. The basic data register 9 shows in this device the state that occurs when the device is triggered, it is the so-called identification data, the elements of which (time base, characteristic measurement code) are set by the operator. As soon as switch Nyl of the first trip circuit 11 is depressed, the time register is erased, the master data register 9 is instructed to erase its contents, the second logical network 10 is allowed to erase data, the first logical network 5 is disabled. Thanks to this, it is certain that to activate the device only the contents of the basic data register 9 are fed to the input of the converter R — S 6. This state remains for the duration of the start impulse shown in the first row in Fig. 3, which impulse is given to input of start signal B of control unit 4. In order to delay the duration tl with respect to the rear side of the start signal, control unit 4 gives a trigger signal for the first logical network 5 via the first KI output 5. Therefore, only dynamic data can be fed to the RS 6 converter. At the end of the duration of the pulse given to the first output KI, the control unit 4 sends a signal to the third output K2, which signal triggers the continuous supply of pulses from the converter 6. These signals are encoded by the coding stage 7 and then sent to data input 19 of the intermediate memory 8 These signal strings represent the instantaneous states of the observed processes related to assigned moments of time. The second output K3 of the control unit 4 gives a signal that triggers the activation of the intermediate memory 8 at the time of the starting impulse, and this signal runs at a time t3, longer than the signal given on the third output with an operation time t2. The need for a delay between the waveform of the starting impulse and the trigger signal fed to the first output can be explained by the fact that the intermediate memory 8 is ready to receive the sequence of signals, when the intermediate memory 8 is also at rest when it is turned on. Intermediate memory 8 can be deliberately implemented by means of a memory on a magnetic tape, because it is suitable for storing more information. The mechanics of memory on the magnetic taffeta allow, during an appropriately selected period of time, to achieve the operating speed required for data reading. The first logical network 5 is released by a pulse applied to the first output KI, and then said signal is applied to the third output K2 in a period of time t2. In this way, the intermediate memory 8 is only in use, when at one of the data inputs there is a signal representing a change of state, if the data signals have a particularly high write density on the magnetic tape, then the following data signals are separated only by the spaces resulting from the rundown time of the stopped mechanism. The recorded signals are always of the same length, this length depends on the number of input channels as well as on the discrimination of the time register 2 of the device. The above speed limit 132084 of the device operation is determined by the parameters of a particular type of intermediate memory 8, from which the maximum value of discrimination results. The period of time between the state changes observed by individual channel signal transmitters Ai may not be shorter than the minimum recording period specified in the intermediate memory 8. If for two or more signal inputs of the device simultaneously or during a period shorter than the minimum recording period the next is given an impulse representing a change of state, then two possibilities arise. In one case, the write cycle via the control unit 4 of the device is repeated when further signals are sent, although before the write is performed, but after writing the first data from the state register 1. If the signals are sent before or during the writing, then they are received by the device as such. way as if they were sent simultaneously. The device therefore remembers the data coming to the signal inputs of the intermediate memory 8. By manual start or triggered by a programmed call signal of the mathematical machine, the stored data is entered at a high transfer speed into the mathematical machine 17 and according to its program using the data. In the case of manual start, when the switch Ny2 is pressed, an command is sent to the write control input 22 of the intermediate memory 8, the task of which is also transferred to the matching unit 16. The speed of the back reading is determined by the mathematical machine. It can also be set manually in the speed selector. From the data output 20 of the memory 8, the signal string is fed via the decoding stage 14 as well as via the error checking member 15 to the matching unit 16, from which it is sent to a mathematical machine 17. The device can also be implemented in a portable embodiment. Magnetic tape cassettes are used as data carriers, and by translating the magnetic tape, switching between recording and playback can be solved. The apparatus therefore comprises two components: a data-recording part comprising the units preceding the intermediate memory 8 and devices, as well as a data-recording part of the intermediate memory 8 with elements in which the cassette is inserted; the data processing part comprising the units and devices following the memory 8, hence also the matching unit 16, or at least a part thereof, then the intermediate memory reproducing part 8 with the elements into which the cassette is inserted. A switch 18 is used here, which serves to control the normal operation and is located between the current protection unit TE and the system, and enables energy saving. The switch 18, on the basis of the information received from the fourth output K4 of the control unit 4, connects a current protection unit which, when in standby, does not operate. Standby operating voltage is only applied to the state register 1, time register 2, as well as to the control unit 25 located in the control unit 4. Accordingly, during standby periods, which can amount to a significant part of the operating time, the power consumption is reduced by order of magnitude. For example, a standby time of 8 ... 80 hours has a run time of 45 minutes. Fig. 2 shows a block diagram of a preferred embodiment of a control unit 4 which is used in the apparatus according to the invention. The input of the start signal B is connected to each input of the synchronizing generator unit 26, the control unit 25, as well as the first auxiliary memory 28, and then to the output of the first pulse generator 29. Each output of the synchronizing generator unit 26, which unit after the elapse of time tl , t2 and t3 send a pulse, it is connected to each input of the second pulse generator 30, the third pulse generator 31 and the second auxiliary memory 27, and furthermore the control unit 25. The output of the second pulse generator 30 is connected to each input of the third pulse generator 31 and simultaneously on the second auxiliary memory 27. The output for the trigger signal of the second auxiliary memory 27 is connected to each of the inputs of the first auxiliary memory 28, and the output for the st signal of the first auxiliary memory 28 is connected to the input giving the restart signal Ui of the first pulse generator 29. First KI exit of the control unit is the output of the second pulse generator 30, the second output K3 is the output of the synchronizing generator unit 26, the third output K2 is the output of the third pulse generator 31, and the fourth output K4 of this control unit is the output of the control unit 25. the moment of generating the output signal, since the operation of the signals transmitted from the outputs KI, K2, K3 and K4 to other devices of the device has already been described. Due to the impulse applied to the input of the start signal B, the control unit 25 switches the state of the fourth output K4, for example to the state logic L and, in the above-mentioned manner, the switch 18 switches the system from standby to operation. The synchronizing generator unit 26 is energized on the trailing edge of the start pulse, which unit generates three pulse trains and cannot be reactivated until the signal flows through the branches. During operation of the synchronizing generator unit 26, that is, during the time interval tl + t2 + t3, a trigger signal (e.g., state L) is applied to the second output K3. The second pulse generator 30 is energized by a signal arriving after time tl from the sync generator unit 26. The trailing edge of the pulse supplied from pulse generator 30 energizes the third pulse generator 132 084 7 31, preferably a bistable latch, and the second pulse generator 30 returns to equilibrium by the signal. The incoming memory after the time tl + t2 from the synchronizing generator unit 26. The rear edge of the above-mentioned pulse supplied by the pulse generator 30 simultaneously unbalances the second auxiliary memory 27, which returns to the basic state thanks to the pulse given after the time tl + t2 + t3 from the synchronizing generator unit 26. The same pulse also restores the control unit 25 and thus the fourth output K4 also returns to the basic state, to the standby state. The control signals are therefore produced by the control unit 4 in such a way that the operation of the first and second auxiliary memory 28 and 2 7 as well as the first pulse generator 29 hie plays a decisive role. These units are needed for this reason because almost simultaneously with the start signal coming from the channel to the start signal input B, a start signal may come from another channel (double start). As already mentioned, two variants can occur. Fig. 4 shows a case where after the first start signal I is given, but before the data is transcribed to the R-S converter 6, the start signal II comes. Although the state of the state register 1 is changed, since a signal from the respective signal transmitter Ai is fed to it, the start signal will not act on the control unit, and the circuit registers this kind of signal as if both signals were applied simultaneously. The information is therefore not lost, but is allocated a slightly earlier time than the change of state, the time error is less than the period 11. 5 shows such a case, when the delay time between two starting signals exceeds the time interval tl, a rewriting is just performed. In this case, the data feed process is fully restarted by the control unit in such a way that the start pulse II is stored in the first auxiliary memory 28, which is activated by the output signal of the second auxiliary memory 27, then when the second auxiliary memory is it returned to its basic state as described above after tl +12 +13 time had elapsed and the steep signal was terminated. The signal st of the first auxiliary memory 28 energizes the first pulse generator 29, whose restart pulse Ui at the input of the start signal triggers the activity of the process itself, which is also triggered by the start pulses generated by any of the signal transmitters A1. Since a time error also emerges, then the pulse II is fed to the intermediate memory 8 with the time information as if it were received at the end of the cycle started by the pulse I. This time error is contained in the period t2 + t3. Not only the time period tl, but also t2 + t3 are practically so short that the time error is ± 1 digit of the digital recording system. The description clearly shows that the device according to the invention can be used in various ways, according to the discussed embodiment example, so that the production run can be controlled economically and reliably, production processes can be analyzed, deficiencies can be detected. The use of manpower is also well controlled. A portable form of embodiment with a magnetic tape cassette unit can be placed at the recording location, and the recording can proceed independently without connected power supply and communication network, and then the cassette is inserted into a reading unit operating on the basis of data processing chain calculation. In this way, further data processing can already be carried out in follow-up work. The tampering is of great importance especially in agriculture, where neither the communication network nor the power supply network are so extensive, so it can work directly in the follow-up system. Modern production requirements require, especially in this field, an effective management of labor and means of production, which can only be realized thanks to the use of modern methods of work organization. Patent claims 1. Device for the parallel observation of several processes occurring simultaneously, or partially with negligible commutation , as well as for recording and for further processing of the observed features of processes, each consisting of elementary processes occurring to change, which processing is appropriately based on the calculations of the registered data set, characterized by the fact that this device has a state register (1 ) equipped with at least n parallel channel inputs and n parallel outputs and a time register (2) equipped with p parallel outputs, preferably p = 5, whereby the parallel channel inputs of the state register (1) are connected to one signal input of the system, and parallel register outputs The state (1) and time register (2) are connected to the corresponding inputs of the logical network (5) equipped with n + p parallel data inputs (5), which have a blocking signal input (T) and a triggering signal input, the logical network outputs (5) it connects directly or indirectly to the data input (19) of the intermediate memory (8), and the data output (20) of the intermediate memory (8) is directly or indirectly connected to the matching unit (16) of a further signal processing device, preferably to a mat machine matte (17), moreover, the device comprises a first triggering circuit (11) and a second triggering circuit (12), which are provided with a manual operating element, the output (24) of the first release circuit (11) being connected to the input of the logical network (5 ), the output of the second release circuit (12) is connected to the write control input (22) of the intermediate memory (8), moreover, the device comprises a control unit (4), to which the input of the start signal (B), p through a matching member, preferably semiconductor diodes, all signal inputs of the device are connected, the first output (KI) of the control unit (4) being connected to the trigger input of the logical network (5) and the second output (K3) connected to the control input (21) the intermediate memory (8). 2. Device according to claim A master data register input (9) having q parallel outputs, preferably q = 8, is connected to the output (23) of the first trip unit (11), which are the outputs of the master data register (9) they are connected to the parallel inputs of the second logical network (10), and moreover, the second output (24) of the first triggering circuit (11) is also connected to the trigger input (H) of the second logical network (10), the outputs of the second logical network (10) are also connected directly or indirectly to the data input (19) of the intermediate memory (8). 3. Device according to claim 2, characterized by the fact that between the output of the logical network (5) and the output of the second logical network (10) and the data input (19) of the intermediate memory (8) there is a chain connection of the parallel-serial converter (6) and the coding stage (7) ), whereby the third output (K2) of the control unit (4) is connected to the control input of the parallel-serial converter (6), and further between the data output (20) of the intermediate memory (8) and the matching unit (16) further signal processing devices are connected in series with each other a decoding stage (14) and an error control unit (15). 4. Device according to claim The method of claim 1, characterized in that the first and second triggers (11 and 12) also have a start signal input to which each output of the matching unit (16) is connected. 5. Device according to claim 4. The method of claim 4, characterized in that between the output of the matching unit (16) and the input of the intermediate memory (8), a speed selection step (13) is switched on. 6. Device according to claim The method of claim 1, characterized in that the input of the start signal (B) of the control unit (4) is connected to the input of the synchronizing generator unit (26), to the input of the control unit (25) and to the input of the first auxiliary memory unit (28), the output of which is connected to is to the first pulse generator (29), the output of which is connected to the input of the start signal (B), each output of the synchronizing generator unit (26) is connected to each input of the second pulse generator (30) of the third pulse generator (31) and furthermore of the second auxiliary memory (27), and simultaneously the control unit (25), and furthermore the output of the second pulse generator (30) is connected to each input of the third pulse generator (31) connected to the auxiliary memory (27), the output of the second memory (27) is connected to one of the inputs of the first auxiliary memory (28), and the output of the first auxiliary memory (28) is connected to the input of the first auxiliary memory (28). o a pulse generator (29), the first output (KI) is the output of the second pulse generator (30), the second output (K3) is the output of the synchronizing generator unit (26), and the third output (K2) is the output of the third pulse generator (31) ), while the fourth output (K4) of the control unit (4) is the output of the control unit (25). 132 084 B Ka- (} 18 Y 13 'f TE Fig. 1 Fig. Z132 084 € t Vf lnn Fig. 3 FigA L_ TK ± ti t2 t3 K3 K1 K2. : • n I I I I I I I f I I I, i '' Fi95 JB ste st ui Pracownia Poligraficzna UP PRL. Mintage 100 pcs. Price PLN 100. PL