PL149596B2 - Układ prostego mikrokomputera osobistego dla młodzieży - Google Patents

Description

Układ prostego mikrokomputera osobistego dla młodzieży

Przedmiotem wynalazku jest układ prostego mikrokomputera osobistego dla młodzieży.

Układ prostego mikrokomutera osobistego jest skomplikowany dlatego, że w jego obwody układowe muszą być włączone nie tylko własny mikroprocesor, lecz również obwody układowe do przedstawiania graficznej informacji w jednostce odtwarzającej /odbiornik telewizyjny lub monitor/. W zasadzie jest możliwe rozwiązanie problemu w trojaki sposób.

Pierwszy sposób polega na takim podziale pamięci typu RAM, że przy procesorze jak również przy części odtwarzającej występuje samodzielna pamięć typu RAM. Procesor musi wtedy mieć dojście do obu pamięci typu RAM i przez to obwody dla adresów i przełączania danych między procesorem i częścią odtwarzającą będą skomplikowane. W przypadku prostego komputera pożyteczne jest zaoszczędzanie pamięci typu RAM i dlatego to rozwiązanie nie jest korzystne.

Drugi sposób polega na zastosowaniu wspólnej pamięci typu RAM dla procesora jak i dla części odtwarzającej. W tym przypadku w komputerze muszą znowu być włączone obwody dla adresów i przełączania danych między procesorem i częścią odtwarzającą i dalej obwody synchronizacji dla dojścia procesora do pamięci typu RAM. W celu skutecznej współpracy części odtwarzającej i procesora jest konieczne mieć do dyspozycji szybką pamięć typu RAM i szybki procesor, co stawia wyższe wymagania logice sterowania, tolerancjom elementów konstrukcyjnych i poborowi mocy. Wyższe wymagania energetyczne wpływają również na wymagania co do chłodzenia komputera.

Trzeci rodzaj polega na wykorzystaniu bezpośredniego dojścia do pamięci. Do tego jest jednakże potrzebne zastosowanie układu sterowania DMA /np. układu typu 8257/, który jednakże nie posiada dostatecznej szybkości do graficznego przedstawienia o większej gęstości, ponieważ jego maksymalna szybkość przenoszenia wynosi 500 kilobajtów/sek. Ewentualnie zastosowanie specjalnego obwodu-układu sterowania do graficznego wyświetlania — jest nieekonomiczne w prostym komputerze osobistym. Taki układ sterowania mają albo dodatkowe parametry /np. NEC 7220/ albo wymagają one zastosowania wielu dodatkowych obwodów /np. MOTOROLA 6845/. ’

Opisane wady zostały usunięte według tego wynalazku przez układ prostego komputera osobistego dla młodzieży. Układ składa się z wielokrotnego zacisku wejściowego, generatora taktującego poziomego i pionowego, pamięci typu ROM i RAM, rejestru przesuwającego, bloku

149 596 elementu kombinacyjnego LUB, bloku układu monostabilnego, bloku wytwarzania sygnału telewizyjnego, bloku sterowania generatora taktującego, bloku dekodera adresów, bloku generatora sygnału sterującego, oscylatora, dzielnika częstotliwości, dekodera, bloku zapotrzebowania DMA, mikroprocesora i zacisku wyjściowego. Jego podstawowa cecha polega na tym, że wielokrotny zacisk wejściowy jest połączony z drugim wielokrotnym wejściem bloku sterowania generatora taktującego. Pierwsze wielokrotne wyjście bloku sterowania generatora taktującego jest połączone z drugim wielokrotnym wejściem generatora taktującego poziomego. Drugie wielokrotne wyjście bloku sterowania generatora taktującego jest połączone z drugim wielokrotnym wejściem generatora taktującego pionowego.

Pierwsze wyjście generatora taktującego poziomego jest połączone z drugim wejściem bloku elementu LUB. Drugie wyjście generatora taktującego poziomego jest połączone z drugim wejściem bloku układu monostabilnego i również z czwartym wejściem generatora taktującego pionowego. Pierwsze, wyjście generatora taktującego pionowego jest połączone z pierwszym wejściem bloku elementu LUB i również z wejściem bloku zapotrzebowania DMA. Drugie wyjście generatora taktującego pionowego jest połączone z pierwszym wejściem bloku układu monostabilnego i również z drugim wejściem mikroprocesora. Wyjście bloku zapotrzebowania DMA jest połączone z czwartym wejściem mikroprocesora. Wyjście bloku elementu LUB jest połączone z drugim wejściem bloku wytwarzania sygnału telewizyjnego. Wyjście bloku układu monostabilnego jest połączone z pierwszym wejściem bloku wytwarzania sygnału telewizyjnego. Wyjście oscylatora jest połączone z wejściem dzielnika częstotliwości i również z trzecim wejściem rejestru przesuwającego.

Pierwsze wyjście dzielnika częstotliwości jest połączone z trzecim wejściem mikroprocesora. Drugie wielokrotne wyjście dzielnika częstotliwości jest połączone z pierwszym wielokrotnym wejściem dekodera. Trzecie wyjście dzielnika częstotliwości jest połączone z drugim wejściem bloku generatora sygnału sterującego. Czwarte wyjście dzielnika częstotliwości jest połączone z czwartym wejściem zegara poziomego. Pierwsze wyjście dekodera jest połączone z drugim wejściem rejestru przesuwającego. Drugie wyjście dekodera jest połączone z trzecim wejściem generatora taktującego poziomego i również z trzecim wejściem generatora taktującego pionowego. Wyjście rejestru przesuwającego jest połączone z trzecim wejściem bloku wytwarzania sygnału sterującego. Pierwsze dwukierunkowe wejście wielokrotne mikroprocesora jest połączone z pierwszym dwukierunkowym wejściem wielokrotnym pamięci typu ROM i również z pierwszym dwukierunkowym wejściem wielokrotnym pamięci typu RAM i z pierwszym wielokrotnym wejściem rejestru przesuwającego. Pierwsze wielokrotne wyjście mikroprocesora jest połączone z pierwszym wielokrotnym wejściem bloku dekodera adresowego i również z trzecim wielokrotnym wejściem pamięci typu ROM, z trzecim wielokrotnym wejściem pamięci typu RAM i z pierwszym dwukierunkowym wejściem wielokrotnym generatora taktującego pionowego.

Drugie wielokrotne wyjście mikroprocesora jest połączone z drugim wielokrotnym wejściem bloku dekodera adresowego i również z drugim wielokrotnym wejściem pamięci typu ROM, z drugm wielokrotnym wejściem pamięci typu RAM i z pierszym dwukierunkowym wejściem wielokrotnym generatora taktującego poziomego. Trzecie wyjście mikroprocesora jest połączone z pierwszym wejściem bloku sterowania generatora taktującego i również z trzecim wejściem bloku dekodera adresowego, z trzecim wejściem bloku generatora sygnału sterującego i z drugim wejściem dekodera. Czwarte wielokrotne wyjście mikroprocesora jest połączone z pierwszym wielokrotnym wejściem bloku generatora sygnału sterującego. Wielokrotne wyjście bloku generatora sygnału sterującego jest połączone z piątym wielokrotnym wejściem pamięci typu RAM. Pierwsze wyjście dekodera adresowego jest połączone z czwartym wejściem pamięci typu ROM. Drugie wyjście bloku dekodera adresowego jest połączone z czwartym wejściem pamięci typu RAM. Wyjście bloku wytwarzania sygnału sterującego jest połączone z zaciskiem wyjściowym.

Układ prostego komputera osobistego dla młodzieży według tego wynalazku służy do realizacji podstawy czasu przy wyświetlaniu układu według czechosłowackiego wynalazku AO/PV 53-86/ „Układ podstawy czasu wyświetlania osnowy obrazu telewizyjnego. Ta podstawa czasu nie wymaga zastosowania dodatkowego obwodu dla przełączania adresów między procesorem i urządzeniem wskaźnikowym. Dalej jest wykorzystywane dla wskazań bezpośrednie dojście do pamięci /przenoszenie DMA/. W tym układzie wprawdzie szybkość mikroprocesora zostaje

149 596 wykorzystana w 25%, lecz układ jest prosty i szybkość mikrokomputera wystarczająca dla nauki szkolnej i realizacji własnych zastosowań. Cały układ nie wymaga specjalnego obwodu, a łączna liczba obwodów jest minimalna. Układ nie stawia wysokich wymagań co do szybkości elementów konstrukcyjnych, przez co mikrokomputer posiada duże rezerwy czasowe, co wpływa pozytywnie na jego niezawodność i zmniejsza pobór mocy całego mikrokomputera. Ponadto tutaj w układzie zostaje zapewniona programowalność parametrów czasowych impulsów synchronizacji i wygaszania tak, że jest możliwe maksymalne zwiększenie szybkości procesora przez programowanie przedstawiania obrazowego przy pomocy ograniczonej liczby linii. Liczba wskazanych linii, liczbą wskazanych punktów w jednej linii, jak i położenie obrazu na ekranie jednostki odtwarzającej mogą być przy programowaniu funkcji podstawy czasu wybierane zgodnie z życzeniem i wszystkie te parametry mogą być zmieniane dynamicznie przy pomocy programu. Nie jest także konieczne zastosowanie w układzie dwóch pamięci typu RAM, co przy wykorzystaniu nowej pamięci dynamicznej, np, 64 kilobitowej, jest korzystne.

Cała prostota układu została osiągnięta przez bezpośrednie połączenie drugiego wielokrotnego wyjścia adresowego mikroprocesora z pierwszym dwukierunkowym wejściem wielokrotnym danych generatora taktującego poziomego, z drugim wielokrotnym wejściem adresowym pamięci typu ROM i z drugim wielokrotnym wejściem adresowym pamięci typu RAM, jak również przez bezpośrednie połączenie pierwszego wielokrotnego wyjścia adresowego mikrokomputera z pierwszym dwukierunkowym wejściem wielokrotnym generatora taktującego pionowego, z trzecim wielokrotnym wejściem adresowym pamięci typu ROM i z trzecim wielokrotnym wejściem adresowym pamięci typu RAM. Przez to bezpośrednie połączenie — przy zachowaniu możliwości programowania obu generatorów taktujących za pomocą adresów zamiast za pomocą zwykłych danych — zostaje osiągnięta nadzwyczajna prostota, a mianowicie dotycząca nie tylko liczby elementów konstrukcyjnych, lecz również prostota motywu układu drukowanego. Dzięki układowi obu generatorów taktujących według czechosłowackiego wynalazku AO /PV 53-86/ zostaje osiągnięta zespolona funkcja podstawy czasu i układu sterowania DMA, przez co zostaje zaoszczędzonych około dwadzieścia układów scalonych. Cały ten układ jest lepszy z punktu widzenia prostoty niż przy użyciu nowoczesnych, specjalnych obwodów typu VLSI. Zastosowany układ typu 8253 jest bardzo tani i osiągalny na bieżąco. Gdy zastosowane one będą jako liczniki z wyjściami, mogą być one wówczas wykorzystywane do adresowania albo wskazywania, ponadto mogą być ogólnie zastosowane do innych celów nie tylko do adresowania danych pamięci typu RAM przy przedstawieniu graficznym informacji w komputerze osobistym.

Konkretny przykład układu prostego mikrokomputera osobistego dla młodzieży według tego wynalazku w przypadku małego mikrokomputra osobistego ONDRA jest przedstawiony w załączonym schemacie blokowym układu.

Układ składa się z wielokrotnego zacisku wejściowego 1, generatora taktującego poziomego 2, pionowego 3, pamięci typu ROM 4, pamięci typu RAM 5, rejestru przesuwającego 6, bloku 7 elementu LUB, bloku 8 układu monostabilnego, bloku 9 wytwarzania sygnału telewizyjnego, bloku 10 sterowania generatora taktującego, bloku 11 dekodera adresowego, bloku 12 generatora sygnału sterującego, oscylatora 13, dzielnika częstotliwości 14, dekodera 15,bloku 16 zapotrzebowania DMA, mikroprocesora 17 i zacisku wyjściowego 18.

Wielokrotny zacisk wejściowy 1 jest połączony z drugim wielokrotnym wejściem 194 bloku 10 sterowania zegarem. Pierwsze wielokrotne wyjście 101 bloku 10 sterowania generatora taktującego jest połączone z drugim wielokrotnym wejściem 24 generatora taktującego poziomego 2. Drugie wielokrotne wyjście 102 bloku 10 sterowania generatora taktującego jest połączone z drugim wielokrotnym wejściem 34 generatora taktującego pionowego 3. Pierwsze wyjście 22 generatora taktującego poziomego 2 jest połączone z drugim wejściem 72 bloku 7 elementu LUB. Drugie wyjście 23 generatora taktującego poziomego 2 jest połączone z drugim wejściem 82 układu monostabilnego i również z czwartym wejściem 36 generatora taktującego pionowego 3. Pierwsze wyjście 32 generatora taktującego pionowego 3 jest połączone z pierwszym wejściem 71 bloku 7 elementu LUB i również z wejściem 161 bloku 16 zapotrzebowania DMA. Drugie wyjście 33 generatora taktującego pionowego 3 jest połączone z pierwszym wejściem 81 bloku 8 układu monostabilnego i również z drugim wejściem 174 mikroprocesora 17. Wyjście 162 bloku 16 zapotrzebowania DMA jest połączone z czwartym wejściem 178 mikroprocesora 17. Wyjście 73 Moku 7 elementu LUB jest połączone z drugim wejściem 93 bloku 9 wytwarzania sygnału

149 596 telewizyjnego. Wyjście 131 oscylatora 13 jest połączone z wejściem 141 dzielnika częstotliwości 14 i również z trzecim wejściem 64 rejestru przesuwającego 6. Pierwsze wyjście 142 dzielnika częstotliwości 14 jest połączone z trzecim wejściem 177 mikroprocesora 17. Drugie wielokrotne wyjście 143 dzielnika częstotliwości 14 jest połączone z pierwszym wielokrotnym wejściem 151 dekodera 15. Trzecie wyjście 144 dzielnika częstotliwości 14 jest połączone z drugim wejściem 123 bloku 12 generatora sygnału sterującego. Czwarte wyjście 145 dzielnika częstotliwości 14 jest połączone z czwartym wejściem 26 generatora taktującego poziomego 2. Pierwsze wyjście 152 dekodera 15 jest połączone z drugiem wejściem 63 rejestru przesuwającego 6. Drugie wyjście 153 dekodera 15 jest połączone z trzecim wejściem 25 generatora taktującego poziomego 2 i również z trzecim wejściem 35 generatora taktującego pionowego 3.

Wyjście 62 rejestru przesuwającego 6 jest połączone z trzecim wejściem 94 bloku 9 wytwarzania sygnału telewizyjnego. Pierwsze dwukierunkowe wejście wielokrotne 171 mikroprocesora 17 jest połączone z pierwszym dwukierunkowym wielokrotnym wejściem 41 pamięci typu ROM 4 i również z pierwszym dwukierunkowym wejściem wielokrotnym 51 pamięci typu RAM 5 i również z pierwszym wielokrotnym wejściem 61 rejestru przesuwającego 6. Pierwsze wielokrotne wyjście 172 mikroprocesora 17 jest połączone z pierwszym wielokrotnym wejściem 111 bloku 11 dekodera adresowego i również z trzecim wielokrotnym wejściem 43 pamięci typu ROM 4, z trzecim wielokrotnym wejściem 53 pamięci typu RAM i z pierwszym dwukierunkowym wejściem wielokrotnym 31 generatora taktującego pionowego 3. Drugie wielokrotne wyjście 173 mikroprocesora 17 jest połączone z drugim wielokrotnym wejściem 112 bloku 11 dekodera adresowego i również z drugim wielokrotnym wejściem 42 pamięci typu ROM 4, z drugim wielokrotnym wejściem 52 pamięci typu RAM 5 i z pierszym dwukierunkowym wejściem 21 generatora taktującego poziomego 2.

Trzecie wyjście 175 mikroprocesora 17 jest połączone z pierwszym wejściem 193 bloku 10 sterowania zegarem i również z trzecim wejściem 113 bloku 11 dekodera adresowego, z trzecim wejściem 124 bloku 12 generatora sygnału sterującego i z drugim wejściem 154 dekodera 15. Czwarte wielokrotne wyjście 175 mikroprocesora 17 jest połączone z pierwszym wielokrotnym wejściem 121 bloku 12 generatora sygnału sterującego. Wielokrotne wyjście 122 bloku 12 generatora sygnału sterującego jest połączone z piątym wielokrotnym wejściem 55 pamięci typu RAM 5. Pierwsze wyjście 114 bloku 11 dekodera adresowego jest połączone z czwartym wejściem 44 pamięci typu ROM 4. Drugie wyjście 115 bloku 11 dekodera adresowego jest połączone z czwartym wejściem 54 pamięci typu RAM 5. Wyjście 91 bloku 9 wytwarzania sygnału telewizyjnego jest połączone z zaciskiem wyjściowym.

Podstawą układu prostego mikrokomputera osobistego dla młodzieży jest mikroprocesor 17, przy czym nie jest ważne, o jaki jego typ chodzi. Wykorzystywany mikroprocesor 17 musi być tylko zdolny na podstawie zapotrzebowania do przeprowadzania zbiorowego przewodzenia danych i adresów dla przenoszenia danych z pamięci typu RAM 5.

Podstawowa częstotliwość dla sterowania funkcyjnego mikrokomputera zostaje wytworzona w oscylatorze 13. Wyjście 131 oscylatora 13 zostaje doprowadzone do trzeciego wejścia 64 rejestru przesuwającego 6 i przez to połączenie zostaje przeniesiona częstotliwość impulsu rejestru przesuwającego 6. Z wyjścia 131 oscylatora 13 częstotliwość zostaje doprowadzona do wejścia 141 dzielnika częstotliwości 14. Dzielnik częstotliwości 14 dzieli na przykład przez liczbę N = 8. Drugie wielokrotne wyjście 143 dzielnika częstotliwości 14 jest doprowadzone do pierwszego wielokrotnego wejścia 151 dekodera 15.

Dekoder 15 dekoduje dwa z ośmiu stanów dzielnika częstotliwości 14. Na pierwszym wyjściu 152iłekodera 15 znajduje się przy stanie czynnym drugiego wejścia 154 dekodera 15 /potwierdzenie DMA mikroprocesora 17/ sygnał T7, który jest doprowadzany do drugiego wejścia 63 rejestru przesuwającego 6. Sygnał ten przy przedstawianiu obrazowym steruje napełnianiem danych. Na drugim wyjściu 153 dekodera 15 znajduje się przy stanie czynnym drugiego wejścia 154 dekodera 15 /potwierdzenie DMA z mikroprocesora 17/ sygnał TO, który steruje odczytem danych pamięci z generatora taktującego poziomego 2 za pomocą trzeciego wejścia 25 RD generatora taktującego poziomego 2 i odczytem adresów pamięci z generatora taktującego pionowego 3 za pomocą trzeciego wejścia 35 RD generatora taktującego pionowego 3. Pierwsze i drugie wyjścia 152,153 dekodera 15 są czynne tylko przy przedstawianiu obrazowym; to samo przebiega przy stanie czynnym trzeciego wyjścia 175 mikroprocesora 17.

149 596

Pierwsze wyjście 142 dzielnika częstotliwości 14 jest doprowadzone do trzeciego wejścia 177 mikroprocesora 17. Z czwartego wyjścia 145 dzielnika częstotliwości 14 zostaje wyprowadzony impuls o danej częstotliwości na czwarte wejście 26 generatora taktującego poziomego 2. Dla graficznego przedstawienia 320 X 240 punktów w odbiorniku telewizyjnym częstotliwość ta wynosi 1 MHz i szybkość przenoszenia między pamięcią typu RAM 5 i rejestrem przesuwającym 6 przy odtwarzaniu obrazu wynosi 1 megabajt/sek. Trzecie wyjście 144 dzielnika częstotliwości 14 prowadzi do drugiego wejścia 123 bloku 12 generatora sygnału sterującego. W bloku 12 generatora sygnału sterującego powstaje z sygnału doprowadzanego na jego drugie wejście 123 przy stanie czynnym trzeciego wejścia 124 bloku 12 generatora sygnału sterującego /potwierdzenie DMA z mikroprocesora 17/ zapotrzebowanie odczyt danych z pamięci typu RAM 5 i zostaje ono doprowadzone z wielokrotnego wyjścia 122 bloku 12 generatora sygnału sterującego piątego wielokrotnego wejścia 55 pamięci typu RAM 5.

Blok 12 generatora sygnału sterującego pracuje jeszcze również wtedy, gdy przedstawienie obrazowe nie zachodzi, tzn. gdy nie ma żadnych potwierdzeń DMA z mikroprocesora 17. Wtedy trzecie wejście 124 bloku 12 generatora sygnału sterującego jest nieczynne i mikroprocesor 17 daje na czwartym wielokrotnym wyjściu 176 sygnały sterujące do odczytu, odnowy i wprowadzania do pamięci typu RAM 5 i blok 12 generatora sygnału sterującego przetwarza je na pierwszym wielokrotnym wejściu 121 bloku 12 generatora sygnału sterującego w sygnały sterowania i przekazuje je poprzez wielokrotne wyjście 122 bloku 12 generatora sygnału sterującego na piąte wielokrotne wejście 55 pamięci typ RAM 5.

Mikroprocesor 17 podaje sygnały sterujące na czwarte wielokrotne wyjście 176 mikroprocesora 17. /Z uwzględnieniem tego, że nie wszystkie sygnały sterujące do opisu funkcji układu prostego mikrokomputera osobistego dla młodzieży mają bezpośrednie znaczenie, nie wszystkie będą opisane szczegółowo. Wejście, dołączenie klawiatury, drukarki i magnetofonu oraz inne ogólnie znane części nie będą również omawiane/. Mikroprocesor 17 podaje na pierwszym wielokrotnym wyjściu 172 Al mikroprocesora 17 dolną połowę adresu /Al = 8 bitów dolnych/ i na drugim wielokrotnym wyjściu 173 Ah górną połowę adresu /Ah = 8 bitów górnych/. Adresy będą doprowadzane na drugie i trzecie wielokrotne wejście 42, 43 pamięci typu ROM 4 i na drugie i trzecie wielokrotne wejście 52, 53 pamięci typu RAM 5. Pierwsze dwukierunkowe wejście wielokrotne 171 mikroprocesora 17 jest wejściem danych i jest dwukierunkowe; przy odczycie przenosi ono dane do mikroprocesora 17 z pamięci typu ROM 4 poprzez pierwsze dwukierunkowe wejście wielokrotne 41 pamięci typu ROM 4 i z pamięci typu RAM 5 poprzez pierwsze dwukierunkowe wejście wielokrotne pamięci typu RAM 5, przy wprowadzaniu przenosi ono dane z mikroprocesora 17 do pamięci typu RAM 5 poprzez pierwsze dwukierunkowe wejście wielokrotne 51 pamięci typu RAM 5.

Pierwsze dwukierunkowe wejście wielokrotne 171, pierwsze wielokrotne wyjście 172, drugie wielokrotne wyjście 173 i czwarte wielokrotne wyjście 176 mikroprocesora 17 są tylko wtedy czynne, gdy mikroprocesor 17 działa. Za pomocą czwartego wejścia 178 mikroprocesora 17 otoczenie mikroprocesora 17 może zapotrzebować nadanie sygnału sterującego mikroprocesora 17 z drugiego wielokrotnego wyjścia 173 Ah, pierwszego wielokrotnego wyjście 172 Al, pierwszego dwukierunkowego wejścia wielokrotnego 171 DATA i czwartego wielokrotnego wyjścia 176. Decydując się na odpowiedź mikroprocesor 17 włącza w oparciu o jego czwarte wejście 178 doprowadzone zapotrzebowanie drugiego wielokrotnego wyjścia 173, pierwszego wielokrotnego wyjścia 172, pierwszego dwukierunkowego wejścia wielokrotnego 171 i czwartego wielokrotnego wyjścia 176 mikroprocesora 17 i wprowadza je w tak zwany trzeci stan. Potem powstaje na trzecim wyjściu 175 mikroprocesora 17 potwierdzenie o nadaniu tak zwanego potwierdzenia DMA. Zapotrzebowanie i nadanie zostaje wytworzone za pomocą bloku 16 wytwarzania zapotrzebowania DMA.

Wejście 161 bloku 16 wytwarzania zapotrzebowania DMA zostaje doprowadzone do pierwszego wyjścia 32 generatora taktującego pionowego 3. Sygnał ten jest właściwym pionowym impulsem wygaszania. Jeżeli miałby być on przedstawiony w jednostce przedstawiania obrazowego, wtedy wejście 161 bloku 16 wytwarzania zapotrzebowania DMA przechodzi w stan czynny i blok 16 wytwarzania DMA wytwarza na wyjściu 162 bloku 16 wytwarzania zapotrzebowania DMA nadanie zapotrzebowania, które potem jest doprowadzane do czwartego wejścia 178 mi6

149 596 kroprocesora 17. Mikroprocesor 17 potwierdza nadanie przez pobudzenie trzeciego wyjścia 175 Ak mikroprocesora 17. Trzecie wyjście 175 mikroprocesora 17 otwiera funkcję dekodera 15 za pomocą drugiego wejścia 154 dekodera 15 i potem przełącza funkcję bloku 12 generatora sygnału sterującego za pomocą trzeciego wejścia 124 bloku 12 generatora sygnału sterującego. Reakcję bloku 12 generatora sygnału sterującego i dekodera 15 zostały już opisane wcześniej.

Trzecie wyjście 175 mikroprocesora 17 jest również doprowadzone w bloku 11 dekodera adresowego do trzeciego wejścia 113 bloku 11 dekodera adresowego. Blok 11 dekodera adresowego dekoduje górne adresy mikroprocesora 17, które dochodzą na drugie wielokrotne wejście 112 bloku 11 dekodera adresowego i dolne adresy mikroprocesora 17, które dochodzą na pierwsze wielokrotne wejście 111 bloku 11 dekodera adresowego /normalnie wystarczy dekodować tylko jedną część najwyższych bitów adresowych górnego adresu/. Gdy trzecie wejście 113 bloku 11 dekodera adresowego nie jest czynne, blok 11 dekodera adresowego wybiera albo pamięć typu ROM 4 przez pobudzanie pierwszego wyjścia 114 bloku 11 dekodera adresowego, które zostaje doprowadzone do czwartego wejście 44 pamięci typu ROM 4 lub pamięci typu RAM 5, przez pobudzenie drugiego wyjścia 115 bloku 11 dekodera adresowego, które zostaje doprowadzone do czwartego wejścia 54 pamięci typu RAM 5. Przy potwierdzeniu DMA jest czynne trzecie wejście 113 bloku 11 dekodera adresowego i blok 11 dekodera adresowego działa w ten sposób, że bez względu na stan pierwszego i drugiego wielokrotnego wejścia 111, 112 bloku 11 dekodera adresowego wybiera tylko z góry zadaną część pamięci typu RAM 5, a mianowicie przez pobudzenie drugiego wyjścia 115 bloku 11 dekodera adresowego, które zostaje doprowadzone do piątego wejścia 54 pamięci typu RAM 5. W wyniku tego jest dane, że pamięć obrazowania jest częścią pamięci typu RAM 5, która również zostaje wybrana przy obrazowaniu bez względu na stany drugiego wielokrotnego wyjścia 173 i pierwszego wielokrotnego wyjścia 172 mikroprocesora 17.

Blok 1Θ sterowania zegarem zostaje uruchomiony za pomocą wielokrotnego wejścia 104 bloku 10 z wielokrotnego zacisku wejściowego 1 przez sygnały wychodzące z wejść /nr rysunku nie zaznaczone — zwykłą część każdego mikrokomputera/. Blok 10 sterowania generatora taktującego zapewnia programowanie generatora taktującego pionowego 3 za pomocą programu po włączeniu mikrokomputera albo przy zmianie parametrów obrazowania /czasy synchronizacji i wygaszania/Programowanie obu generatorów taktujących 2,3 przebiega w ten sposób: pierwsze dwukierunkowe wielokrotne wejście 21 generatora taktującego poziomego 2 jest dołączone do drugiego wielokrotnego wyjścia 173 Ah mikroprocesora 17, pierwsze dwukierunkowe wielokrotne wejście 31 generatora taktującego pionowego 3 jest dołączone do pierwszego wielokrotnego wyjścia 172 Al mikroprocesora 17. Drugie wielokrotne wejście sterowania 24 generatora taktującego poziomego 2 zostaje pobudzone przez pierwsze wielokrotne wyjście 101 bloku 10 sterowania generatora taktującego; drugie wielokrotne wejście sterowania 24 generatora taktującego pionowego 3 zostaje pobudzone przez drugie wielokrotne wyjście 102 bloku 10 sterowania generatora taktującego. Dlatego jest konieczne zaprogramowanie generatora taktującego poziomego 2 i pionowego 3 przez adresy mikroprocesora 17, co jest możliwe w połączeniu z blokiem 10 sterowania generatora taktującego. Po zaprogramowaniu oba generatory taktujące 2, 3 przechodzą już całkowicie na ich funkcję. Generator taktujący poziomy 2 daje na drugim wyjściu 23 generatora taktującego poziomego 2 poziomą synchronizację, która zostaje doprowadzona do drugiego wejścia 82 bloku 8 układu monostabilnego i również do czwartego wejścia 36 generatora taktującego pionowego, gdzie służy ona jako generator pionowej części podstawy czasu.

Pierwsze wyjście 22 generatora taktującego poziomego 2 podaje poziomy impuls wygaszania, który zostaje doprowadzony na drugie wejście 72 bloku 7 elementu LUB. Drugie wyjście 33 generatora taktującego pionowego 3 zostaje doprowadzone na pierwsze wejście 81 bloku 8 układu monostabilnego i również na drugie wejście 174 mikroprocesora 17, gdzie ma on znaczenie zapotrzebowania przerwania. Pierwsze wyjście 32 generatora taktującego pionowego 3 podaje impuls wygaszania pola, który zostaje doprowadzony na pierwsze wejście 71 bloku 7 elementu LUB. Jak również zostało wspomniane, impuls ten uruchamia także wejście 161 bloku 16 wytwarzania zapotrzebowania DMA.

Blok 8 układu monostabilnego przetwarza impulsy synchronizacji pierwszego i drugiego wejścia 81,82 bloku układu monostabilnego na impulsy o potrzebnej szerokości i zlicza je razem.

149 596 r

Zliczone impulsy synchronizacji z wyjścia 83 bloku 8 układu monostabilnego zostają doprowadzone jako sygnał synchronizacji do pierwszego wejścia 92 bloku 9 wytwarzania sygnału telewizyjnego.

Blok 7 elementu LUB zlicza ze sobą impulsy wygaszania wychodzące z generatora taktującego poziomego 2 i pionowego 3. Wyjście 73 bloku 7 elementu LUB oznacza wizyjny sygnał wygaszania, który zostaje doprowadzony na drugie wejście 93 bloku 9 wytwarzania sygnału telewizyjnego. Do trzeciego wejścia 94 bloku 9 wytwarzania sygnału telewizyjnego prowadzi wyjście 62 rejestru przesuwającego 6. Rejestr przesuwający 6 przy obrazowaniu /trzecie wyjście 175 mikroprocesora 17 znajduje się w stanie czynnym/ zostaje naładowany danymi dochodzącymi na wielokrotne wejście 61 rejestru przesuwającego 6. Dane przychodzą z pierwszego dwukierunkowego wejścia wielokrotnego 51 pamięci typu RAM 5, które są adresowane przez pierwsze dwukierunkowe wejście wielokrotne 21 danych generatora taktującego poziomego 2 i przez pierwsze dwukierunkowe wejście wielokrotne 31 danych generatora taktującego pionowego 3. W rejestrze przesuwającym 6 dane zostają przetworzone do postaci ciągu i na wyjściu 62 rejestru przesuwającego 6 występuje sygnał wizyjny dla sterowania natężeniem światła jednostki obrazowania.

Blok 9 wytwarzania sygnału telewizyjnego wytwarzania z impulsów synchronizacji sygnał telewizyjny wyświetlany na ekranie czy w odbiorniku telewizyjnym na pierwszym wejściu 92 bloku 9 wytwarzania sygnału telewizyjnego i z sygnału wizyjnego na trzecim wejściu 94 bloku 9 wytwarzania sygnału telewizyjnego na wyjściu 91 bloku 9 wytwarzania sygnału telewizyjnego, które jest połączone z zaciskiem wyjściowym 18.

Claims (1)

1. Układ prostego mikrokomputera osobistego dla młodzieży, zawierający wielokrotny zacisk wejściowy, generator taktujący poziomy i pionowy, pamięć typu ROM, pamięć typu RAM, rejestr przesuwający, blok elementu LUB, blok układu monostabilnego, blok wytwarzania sygnału telewizyjnego, blok sterowania zegarem, blok dekodera adresowego, blok generatora sygnału sterującego, oscylator, dzielnik częstotbwości, dekoder, blok zapotrzebowania DMA, mikroprocesor i zacisk wyjściowy, znamienny tym, że wielokrotny zacisk wejściowy (1) jest połączony z drugim wielokrotnym wejściem (194) bloku (18) sterowania generatora taktującego, pierwsze wielokrotne wyjście (101) bloku (10) sterowania generatora taktującego jest połączone z drugim wielokrotnym wejściem (24) generatora taktującego poziomego (2), drugie wielokrotne wyjście (102) bloku (10) sterowania generatora taktującego jest połączone z drugim wielokrotnym wejściem (34) generatora taktującego pionowego (3), pierwsze wyjście (22) generatora taktującego poziomego (2) jest połączone z drugim wejściem (72) bloku (7) elementu LUB, drugie wyjście (23) generatora taktującego poziomego (2) jest połączone z drugim wejściem (82) bloku (8) układu monostabilnego i również z czwartym wejściem (36) generatora taktującego pionowego (3), pierwsze wyjście (32) generatora taktującego (3) jest połączone z pierwszym wejściem (71) bloku (7) elementu LUB i również z wejściem (161) bloku (16) zapotrzebowania DMA, drugie wyjście (33) generatora taktującego pionowego (3) jest połączone z pierwszym wejściem (81) bloku (8) układu monostabilnego i również z drugim wejściem (174) mikroprocesora (17), wyjście (162) bloku (16) zapotrzebowania DMA jest połączone z czwartym wejściem (178) mikroprocesora (17), wyjście (73) bloku (7) elementu LUB jest połączone z drugim wejściem (93) bloku (9) wytwarzania sygnału telewizyjnego, wyjście (83) bloku (8) układu monostabilnego jest połączone z pierwszym wejściem (92) bloku (9) wytwarzania sygnału telewizyjnego, wyjście (131) oscylatora (13) jest połączone z wejściem (141) dzielnika częstotliwości (14) i również z trzecim wejściem (64) rejestru przesuwającego (6), pierwsze wyjście (142) dzielnika częstotliwości (14) jest połączone z trzecim wejściem (177) mikroprocesora (17), drugie wielokrotne wyjście (143) dzielnika częstotliwości (14) jest połączone z pierwszym wielokrotnym wejściem (151) dekodera (15), trzecie wyjście (144) dzielnika częstotliwości (14) jest połączone z drugim wejściem (123) bloku (12) generatora sygnału sterującego, czwarte wyjście (145) dzielnika częstotliwości (14) jest połączone z czwartym wejściem (26) generatora taktującego poziomego (2), pierwsze wyjście (152) dekodera (15) jest połączone z drugim wejściem (63) rejestru

   149 596 przesuwającego (6), drugie wyjście (153) dekodera (15) jest połączone z trzecim wejściem (25) generatora taktującego poziomego (2) i również z trzecim wejściem (35) generatora taktującego pionowego (3), wyjście (62) rejestru przesuwającego (6) jest połączone z trzecim wejściem (94) bloku (9) wytwarzania sygnału telewizyjnego, pierwsze dwukierunkowe wejście wielokrotne (171) mikroprocesora (17) jest połączone z pierwszym dwukierunkowym wejściem wielokrotnym (41) pamięci typu ROM (4) i również z pierwszym dwukierunkowym wejściem wielokrotnym (51) pamięci typu RAM (5) i z pierwszym wielokrotnym wejściem (61) rejestru przesuwającego (6), pierwsze wielokrotne wyjście (172) mikroprocesora (7) jest połączone z pierwszym wielokrotnym wejściem (111) bloku (1) dekodera adresowego i również z trzecim wielokrotnym wejściem (43) pamięci typu ROM (4), z trzecim wielokrotnym wejściem (53) pamięci typu RAM (5) i z pierwszym dwukierunkowym wejściem wielokrotnym (31) pionowego zegara (3), drugie wielokrotne wyjście (173) mikroprocesora (17) jest połączone z drugim wielokrotnym wejściem (172) bloku (11) dekodera adresowego i również z drugim wielokrotnym wejściem (42) pamięci typu ROM (4), z drugim wielokrotnym wejściem (52) pamięci typu RAM (5) i z pierwszym dwukierunkowym wejściem (21) generatora taktującego poziomego (2), trzecie wyjście (175) mikroprocesora (17) jest połączone z pierwszym wejściem (103) bloku (10) sterowania i również z trzecim wejściem (113) bloku (11) dekodera adresowego, z trzecim wejściem (124) bloku (12) generatora sygnału sterującego i z drugim wejściem (154) dekodera, czwarte wielokrotne wyjście (176) mikroprocesora (17) jest połączone z pierwszym wielokrotnym wejściem (121) bloku (12) generatora sygnału sterującego, wielokrotne wyjście (122) bloku (12) generatora sygnału sterującego jest połączone z piątym wielokrotnym wejściem (55) pamięci typu RAM (5), pierwsze wyjście (114) bloku (11) dekodera adresowego jest połączone z czwartym wejściem (44) pamięci typu ROM (4), drugie wyjście (115) bloku (11) dekodera jest połączone z czwartym wejściem (54) pamięci typu RAM (5) i wyjście (91) bloku (9) wytwarzania sygnału telewizyjnego jest połączone z zaciskiem wyjściowym (18).