PL231673B1

PL231673B1 - Układ do pomiaru częstotliwości napięcia sinusoidalnie zmiennego

Info

Publication number: PL231673B1
Application number: PL412670A
Authority: PL
Inventors: Przemysław Krzyk
Original assignee: Politechnika Krakowska Im Tadeusza Kosciuszki
Priority date: 2015-06-11
Filing date: 2015-06-11
Publication date: 2019-03-29
Also published as: PL412670A1

Abstract

W sposobie i układzie mierzy się cztery wartości chwilowe napięcia sinusoidalnie zmiennego w równych odstępach czasu Ts mniejszych od 1/2 okresu T napięcia otrzymując odpowiednio wyniki u1 = u(t1), u2 = u(t2), u3 = u(t3), u4 = u(t4), gdzie t1, t2, t3, t4 są kolejnymi czasami pomiarów. Na podstawie otrzymanych z pomiarów wyników oblicza się częstotliwość napięcia sinusoidalnie zmiennego. Układ zawiera przetwornik analogowo cyfrowy mierzący wartość sygnału napięciowego o wartości proporcjonalnej do napięcia na zaciskach wejściowych. Wynik pomiaru z przetwornika analogowo cyfrowego przesyłany jest do kolejki połączonych szeregowo czterech buforów jednostek pamięci, zachowujących wyniki ostatnich czterech pomiarów, które połączone są z układem obliczania parametru θ, który oblicza wartość pomocniczego parametru θ, po zmierzeniu pierwszych czterech wartości chwilowych napięcia, oraz po zmierzeniu każdej kolejnej wartości chwilowej napięcia. Obliczoną wartość parametru θ układ ten przekazuje do układu obliczania częstotliwości, który na jej podstawie oraz podstawie okresu próbkowania Ts oblicza wartość częstotliwości napięcia sinusoidalnie zmiennego, którą przesyła do interfejsu układu pomiarowego.

Description

Przedmiotem wynalazku jest układ do pomiaru częstotliwości napięcia sinusoidalnie zmiennego znajdujący zastosowanie przy badaniu właściwości fizycznych elementów obwodów elektrycznych oraz właściwości elektrycznych obwodów prądu sinusoidalnie zmiennego; znajdujący również zastosowanie w układach i sieciach sensorowych oraz biosensorowych (medycynie) oraz systemach energetycznych.

Znane są układy bazujące na metodach wyznaczania częstotliwości sygnału sinusoidalnie zmiennego próbkowanego okresowo (w równych odstępach czasowych), lecz nie koniecznie próbkowanego synchronicznie z badanym sygnałem, które można podzielić na kilka kategorii: układy zliczające czas między charakterystycznymi wartościami sygnału np. przejścia przez zero, lub wartości szczytowe przedstawione w publikacjach patentowych USRE32845 lub US7254502; układy wykorzystujące analizy autokorelacyjne oparte na wyznaczaniu minimum funkcji celu przedstawione w publikacjach patentowych US4463425, US5584295, US6477476; oraz układy bazujące na analizie widmowej FFT przedstawione w publikacjach patentowych US2009063073 lub US2009125260. Układy te charakteryzują się błędem pomiarowym związanym z asynchronizmem okresu próbkowania i okresu mierzonego napięcia oraz koniecznością zbierania próbek z ponad jednego pełnego okresu, co wydłuża czas pomiaru. Dodatkowo w przypadku układów wykorzystujących analizę FFT i metody autokorelacyjne mamy do czynienia z dużą złożonością obliczeniową, zwłaszcza w przypadku analiz FFT, gdzie dodatkowo konieczne jest obliczanie wartości niewymiernych funkcji trygonometrycznych. Złożoność obliczeniowa ma duże znaczenie w przypadku przenośnych multimetrów bateryjnych, gdzie istotne jest wykorzystywanie jak najmniejszej mocy obliczeniowej pozwalającej na obniżenie częstotliwości pracy mikroprocesora, a tym samym i zmniejszenie zużycia energii elektrycznej, co ma znaczący wpływ na koszt pracy układu i żywotność baterii.

Istotą przedstawionego tu układu pomiarowego do pomiaru częstotliwości napięcia sinusoidalnie zmiennego jest to, że układ ten zawiera parę zacisków wejściowych, do których przyłączone jest źródło napięcia sinusoidalnie zmiennego, w szczególności generator napięcia sinusoidalnie zmiennego. Do pary zacisków wejściowych przyłączony jest układ przetwarzający napięcie na wejściu na sygnał napięciowy o napięciu proporcjonalnym do napięcia na wejściu, w szczególności wzmacniacz różnicowy. Do wyjścia układu przetwarzającego napięcie wejściowe przyłączone jest wejście analogowe przetwornika analogowo cyfrowego. Pomiar w przetworniku tym wzbudzany jest przez sygnał pochodzący z układu generatora cyfrowego sygnału zegarowego w równych odstępach czasu Ts, który jest mniejszy od % okresu T badanego napięcia. Wyjście cyfrowe przetwornika analogowo cyfrowego połączone jest z buforem jednostki pamięci zawierającym wartość ostatniego pomiaru i stanowiącym jeden z czterech buforów połączonych ze sobą szeregowo i zawierających wartości ostatnich czterech pomiarów ui = u(ti), U2 = u(t2), U3 = uff) U4 = u(t) gdzie ti, t2, t3, t4 są kolejnymi czasami pomiarów. Natomiast wyjścia buforów jednostek pamięci przyłączone są do wejścia układu obliczania parametru Θ. Układ ten wzbudzany jest po zebraniu pomiarów, czyli po zmierzeniu pierwszych czterech wartości chwilowych napięcia oraz po zmierzeniu każdej kolejnej wartości chwilowej napięcia. Wzbudzanie układu obliczania parametru Θ realizowane przez układ bufora resetu o długości 4, którego wejście przyłączone jest do wyjścia sygnału cyfrowego z połączonych ze sobą szeregowo czterech buforów jednostek pamięci przyłączonych do przetwornika analogowo cyfrowego informującego, że w kolejce buforów została zapisana wartość pomiaru. Układ bufora resetu resetowany jest w momencie rozpoczęcia pomiaru i zlicza cyfrowe sygnały inicjacyjne na swoim wejściu. W momencie gdy nadejdzie pierwszy, drugi lub trzeci sygnał inicjacyjny układ bufora resetu nie przekazuje sygnału wzbudzenia, natomiast w przypadku nadejścia czwartego i kolejnych sygnałów inicjacyjnych układ bufora resetu przekazuje sygnał wzbudzenia do układu obliczania parametru Θ. Po wzbudzeniu układu obliczania parametru Θ, układ ten oblicza parametr pomocniczy według wzoru:

PL 231 673 Β1 θ

θ θ

θ u,

».

4hj ^,+7^+4^(^+¾)

4w₂ dla μ₂ = Ο dla u₂ * O λ uf + 4w₂ (m₃ + m₄ ) < O dla u₂ * O λ w* + 4m₂ (u₂ + h₄) > Oam, + 2¾ < O dla u₂ * O λ w,¹ + 4w₂ (u₃ + m₄ ) > Ολη, + 2u₃ > O

Jeżeli jednostka arytmetyczno logiczna w układzie obliczania parametrów oblicza wartość parametru Θ spełniającą warunek |θ| > 1 - ε gdzie ε e [0; 10¹], przy czym korzystnie ε e [10 ⁵; 10²], to wartość ta zmieniana jest na wartość wyznaczaną według wzoru:

(9 = -1 + 0¹ dla0<O = l dla0>O

Po wykonaniu obliczeń układ ten przekazuje w sposób pośredni lub bezpośredni obliczoną wartość parametru Θ do układu obliczania częstotliwości oraz przesyła także sygnał wzbudzenia do układu obliczania częstotliwości. Natomiast układ obliczenia częstotliwości, po odebraniu sygnału wzbudzenia, na podstawie przekazanej wartości parametru Θ oraz wartości okresu próbkowania T_s (odstępu czasowego pomiędzy pomiarami wartości chwilowych napięcia) pobranej w sposób pośredni lub bezpośredni: z. jednostki pamięci, w której jest ona przechowywana, oblicza częstotliwość / napięcia sinusoidalnie zmiennego według wzoru:

2,τ:ζ której wartość przekazuje w sposób pośredni lub bezpośredni do interfejsu układu, pomiarowego.

Zaletą przedstawionego tu układu do pomiaru częstotliwości napięcia sinusoidalnie zmiennego jest minimalna liczba próbek pomiarowych, krótki czas pomiaru mogący być krótszy od jednego okresu mierzonego sygnału, zmniejszenie kosztu energetycznego i czasu wyznaczania parametrów. Dodatkową zaletą jest prostota obliczeń numerycznych oparta głównie na kilku podstawowych operacjach matematycznych: dodawania, odejmowania, mnożenia i dzielenia, oraz jednorazowo użytej operacji pierwiastkowania i funkcji cyklometrycznej arccos. Szczególną zaletą układu wyróżniającą go na tle innych rozwiązań jest to, że przy założeniu braku błędu pomiarowego i numerycznego wyznaczone parametry nie posiadają błędu wynikającego ze sposobu pomiaru, czyli uzyskany wynik jest dokładny.

Przykład realizacji wynalazku zostanie przedstawiony na podstawie rysunku Fig. 1, który przedstawia ogólnie układ pomiarowy w którym generator G, podłączony do zacisków wejściowych toru pomiarowego, reprezentuje symbolicznie układ generujący sinusoidalnie zmienne napięcie.

Układ pomiarowy jest przystosowany do obsługi przez użytkownika za pomocą interfejsu INT. Poprzez interfejs INT użytkownik może nastawić parametry pracy układu pomiarowego, uruchomić pomiar czy też odczytać wyniki pomiaru. Interfejs INT połączony jest dwukierunkową magistralą cyfrową z kontrolerem interfejsu KI.

Kontroler interfejsu KI jest przystosowany do pracy w dwóch trybach: w trybie nastawiania parametrów pomiaru oraz w trybie pomiarowym. W trybie nastawiania parametrów pomiaru kontroler KI obsługuje interfejs INT- pobiera parametr nastawczy okresu próbkowania oraz pobiera komendę o rozpoczęciu pomiaru. Dodatkowo kontroler KI zapisuje parametr pracy układu - okresu taktowania zegara Tclk za pomocą magistrali cyfrowej w jednostce pamięci TC, gdzie okres Tclk jest równy okresowi próbkowania T_s.

W momencie nadejścia z interfejsu INT komendy o inicjacji pomiaru, kontroler interfejsu KI wysyła do interfejsu INT informację o rozpoczęciu pomiaru oraz wysyła sygnał cyfrowy do generatora cyfrowego

PL 231 673 B1 sygnału zegarowego CLK i układu bufora resetu długości 4 UBR4 w celu rozpoczęcia pomiarów. Następnie kontroler KI zawiesza swe działanie w trybie komunikacji, przechodząc do trybu oczekiwania do momentu pojawienia się sygnału cyfrowego informującego o wyznaczeniu wartości częstotliwości f pochodzącego z układu obliczania częstotliwości UOF.

W momencie pojawienia się sygnału wyznaczenia częstotliwości z układu UOF kontroler interfejsu KI odczytuje za pomocą magistral cyfrowych wyznaczoną częstotliwość f napięcia sinusoidalnie zmiennego zapisaną w jednostce pamięci F i wysyła ją do interfejsu INT. Następnie kontroler interfejsu sprawdza za pomocą magistrali cyfrowej czy na interfejsie nie ma komunikatu o zakończeniu pomiarów. Jeżeli nie ma komunikatu o zakończeniu pomiarów kontroler interfejsu KI pozostaje w trybie pomiarowym oczekując na kolejny sygnał z układu UOF informujący o kolejnym wyznaczeniu wartości częstotliwości napięcia sinusoidalnie zmiennego i powtarza całą procedurę trybu pomiarowego. W przypadku gdy kontroler interfejsu odczyta z interfejsu INT komunikat o zakończeniu pomiarów, kontroler KI wysyła do układów CLK i UBR4 sygnał cyfrowy o zakończeniu pomiarów i następnie powraca do trybu nastawiania parametrów pomiaru.

Po nadejściu cyfrowego sygnału inicjacyjnego z kontrolera, interfejsu KI, następuje reset układów UBR4 i CLK. Następnie zegar CLK odczytuje za pomocą magistrali cyfrowej wartość okresu zegara Tclk z jednostki pamięci TC i na jej podstawie ustawia swój okres pracy. Zadaniem zegara jest wzbudzanie pomiaru w przetworniku ADC, którego wejście zewnętrznego wzbudzania pomiaru połączone jest z wyjściem zegara. Wejście analogowe przetwornika ADC połączone jest z wyjściem wzmacniacza W, którego wejście różnicowe przyłączone jest do zacisków generatora G. Zadaniem wzmacniacza W jest kondycjonowanie odpowiednio napięcia generatora G do zakresu przetwornika ADC. Oznacza to, że napięcie na wyjściu wzmacniacza W w odniesieniu do masy jest wprost proporcjonalne do napięcia na zaciskach generatora G oraz wzmocnienie wzmacniacza jest tak dobrane, aby przy zadanym zakresie pomiarowym napięcie na jego wyjściu nie przekraczało zakresu pracy przetwornika ADC.

Przetwornik ADC po zakończeniu pomiaru wartości chwilowej napięcia wysyła sygnał cyfrowy o zakończeniu przetwarzania do bufora jednostki pamięci U1. Dodatkowo przetwornik ADC przesyła za pomocą magistrali cyfrowej wynik pomiaru do bufora jednostki pamięci U4. Bufory jednostek pamięci U1-U4 posiadają jedno wejście cyfrowe które inicjuje zapis wartości na wejściu bufora połączonego z magistralą cyfrową. Po zapisaniu wartości do bufora jej wartość jest podawana na wyjście połączone z magistralą cyfrową oraz wysyłany jest cyfrowy sygnał inicjacyjny do innego układu cyfrowego. Bufory te są połączone w taki sposób że wartość z przetwornika ADC podawana jest najpierw do bufora jednostki pamięci U4, następnie z bufora U4 do U3, z U3 do U2 i z U2 do U1; natomiast cyfrowy sygnał inicjacyjny po zakończeniu pomiaru przez przetwornik ADC podawany jest do bufora U1, następnie z bufora U1 do U2, z U2 do U3 i z U3 do U4. Na końcu cyfrowy sygnał wzbudzenia z bufora jednostki pamięci U4 podawany jest do układu bufora resetu UBR4, Taki schemat połączeń sprawia, że na wyjściach buforów U1-U4 są kolejno wartości ostatnich 4 pomiarów, przy czym w buforze U4 jest wartość ostatniego pomiaru. Wartości na wyjściach wszystkich buforów U1-U4 podawane są za pomocą magistral cyfrowych do układu obliczania parametru 0UOO.

Układ bufora resetu długości 4 UBR4 jest resetowany w momencie rozpoczęcia pomiarów i ma za zadanie zliczanie cyfrowych sygnałów inicjacyjnych na swoim wejściu. W momencie gdy nadejdzie pierwszy, drugi lub trzeci sygnał inicjacyjny bufor nie przekazuje sygnału wzbudzenia na wyjście, natomiast w przypadku nadejścia czwartego i kolejnych sygnałów inicjacyjnych bufor UBR4 przekazuje sygnał inicjacyjny na swoje wyjście, które połączone jest z wejściem cyfrowym zewnętrznego wzbudzenia układu obliczania parametru 0UOO. Oznacza to, że sygnał inicjacyjny podawany jest do układu UO© po zebraniu pierwszych 4 próbek i po zebraniu każdej kolejnej próbki przez przetwornik ADC.

Do obliczania wartości parametru Θ na podstawie wartości próbek danych pomiarowych zebranych w buforach U1-U4 służy układ obliczania parametru ΘUOΘ. Układ UO© oczekuje na cyfrowy sygnał wzbudzenia z układu bufora resetu UBR4. W momencie odebrania sygnału inicjacyjnego układ UO© odczytuje za pomocą magistral cyfrowych wartości próbek ui z bufora U1, u2 z bufora U2, u3 z bufora U3 oraz u4 z bufora U4 i na ich podstawie oblicza wartość parametru pomocniczegoΘ według wzoru:

PL 231 673 Β1

u dla u₂ dla u₂ dla u₂ * O λ uf + 4wj (u₃ + u₄) < O * 0 λ uf + 4m₂ (u₂ + u₄) > O λ U] + 2wj < O dla u₂ * O λ wf + 4m₂ (μ, + h₄ ) > O au, + 2u₃ > O przy czym jeżeli obliczona wartość parametru Θ spełnia warunek |θ|> 0,9999, to wartość ta zmieniana jest na wartość wyznaczaną według wzoru:

= -0,9999 dla0<O 0 = 0,9999 dla0>O

Obliczoną wartość parametru Θ układ, UOO za pomocą magistrali cyfrowej zapisuje w jednostce pamięci Θ. Następnie układ UOO wysyła cyfrowy sygnał inicjacyjny do układu obliczania częstotliwości UOF i przechodzi w tryb oczekiwania na cyfrowy sygnał inicjacyjny z układu UBR4.

Układ obliczania częstotliwości UOF oczekuje na cyfrowy sygnał inicjacyjny z układu obliczania parametru Θ UOO. Po odebraniu cyfrowego sygnału inicjacyjnego układ UOF za pomocą magistral cyfrowych odczytuje wartość parametru θζ jednostki pamięci T oraz wartość okresu próbkowania T_s równą wartości okresu zegara Tclk zapisaną w jednostce pamięci TC i na ich podstawie oblicza wartość częstotliwości f napięcia sinusoidalnie zmiennego według wzoru:

którą za pomocą magistrali cyfrowej zapisuje w jednostce pamięci F. Następnie układ UOF wysyła sygnał cyfrowy do kontrolera interfejsu KI informujący o wyznaczeniu wartości częstotliwości napięcia sinusoidalnie zmiennego i przechodzi w tryb oczekiwania na kolejny cyfrowy sygnał wzbudzenia z układu UOO.

Przedstawiony powyżej układ pomiarowy według wynalazku należy uważać za przykładowy układ. Poszczególne elementy układu mogą mieć postać układów cyfrowych lub analogowych. Dla specjalisty będzie oczywistym, w jaki sposób zrealizować poszczególne bloki w celu spełnienia ich funkcjonalności. W jednej z możliwych realizacji, układ pomiarowy może być zrealizowany w postaci procesora sterowanego odpowiednim oprogramowaniem. W innej realizacji, układ pomiarowy może być zrealizowany w postaci układu programowalnych bramek logicznych FPGA.

Zastrzeżenia patentowe

Claims

1. Układ pomiarowy do pomiaru częstotliwości napięcia sinusoidalnie zmiennego, zawierający:

• parę zacisków wejściowych, do których przyłączone jest źródło napięcia sinusoidalnie zmiennego (G), • przyłączony do pary zacisków wejściowych układ przetwarzający napięcie na zaciskach wejściowych na sygnał napięciowy, o napięciu proporcjonalnym do napięcia na zaciskach wejściowych, który podłączony jest na wejście analogowe przetwornika analogowo cyfrowego (ADC), którego pomiar jest wzbudzany przez sygnał pochodzący z układu generatora cyfrowego sygnału zegarowego (CLK) w taki sposób, że przetwornik (ADC) mierzy napięcie w równych odstępach czasu T_s, który jest mniejszy od % okresu T badanego napięcia,

PL 231 673 Β1 znamienny tym, że • wyjście przetwornika (ADC) połączone jest z buforem jednostki pamięci (U4) zawierającym wartość ostatniego pomiaru i stanowiącym jeden z czterech buforów połączonych (U1-U4) ze sobą szeregowo i zawierających wartości ostatnich czterech pomiarów ui = u(ti), U2 = ufe), U3 = u(t3), U4 = u(t4), gdzie ti, t2, t3, t4 są kolejnymi czasami pomiarów, • natomiast wyjścia buforów (U1-U4) są przyłączone do wejścia układu obliczania parametru 0(υθΘ), który wzbudzany jest po zebraniu pomiarów i który oblicza parametr pomocniczy Θ według wzoru:

2ω,

4m₂ a, + 4-»₄)

4h₂ dla m₂ = 0 dla m₂ * 0 a w² + 4w₂ (m₃ + ) < 0 dla u₂ * 0 a w² + 4m₂ +h₄) > Oam, + 2w₃ < 0 dla m₂ / Oa w² + 4m₂ (ią + h₄) > 0au, + 2u₃ >O którego wartość przekazuje w sposób, pośredni lub bezpośredni do układu obliczania częstotliwości (UOF), • natomiast układ obliczenia częstotliwości (UOF) w sposób pośredni lub bezpośredni pobiera wartość parametru θ z układu obliczania parametru θ(υθΘ) oraz wartość okresu próbkowania T_s (odstępu czasowego pomiędzy pomiarami wartości chwilowych napięcia) z jednostki pamięci, w której jest ona przechowywana (TC) i na ich podstawie oblicza częstotliwość f napięcia sinusoidalnie zmiennego według wzoru:

arccos (β)

2πΓ, której wartość przekazuje w sposób pośredni lub bezpośredni do interfejsu (INT).

2. Układ do pomiaru według zastrz. 1, znamienny tym, że jeżeli jednostka arytmetyczno logiczna w układzie obliczania parametru θ(υθΘ) oblicza wartość parametru θ spełniającą warunek |θ| > 1 -ε gdzieś e (0;10¹], przy czym korzystnie ε e [10⁵; 10²], to wartość ta zmieniana jest na wartość wyznaczaną według wzoru:

# = -! + £ dla£<0 *θ-\-ε dlaĆ?>0

3. Układ do pomiaru według zastrz. 1, znamienny tym, że źródło napięcia sinusoidalnie zmiennego stanowi generator (G) napięcia sinusoidalnie zmiennego.

4. Układ do pomiaru według zastrz. 1, znamienny tym, że układ przetwarzający napięcie na zaciskach wejściowych stanowi wzmacniacz różnicowy (W).

5. Układ do pomiaru według zastrz. 1, znamienny tym, że układ obliczania parametru θ(υθΘ) wzbudzany jest po zmierzeniu pierwszych czterech wartości chwilowych napięcia, oraz po zmierzeniu każdej kolejnej wartości chwilowej napięcia.

6. Układ do pomiaru według zastrz. 1 lub 5, znamienny tym, że układ obliczania parametru θ(υθΘ) wzbudzany jest przez resetowany w monecie rozpoczęcia pomiarów układ bufora resetu długości 4 (UBR4), który ma za zadanie zliczanie cyfrowych sygnałów wzbudzenia na swoim wejściu przyłączonym do wyjścia sygnału cyfrowego z połączonych ze sobą szeregowo czterech buforów jednostek pamięci (U1-U4) przyłączonych do przetwornika (ADC) informującego, że w kolejce buforów została zapisana wartość pomiaru, przy czym w momencie gdy

PL 231 673 Β1 nadejdzie pierwszy, drugi lub trzeci sygnał inicjacyjny układ bufora resetu (UBR4) nie przekazuje sygnału wzbudzenia, natomiast w przypadku nadejścia czwartego i kolejnych sygnałów inicjacyjnych układ bufora resetu (UBR4) przekazuje sygnał wzbudzenia na swoje wyjście przyłączone do wejścia cyfrowego sygnału wzbudzenia układu obliczania parametru θ(ΙΙΟΘ).

Rysunek