PL231677B1 - Układ do pomiaru mocy czynnej, biernej i pozornej pobieranej przez dwójnik zasilany prądem sinusoidalnie zmiennym - Google Patents

Abstract

W sposobie mierzy się czterokrotnie jednocześnie wartość chwilową napięcia i prądu dwójnika w równych odstępach czasu Ts, które są mniejsze od 1/2 okresu T napięcia. Na podstawie otrzymanych z pomiarów wyników oblicza się parametr pomocniczy θ a następnie oblicza się moc czynną, bierną i pozorną pobieraną przez dwójnik zasilany prądem sinusoidalnie zmiennym. Układ zawiera przetwornik analogowo cyfrowy mierzący wartość sygnału napięciowego o wartości proporcjonalnej do prądu dwójnika oraz drugi przetwornik analogowo cyfrowy mierzący wartość sygnału napięciowego o wartości proporcjonalnej do napięcia na dwójniku. Wynik pomiaru z pierwszego przetwornika analogowo cyfrowego przesyłany jest do kolejki połączonych szeregowo czterech buforów jednostek pamięci, zachowujących wyniki ostatnich czterech pomiarów prądu, zaś wynik pomiaru z drugiego przetwornika analogowo cyfrowego przesyłany jest do kolejki połączonych szeregowo czterech buforów jednostek pamięci, zachowujących wyniki ostatnich czterech pomiarów napięcia. Obydwie kolejki buforów połączone są z układem obliczania parametrów, który oblicza wartość parametru pomocniczego θ a następnie oblicza wartości mocy czynnej biernej i pozornej po zmierzeniu pierwszych czterech par wartości chwilowych prądu i napięcia, oraz po zmierzeniu każdej kolejnej pary wartości chwilowej prądu i napięcia. Układ obliczania parametrów, obliczone wartości mocy przesyła do interfejsu układu pomiarowego.

Description

Przedmiotem wynalazku jest układ do pomiaru mocy czynnej, biernej i pozornej pobieranej przez dwójnik zasilany prądem sinusoidalnie zmiennym, znajdujący zastosowanie przy badaniu właściwości fizycznych elementów obwodów elektrycznych oraz właściwości elektrycznych obwodów prądu sinusoidalnie zmiennego; znajdujący również zastosowanie przy badaniu systemów energetycznych.

Znane są układy wyznaczania mocy pobieranej przez dwójnik oparte na pomiarze napięcia na dwójniku oraz prądu płynącego przez dwójnik i następnie wyznaczaniu mocy według wzorów bazujących na iloczynie prądu i napięcia. Najczęściej stosowane są rozwiązania oparte na próbkowaniu okresowym, w którym próbki są zbierane w równych odstępach czasowych, które dzielą się na dwie podstawowe grupy.

Do pierwszej grupy należą rozwiązania bazujące na próbkowaniu synchronicznym, do których należą między innymi rozwiązania zamieszczone w polskich zgłoszeniach patentowych PL334504, PL399821. Rozwiązania te charakteryzują się wyeliminowaniem zjawiska przecieku okna, które wpływa na wzrost błędu pomiaru. Dodatkową zaletą niektórych rozwiązań (np. PL399821) jest prostota wykonywanych obliczeń i brak konieczności zbierania próbek z całego okresu sygnału. Wadą tychże rozwiązań jest koniecznością stosowania układów synchronizacji najczęściej w oparciu o układy PLL, co powoduje rozbudowę i wzrost kosztów części sprzętowej urządzenia.

Drugą grupę stanowią rozwiązania bazujące na próbkowaniu okresowym (w równych odstępach czasowych), lecz nie koniecznie próbkowaniu synchronicznym z badanym sygnałem, jak np. w amerykańskim opisie patentowym US5151866A, w którym wykorzystywane jest całkowanie numeryczne i detekcja przejść przez 0.

Szeroki przegląd rozwiązań z próbkowaniem asynchronicznych przedstawiony jest w monografii Duda K. „Fourierowskie metody estymacji widm prążkowych”, Rozprawy Monografie 226, Wydawnictwa AGH, Kraków 2011 z podziałem na dwie podgrupy.

Pierwszą podgrupę stanowią rozwiązania oparte na interpolacji widma sygnału - IpDFT. Polegają one na wyznaczeniu widma sygnału obejmującego przynajmniej jeden okres z wykorzystaniem odpowiednich okien czasowych. Następnie na podstawie otrzymanego widma wykonuje się estymację najwyższego prążka, na podstawie, którego estymuje się wartość częstotliwości i amplitudy zespolonej sygnału. Rozwiązania te charakteryzują się koniecznością zbierania próbek z ponad jednego pełnego okresu, dużą złożonością obliczeniową, błędami związanymi z „przeciekiem” okna wynikającymi z asynchronizmu okresu próbkowania i okresu mierzonego napięcia, oraz koniecznością wyznaczania niewymiernych funkcji trygonometrycznych.

Drugą podgrupę stanowią rozwiązania, które wykorzystują metody parametryczne w oparciu między innymi o filtr Kalmana, a zwłaszcza jego szczególny przypadek, jakim jest filtr adaptacyjny RLS (Recursive Least Squares), czy też w oparciu o programową pętlę fazową PLL (Phase Locked Loop). Według tekstu cytowanej monografii rozwiązania wykorzystujące modele parametryczne posiadają lepszą rozdzielczość częstotliwościową od metod DFT, lecz charakteryzują się jeszcze większą złożonością obliczeniową w stosunku do metod DFT oraz trudnością w doborze modelu.

Rozwiązania z próbkowaniem niesynchronizowanym charakteryzują się przede wszystkim koniecznością zbierania wielu próbek z ponad jednego pełnego okresu oraz dużą złożonością obliczeniową, co stanowi wadę tychże metod, zwłaszcza w przypadku przenośnych multimetrów bateryjnych. W takich multimetrach bardzo istotne jest wykorzystywanie jak najmniejszej mocy obliczeniowej pozwalającej na obniżenie częstotliwości pracy mikroprocesora, a tym samym i zużywanej energii elektrycznej, co ma znaczący wpływ na koszt pracy i żywotność baterii. Dodatkowo, zbieranie próbek z całego okresu ma także wpływ na czas otrzymywania wyników analiz.

Istotą układu według wynalazku, do pomiaru mocy czynnej, biernej i pozornej pobieranej przez dwójnik zasilany prądem sinusoidalnie zmiennym, jest to, że układ ten zawiera parę zacisków wejściowych, do których przyłączone jest źródło napięcia sinusoidalnie zmiennego, w szczególności generator napięcia sinusoidalnie zmiennego, oraz parę zacisków wyjściowych, do których przyłączony jest dwójnik, którego pobór mocy jest mierzony. Pomiędzy parami zacisków przyłączony jest układ przetwarzający prąd dwójnika na sygnał napięciowy o napięciu proporcjonalnym do prądu dwójnika, w szczególności rezystor wzorcowy przyłączony pomiędzy jednym z zacisków wejściowych i jednym z zacisków wyjściowych wraz z wzmacniaczem różnicowym mierzącym napięcie na rezystorze wzorcowym. Sygnał ten doprowadzony jest na wejście analogowe pierwszego przetwornika analogowo cyfrowego. Wyjście

PL 231 677 Β1 pierwszego przetwornika analogowo cyfrowego jest połączone z buforem jednostki pamięci stanowiącym ostatni z czterech buforów połączonych ze sobą szeregowo i zawierających kolejno wartości będące wynikami ostatnich czterech pomiarów wartości chwilowej prądu dwójnika ii = ifa), /₂ = /(fc/ 13 = 1((3), 14 = ifa), gdzie t-ι, (3, ts, t4 są kolejnymi czasami pomiarów prądu, natomiast wyjścia buforów są przyłączone do wejścia układu obliczania parametrów. Dodatkowo do pary zacisków wyjściowych przyłączony jest układ przetwarzający napięcie na dwójniku na sygnał napięciowy o napięciu proporcjonalnym do napięcia na dwójniku, w szczególności wzmacniacz różnicowy. Sygnał ten doprowadzony jest na wejście analogowe drugiego przetwornika analogowo cyfrowego. Wyjście drugiego przetwornika analogowo cyfrowego jest połączone z buforem jednostki pamięci stanowiącym ostatni z czterech buforów połączonych ze sobą szeregowo i zawierających kolejno wartości będące wynikami ostatnich czterech pomiarów wartości chwilowej napięcia na dwójniku ui = ufa), U2 = ufa), U3 = ufa), m = ufa), gdzie Λ, fe, fc, /4 są kolejnymi czasami pomiarów napięcia, natomiast wyjścia buforów są przyłączone do wejścia układu obliczania parametrów. Wejścia wzbudzania pomiarów przetworników analogowo cyfrowych przyłączone są do układu generatora cyfrowego sygnału zegarowego, który wzbudza jednoczesne wykonanie pomiaru przez obydwa przetworniki analogowo cyfrowe w równych odstępach czasu T_s, które są mniejsze od % okresu 7 napięcia. Natomiast wyjście cyfrowe bufora przyłączonego do pierwszego przetwornika, informujące o zapisaniu wartości ostatniego pomiaru do kaskady czterech buforów zawierającej wartości chwilowe prądu dwójnika, oraz wyjście cyfrowe bufora przyłączonego do drugiego przetwornika, informujące o zapisaniu wartości ostatniego pomiaru do kaskady czterech buforów zawierającej wartości chwilowe napięcia na dwójniku, przyłączone są do wejść cyfrowych bramki AND, która wysyła inicjacyjny sygnał cyfrowy do układu obliczania parametrów po odebraniu sygnałów inicjacyjnych z obydwu kaskad buforów. Układ obliczania parametrów na wejściu posiada układ buforu resetu o długości 4, który zlicza sygnały inicjacyjne na wejściu układu i po odebraniu czwartego i kolejnych sygnałów inicjacyjnych, czyli po zmierzeniu pierwszych czterech par wartości chwilowych prądu i napięcia, oraz po zmierzeniu każdej kolejnej pary wartości chwilowych prądu i napięcia, układ oblicza następujące parametry:

• parametr pomocniczy Θ1 według wzoru:

dla u₂ = 0

4m₂ dla m₂ A 0 λ w,² + 4zz₂ (u₂ + u*) < 0

4m₂

dla u₂ A 0 λ w² + 4iz₂ (m₂ + u_A) > 0 λ w, + 2iz₃ > 0 • parametr pomocniczy Θ2 według wzoru:

dla i₂ = 0 dla i₂ A 0 λ z'² + 4ż₂ (ż₂ +z₄) < 0 dla z₂ A 0 λ z² + 4z₂ (z₂ + z₄ ) > 0 λ z', + 2z₃ < 0 dla i₂ Ψ 0 λ z² + 4z₂ (z₂ + j₄ ) > 0 λ z\ + 2z₃ > 0

PL 231 677 Β1 • parametr pomocniczy Θ według wzoru funkcji:

0=/(0,.¾) o własności:

θ_χ< }{θ_λ,θ7)<Θ₂ dla 0, <θ₂ \θ_χ>/(θ_χ,θ₂)>θ₂ ό\3θ_χ>θ₂ w szczególności według wzoru na średnią Chisinego, korzystnie według wzoru na średnią arytmetyczną:

przy czym jeżeli jednostka arytmetyczno logiczna w układzie obliczania parametrów oblicza wartość parametru ^spełniającą warunek |θ| > 1 - ε gdzieś e(0; 1 Cl·¹], przy czym korzystnie ε e [10⁵; 10²], to wartość ta zmieniana jest na wartość wyznaczaną według wzoru:

& =—1 + ε dlać/cO θ = \-ε dla£?>0 moc czynną P według wzoru:

_p __a u₄i_Ą)

2θ²-2 moc bierną Q według wzoru:

2Vl-6>² moc pozorną |S| według wzoru:

N = _? - (^Ul + »4 ))(²¼^ - (*3 + ))

Występujący we wzorach na moc czynną bierną i pozorną współczynnik a jest stałą charakterystyczną dla danego układu pomiarowego wyznaczaną według wzoru:

a = a_xa₂ w którym ai jest współczynnikiem proporcji pomiędzy wartością prądu dwójnika a wartością na wyjściu pierwszego przetwornika analogowo cyfrowego, zaś 012 jest współczynnikiem proporcji pomiędzy: wartością napięcia na dwójniku a wartością na wyjściu drugiego przetwornika analogowo cyfrowego. Jednostką współczynnika a? jest amper [A], zaś jednostką współczynnika a2 jest wolt [V], Współczynniki te stosuje się w celu przekształcenia wyników na wyjściach przetworników analogowo cyfrowych będącymi liczbami całkowitymi na wyniki będącymi wielkościami fizycznymi prądu dwójnika lub napięcia na dwójniku. Obliczone wartości mocy czynnej, biernej i pozornej układ obliczania parametrów przesyła w sposób pośredni lub bezpośredni do interfejsu układu pomiarowego.

Zaletą układu do pomiaru parametrów mocy odbieranej przez dwójnik zasilany prądem sinusoidalnie zmiennym jest minimalna liczba próbek pomiarowych, możliwość skrócenia czasu pomiaru poniżej jednego okresu napięcia zasilania dwójnika, zmniejszenie złożoności obliczeniowej, a tym samym kosztu energetycznego i czasu wyznaczania parametrów, oraz uproszczenie sposobu pomiaru poprzez wyeliminowanie konieczności synchronizacji próbkowania z okresem prądu lub napięcia. Dodatkowo przy wyznaczaniu wartości poszczególnych mocy nie są wykorzystywane funkcje trygonometryczne wiążące się z dużą złożonością obliczeniową, zaś operacje obliczeniowe ograniczają się jedynie do najprostszych operacji arytmetycznych: dodawania, odejmowania, mnożenia, dzielenia i pierwiastkowania. Szczególną zaletą układu wyróżniającą go na tle innych rozwiązań jest to, że przy założeniu braku

PL 231 677 B1 błędu pomiarowego i numerycznego wyznaczone parametry nie posiadają błędu wynikającego z sposobu pomiaru, czyli uzyskany wynik jest dokładny.

Wynalazek zostanie przedstawiony w przykładzie wykonania na rysunku, na którym: Fig. 1 przedstawia ogólnie układ pomiarowy, natomiast Fig. 2 przedstawia schemat układu obliczania parametrów UOP. Na schemacie układu pomiarowego z Fig. 1 generator G, podłączony do zacisków wejściowych toru pomiarowego, reprezentuje symbolicznie układ generujący napięcie sinusoidalnie zmienne, natomiast dwójnik D, podłączony do zacisków wyjściowych toru pomiarowego, reprezentuje symbolicznie dwójnik którego parametry poboru mocy są badane.

Układ pomiarowy jest przystosowany do obsługi przez użytkownika za pomocą interfejsu INT. Poprzez interfejs INT użytkownik może nastawić parametry pracy układu pomiarowego, uruchomić pomiar czy też odczytać wyniki pomiaru. Interfejs INT połączony jest dwukierunkową magistralą cyfrową z kontrolerem interfejsu KI.

Kontroler interfejsu KI jest przystosowany do pracy w dwóch trybach: w trybie nastawiania parametrów pomiaru oraz w trybie pomiarowym. W trybie nastawiania parametrów pomiaru kontroler KI obsługuje interfejs INT - pobiera parametr nastawczy okresu próbkowania oraz pobiera komendę o rozpoczęciu pomiaru. Dodatkowo kontroler KI zapisuje parametr pracy układu - okresu taktowania zegara Tclk za pomocą magistrali cyfrowej w jednostce pamięci TC gdzie okres Tclk jest równy okresowi próbkowania T_s.

W momencie nadejścia z interfejsu INT komendy o inicjacji pomiaru, kontroler interfejsu KI wysyła do interfejsu INT informację o rozpoczęciu pomiaru oraz wysyła sygnał cyfrowy do generatora cyfrowego sygnału zegarowego CLK i układu obliczania parametrów UOP w celu rozpoczęcia pomiarów. Następnie kontroler KI zawiesza swe działanie w trybie komunikacji, przechodząc do trybu oczekiwania do momentu pojawienia się sygnału cyfrowego informującego o wyznaczeniu wartości mocy czynnej, biernej i pozornej pochodzącego z układu obliczania parametrów UOP.

W momencie pojawienia się sygnału wyznaczenia wartości parametrów z układu UOP kontroler interfejsu KI odczytuje za pomocą magistral cyfrowych wyznaczone parametry mocy pobieranej przez dwójnik zasilany napięciem sinusoidalnie zmiennym: moc czynną P zapisaną w jednostce pamięci P, moc bierną Q zapisaną w jednostce pamięci Q oraz moc pozorną |S| zapisaną w jednostce pamięci MS i wysyła je do interfejsu INT. Następnie kontroler interfejsu sprawdza za pomocą magistrali cyfrowej czy na interfejsie nie ma komunikatu o zakończeniu pomiarów. Jeżeli nie ma komunikatu o zakończeniu pomiarów kontroler interfejsu KI pozostaje w trybie pomiarowym oczekując na kolejny sygnał z układu UOP informujący o kolejnym wyznaczeniu wartości parametrów mocy pobieranej przez dwójnik i powtarza całą procedurę trybu pomiarowego. W przypadku gdy kontroler interfejsu odczyta z interfejsu INT komunikat o zakończeniu pomiarów, kontroler KI wysyła do układów CLK i UOP sygnał cyfrowy o zakończeniu pomiarów i następnie powraca do trybu nastawiania parametrów pomiaru.

Po nadejściu cyfrowego sygnału inicjacyjnego z kontrolera interfejsu KI, następuje reset układów UBR4 i CLK. Następnie zegar CLK odczytuje za pomocą magistrali cyfrowej wartość okresu zegara Tclk z jednostki pamięci TC i na jej podstawie ustawia swój okres pracy. Zadaniem zegara jest jednoczesne wzbudzanie pomiaru w przetwornikach ADC1 i ADC2, których wejście zewnętrznego wzbudzania pomiaru połączone jest z wyjściem zegara. Przetworniki ADC1 i ADC2 przetwarzają na sygnał cyfrowy chwilowe wartości sygnałów napięciowych pochodzących z analogowego toru pomiarowego.

W skład analogowego toru pomiarowego wchodzą: generator napięcia sinusoidalnie zmiennego G, dwójnik D, rezystor wzorcowy RW oraz wzmacniacze różnicowe W1 i W2. Połączone szeregowo dwójnik D oraz rezystor wzorcowy RW przyłączone są do zacisków generatora G. Do zacisków wzorcowego rezystora RW dołączone są wejścia pierwszego wzmacniacza różnicowego W1, który wzmacnia wywołany przepływem prądu spadek napięcia na rezystorze wzorcowym RW. Wyjście wzmacniacza W1 dołączone jest do przetwornika analogowo cyfrowego ADC1. Zadaniem wzmacniacza W1 jest kondycjonowanie odpowiednio napięcia na rezystorze wzorcowym RW do zakresu przetwornika ADC1. Oznacza to, że napięcie na wyjściu wzmacniacza W1 w odniesieniu do masy jest wprost proporcjonalne do prądu dwójnika D oraz wzmocnienie wzmacniacza W1 jest tak dobrane, aby przy zadanym zakresie pomiarowym napięcie na jego wyjściu nie przekraczało zakresu pracy przetwornika ADC1. Wejścia drugiego wzmacniacza różnicowego W2 dołączone są do zacisków badanego dwójnika D, natomiast jego wyjście dołączone jest do przetwornika analogowo cyfrowego ADC2. Zadaniem wzmacniacza W2 jest kondycjonowanie odpowiednio napięcia na dwójniku D do zakresu przetwornika ADC2. Oznacza to, że napięcie na wyjściu wzmacniacza W2 w odniesieniu do masy jest wprost proporcjonalne do napięcia na

PL 231 677 B1 dwójniku D oraz wzmocnienie wzmacniacza jest tak dobrane, aby przy zadanym zakresie pomiarowym napięcie na jego wyjściu nie przekraczało zakresu pracy przetwornika ADC2.

Przetwornik ADC1, po zakończeniu pomiaru pośredniego prądu dwójnika D poprzez pomiar wartości chwilowej napięcia na rezystorze RW, wysyła sygnał cyfrowy o zakończeniu przetwarzania do bufora jednostki pamięci I1. Dodatkowo przetwornik ADC1 przesyła za pomocą magistrali cyfrowej wynik pomiaru do bufora jednostki pamięci I4. Bufory jednostek pamięci I1-I4 posiadają jedno wejście cyfrowe, które inicjuje zapis wartości na wejściu bufora połączonego z magistralą cyfrową. Po zapisaniu wartości do bufora jej wartość jest podawana na wyjście połączone z magistralą cyfrową oraz wysyłany jest cyfrowy sygnał inicjacyjny do innego układu cyfrowego. Bufory te są połączone w taki sposób że wartość z przetwornika ADC podawana jest najpierw do bufora jednostki pamięci I4, następnie z bufora I4 do bufora I3, z I3 do I2 i z I2 do I1; natomiast cyfrowy sygnał inicjacyjny po zakończeniu pomiaru przez przetwornik ADC1 podawany jest do bufora I1, następnie z bufora I1 do bufora I2, z I2 do I3 i z I3 do I4. Na końcu cyfrowy sygnał wzbudzenia z bufora jednostki pamięci I4 podawany jest do układu bramki AND A1. Taki schemat połączeń sprawia, że na wyjściach buforów I1-I4 są kolejno wartości ostatnich 4 pomiarów, przy czym w buforze I4 jest wartość ostatniego pomiaru. Wartości na wyjściach wszystkich buforów I1-I4 podawane są za pomocą magistral cyfrowych do układu obliczania parametrów UOP.

Przetwornik ADC2, po zakończeniu pomiaru wartości chwilowej napięcia na dwójniku D, wysyła sygnał cyfrowy o zakończeniu przetwarzania do bufora jednostki pamięci U1. Dodatkowo przetwornik ADC2 przesyła za pomocą magistrali cyfrowej wynik pomiaru do bufora jednostki pamięci U4. Bufory jednostek pamięci U1-U4 mają analogiczną konstrukcje do buforów I1-I4, czyli posiadają jedno wejście cyfrowe, które inicjuje zapis wartości na wejściu bufora połączonego z magistralą cyfrową. Po zapisaniu wartości do bufora jej wartość jest podawana na wyjście połączone z magistralą cyfrową oraz wysyłany jest cyfrowy sygnał inicjacyjny do innego układu cyfrowego. Bufory te są połączone w taki sposób że wartość z przetwornika ADC2 podawana jest najpierw do bufora jednostki pamięci U4, następnie z bufora U4 do bufora U3, z U3 do U2 i z U2 do U1; natomiast cyfrowy sygnał inicjacyjny po zakończeniu pomiaru przez przetwornik ADC2 podawany jest do bufora U1 , następnie z bufora U1 do bufora U2, z U2 do U3 i z U3 do U4. Na końcu cyfrowy sygnał wzbudzenia z bufora jednostki pamięci U4 podawany jest do układu bramki AND A1. Taki schemat połączeń sprawia, że na wyjściach buforów U1-U4 są kolejno wartości ostatnich 4 pomiarów, przy czym w buforze U4 jest wartość ostatniego pomiaru. Wartości na wyjściach wszystkich buforów U1 -U4 podawane są za pomocą magistral cyfrowych do układu obliczania parametrów UOP.

Układ bramki AND A1 oczekuje na inicjacyjne sygnały cyfrowe z buforów U4 i I4. Po odebraniu obydwu sygnałów inicjacyjnych układ bramki AND A1 wysyła inicjacyjny sygnał cyfrowy do układu obliczania parametrów UOP i przechodzi w tryb oczekiwania na sygnały wzbudzenia z buforów U4 i 14.

Do wyznaczania wartości mocy czynnej biernej i pozornej na podstawie wartości próbek danych pomiarowych zebranych w buforach U1-U4 i I1-I4 służy układ obliczania parametrów UOP. Dokładny schemat struktury układu obliczania parametrów UOP wraz z cyfrowymi sygnałami i magistralami zewnętrznymi, oraz buforami jednostek pamięci danych pomiarowych U1-U4 i I1-I4 oraz jednostkami pamięci P, Q i MS przedstawiony jest na Fig. 2.

Zadaniem układu bufora resetu o długości 4 UBR4 jest zliczanie cyfrowych sygnałów inicjacyjnych na swoim wejściu. Bufor uruchamiany jest przez kontroler interfejsu KI za pomocą sygnału cyfrowego, który jednocześnie resetuje układ. Po uruchomieniu następuje zliczanie przez bufor inicjacyjnych sygnałów cyfrowych z układu bramki AND A1. W momencie gdy nadejdzie pierwszy, drugi lub trzeci sygnał inicjacyjny bufor nie przekazuje sygnału wzbudzenia na wyjście, natomiast w przypadku nadejścia czwartego i kolejnych sygnałów inicjacyjnych bufor UBR4 przekazuje sygnał inicjacyjny na swoje wyjście, które połączone jest z wejściami cyfrowymi zewnętrznych wzbudzeń układu obliczania parametru 6*iUO©1 oraz układu obliczania parametru 02UO&2. Oznacza to, że sygnał inicjacyjny będzie podany do układów UO©1 i UO©2 po zmierzeniu pierwszych 4 par wartości chwilowych prądu i napięcia oraz po zebraniu każdej kolejnej pary wartości prądu i napięcia przez przetworniki ADC1 i ADC2.

Układ obliczania parametru 6*iUO©1 oczekuje na cyfrowy sygnał wzbudzenia z układu UBR4. W momencie odebrania sygnału inicjacyjnego odczytuje za pomocą magistral cyfrowych wartości próbek ui z bufora U1, U2 z bufora U2, U3 z bufora U3 oraz U4 z bufora U4 i na ich podstawie oblicza wartość parametru pomocniczego θι według wzoru:

PL 231 677 Β1 θ'

Θ' θ' θ' u_Ą ^2u' μ, w, w, - + 4w₂ (μ₂ + u₄)

4μ₂ w, + + 4π₂ (u₂ + w₄)

4w₂ dla u₂ =0 dla z/₂ A 0 λ w² +- 4z/₂ (u₂ + w₄) < 0 dla u₂ +4m₂ (u₂ +w₄) > Oaw, +2w₃ < 0 dla u₂ + O a w² + 4m₂ (h₂ + w₄) > O a w, + 2w₃ > O

Następnie układ ΙΙΟΘ1 za pomocą magistrali cyfrowej zapisuje wartość parametru θι w jednostce pamięci Θ1, wysyła inicjacyjny sygnał cyfrowy do układu bramki AND A1 i przechodzi w tryb oczekiwania na sygnał wzbudzenia układu UBR4.

Układ wyznaczania parametru ^UO(-)2 oczekuje na cyfrowy sygnał wzbudzenia z układu UBR4. W momencie odebrania sygnału, inicjacyjnego odczytuje za pomocą magistral cyfrowych wartości próbek ii z bufora 11, /₂ z bufora I2, i₃ z bufora I3 oraz /4 z bufora I4 i na ich podstawie oblicza wartość parametru pomocniczego 02 według wzoru:

θ₂=— ² 2/, θ₂= — 4/₂ /-^+4/,(/,+/,)

4/, θ,= k+ψ'

4Λ dla i₂ = 0 dla i₂ Ψ 0 λ zj² + 4/, (z₂ + /,) < 0 dla i₂ Ψ 0 λ zj² + 4/, (/, + /,) > 0 a zj + 2z₃ < 0 dfa z₂ Ψ 0 λ zj² + 4z, (z, + /,) > 0 a zj + 2z₃ > 0

Następnie układ UO©2 za pomocą magistrali cyfrowej zapisuje wartość parametru 6*2 w jednostce pamięci Θ2 wysyła inicjacyjny sygnał cyfrowy do układu bramki AND A2 i przechodzi w tryb oczekiwania na sygnał wzbudzenia z układu UBR4.

Układ bramki AND A2 oczekuje na inicjacyjne sygnały cyfrowe z układów UO©1 i UO©2. Po odebraniu obydwu sygnałów inicjacyjnych układ bramki AND A2 wysyła inicjacyjny sygnał cyfrowy do układu obliczania parametrów końcowych UOK i przechodzi w tryb oczekiwania na sygnały wzbudzenia z układów UO©1 oraz UO©2.

Układ obliczania parametru 0UO© oczekuje na inicjacyjny sygnał cyfrowy z układu bramki AND A1. Po odebraniu sygnału inicjacyjnego układ UO© za pomocą magistral cyfrowych odczytuje odpowiednio parametry pomocnicze θι z jednostki pamięci Θ1 oraz Θ2 z jednostki pamięci Θ2 i oblicza parametr pomocniczy Θwedług wzoru:

θ=^θ2 przy czym jeżeli obliczona wartość parametru Θ spełnia warunek |0| > 0,9999, to wartość ta zmieniana jest na wartość wyznaczaną według wzoru:

= -0,9999 dla0<O <0 = 0,9999 dla0>O

PL 231 677 Β1

Następnie układ UO© za pomocą magistrali cyfrowej zapisuje wartość parametru Θ w jednostce pamięci Θ, wysyła inicjacyjne sygnały cyfrowe do układu obliczania parametrów końcowych UOK i przechodzi w tryb oczekiwania na sygnał wzbudzenia z układu bramki AND A2.

Układ obliczania parametrów końcowych UOK oczekuje na sygnał wzbudzenia z układu wyznaczania parametru Θ UOO. W momencie otrzymania sygnału wzbudzenia układ odczytuje za pomocą magistral cyfrowych wartość parametru Θ z jednostki pamięci Θ oraz wartości próbek U3 z bufora U3, U4 z bufora U4,i₃ z bufora I3 i /4 z bufora I4 i na ich podstawie oblicza:

• moc czynną P według wzoru:

pt (^3^4 ^4^3 ) ~^a 2Θ¹-!

którą zapisuje za pomocą magistrali cyfrowej w jednostce pamięci P, moc bierną Q według wzoru:

^3 ^4 ^4 ^3

2^1-0² którą zapisuje za pomocą magistrali cyfrowej w jednostce pamięci Q, • moc czynną |S| według wzoru:

|S| = ΎΣ2Θ^{1 +} )) (^2/3^f4^ ~ U^{2 +} *4 )) którą zapisuje za pomocą magistrali cyfrowej w jednostce pamięci MS.

Występujący we wzorach na moc czynną, bierną i pozorną współczynnik a jest stałą charakterystyczną dla danego układu pomiarowego wyznaczaną według wzoru:

a = a_xa₂ w którym ai jest współczynnikiem proporcji pomiędzy wartością prądu dwójnika D a wartością na wyjściu przetwornika ADC1, zaś a₂ jest współczynnikiem proporcji pomiędzy wartością napięcia na dwójniku D a wartością na wyjściu przetwornika ADC2. Jednostką współczynnika ai jest amper [A], zaś jednostką współczynnika a₂jest wolt [V], Współczynniki te stosuje się w celu przekształcenia wyników na wyjściach przetworników ADC1 i ADC2 będącymi liczbami całkowitymi na wyniki będące wielkościami fizycznymi prądu dwójnika lub napięcia na dwójniku. Dla okładu z Fig. 1 współczynniki te wyznaczane są według wzorów:

w,

LSB2.

«2 =^W2 gdzie wi jest wzmocnieniem wzmacniacza W1, w₂ jest wzmocnieniem wzmacniacza W2, R_w jest rezystancją rezystora wzorcowego RW wyrażoną w omach [Ω], natomiast LSB1 jest wartością napięcia odpowiadającą 1 bitowi przetwornika ADC1 wyrażoną w woltach [V], zaś LSB2 jest wartością napięcia odpowiadającą, 1 bitowi przetwornika ADC2 także wyrażoną w woltach [V],

Po zapisaniu wyznaczonych wartości mocy układ UOK wysyła sygnał cyfrowy do kontrolera interfejsu KI informujący o wyznaczeniu wartości parametrów mocy.

Przedstawiony powyżej układ pomiarowy według wynalazku należy uważać za przykładowy układ. Poszczególne elementy układu mogą mieć postać układów cyfrowych lub analogowych. Dla specjalisty będzie oczywistym, w jaki sposób zrealizować poszczególne bloki w celu spełnienia ich funkcjonalności. W jednej z możliwych realizacji, układ pomiarowy może być zrealizowany w postaci procesora sterowanego odpowiednim oprogramowaniem. W innej realizacji, układ pomiarowy może być zrealizowany w postaci układu programowalnych bramek logicznych FPGA.

Claims (8)

1. Układ do pomiaru mocy czynnej, biernej i pozornej pobieranej przez dwójnik zasilany napięciem sinusoidalnie zmiennym, zawierający:

• parę zacisków wejściowych, do których przyłączone jest źródło napięcia sinusoidalnie zmiennego (G), • parę zacisków wyjściowych, do których przyłączony jest dwójnik (D), którego pobór mocy jest mierzony, • przyłączony pomiędzy parami zacisków układ przetwarzający prąd dwójnika na sygnał napięciowy o napięciu proporcjonalnym do prądu dwójnika, • przyłączony do pary zacisków wyjściowych układ przetwarzający napięcie na dwójniku na sygnał napięciowy o napięciu proporcjonalnym do napięcia na dwójniku, • przy czym sygnał napięciowy o napięciu proporcjonalnym do prądu dwójnika doprowadzony jest na wejście analogowe pierwszego przetwornika analogowo cyfrowego (ADC1), • przy czym sygnał napięciowy o napięciu proporcjonalnym do napięcia na dwójniku doprowadzony jest na wejście analogowe drugiego przetwornika analogowo cyfrowego (ADC2), • przy czym wejścia wzbudzania pomiarów przetworników analogowo cyfrowych (ADC1, ADC2) przyłączone są do układu generatora cyfrowego sygnału zegarowego (CLK), który wzbudza jednoczesne wykonanie pomiaru przez obydwa przetworniki analogowo cyfrowe (ADC1, ADC2) w równych odstępach czasu T_s, które są mniejsze od % okresu T napięcia znamienny tym, że:

• wyjście pierwszego przetwornika analogowo cyfrowego (ADC1) jest połączone z buforem jednostki pamięci (I4) stanowiącym ostatni z czterech buforów (11-14) połączonych ze sobą szeregowo i zawierających kolejno wartości będące wynikami ostatnich czterech pomiarów wartości chwilowej prądu dwójnika (D) ii = ifa), /₂ = /(fe/ /3= 1((3), 14 = ifa), gdzie ti, t2, t3, t4 są kolejnymi czasami pomiarów prądu, natomiast wyjścia buforów (11-14) są przyłączone do wejścia układu obliczania parametrów(UOP), • wyjście drugiego przetwornika analogowo cyfrowego (ADC2) jest połączone z buforem jednostki pamięci (U4) stanowiącym ostatni z czterech buforów (U1-U4) połączonych ze sobą szeregowo i zawierających kolejno wartości będące wynikami ostatnich czterech pomiarów wartości chwilowej napięcia na dwójniku (D) ui = ufa), U2 = ufa), U3= ufa), m = ufa), gdzie ti, t2, t3, t4 są kolejnymi czasami pomiarów napięcia, natomiast wyjścia buforów (U1-U4) są przyłączone do wejścia układu obliczania, parametrów(UOP), • przy czym wyjście cyfrowe bufora (I4) przyłączonego do pierwszego przetwornika (ADC1) informujące o zapisaniu wartości ostatniego pomiaru do kaskady czterech buforów (11-14) zawierającej wartości chwilowe prądu dwójnika oraz wyjście cyfrowe bufora (U4) przyłączonego do drugiego przetwornika (ADC2) informujące o zapisaniu wartości ostatniego pomiaru do kaskady czterech buforów (U1-U4) zawierającej wartości chwilowe napięcia na dwójniku przyłączone są do wejść cyfrowych bramki AND (A1), która wysyła inicjacyjny sygnał cyfrowy do układu obliczania parametrów (UOP) po odebraniu sygnałów inicjacyjnych z obydwu kaskad buforów (11-14, U1-U4), • przy czym układ obliczania parametrów (UOP) na wejściu posiada resetowany w momencie rozpoczęcia pomiarów układ buforu resetu o długości 4 (UBR4), który zlicza sygnały inicjacyjne na wejściu układu i po odebraniu czwartego i kolejnych sygnałów inicjacyjnych układ oblicza następujące parametry:

o parametr pomocniczy Θ1 według wzoru:

4u, θ,=

4m₂ u, + + 4«₂(u₂+«₄)

4h₂ dla w₂ = 0 dla + 0/,(/² +4«₂ («2 +^Kł) -!

dla w₂ + 0λtz,³ +4w₂ (m₂ +m₄) > Ολμ, + 2u₃ <0 dla + Ολν,² +4m₂(h₂ + h₄)>0λ«, +2tz₃ >0

PL 231 677 Β1 o parametr pomocniczy & według wzoru:

ą =— 2/, dla /₂ = 0

4/, &,= +4^+1,)

4 /2

A +^ + 4/2(^2+^)

4z, dla z₂ Ψ 0 λ z'² + 4ż₂ (ż₂ + z₄) < 0 dla i₂ ψ 0 λ z² + 4z₂ (i₂ + z₄) > 0 λ z', + 2z₃ < 0 dla z₂ Ψ 0 λ z² + 4z₂ (z₂ + z₄) > 0 λ z\ + 2z₃ > 0 o parametr pomocniczy Θ według wzoru funkcji:

9 = /(9,,¾) o własności:

Ą </(9,,¾)<»₂ dla9,<9₂ ‘ 9, >/(9,,¾)>9, dla9,>9₂ o moc czynną P, której wartość przekazuje w sposób pośredni lub bezpośredni do interfejsu układu (INT), według wzoru:

Γ-a (w₃z₄ + w₄z₃) Θ - (u₃i₃ + zz₄z₄)

2θ²-2 o moc bierną Q, której wartość które przekazuje w sposób pośredni lub bezpośredni do interfejsu układu (INT), według wzoru:

^4 A

2Vl-0² o moc pozorną |S|, której wartość przekazuje w sposób pośredni lub bezpośredni do interfejsu układu (INT), według wzoru:

N=ν(²“Λ^β - (”> + ))(²¾^ - (i+1)) gdzie występujący we wzorach na moc czynną, bierną i pozorną współczynnik a jest stałym współczynnikiem wyznaczanym według wzoru:

a = CC1CC2 w którym a1 jest współczynnikiem proporcji pomiędzy wartością prądu dwójnika (D) a wartością na wyjściu pierwszego przetwornika analogowo cyfrowego (ADC1), zaś a2 jest współczynnikiem proporcji pomiędzy wartością napięcia na dwójniku (D) a wartością na wyjściu drugiego przetwornika analogowo cyfrowego (ADC2).

2. Układ do pomiaru według zastrz. 1, znamienny tym, że źródłem napięcia sinusoidalnie zmiennego jest generator (G) napięcia sinusoidalnie zmiennego.

3. Układ do pomiaru według zastrz. 1, znamienny tym, że układ przetwarzający prąd dwójnika na sygnał napięciowy stanowi rezystor wzorcowy (RW) przyłączony pomiędzy jednym z zacisków wejściowych i jednym z zacisków wyjściowych wraz z wzmacniaczem różnicowym (W1) mierzącym napięcie na rezystorze wzorcowym (RW).

PL 231 677 Β1

4. Układ do pomiaru według zastrz. 1, znamienny tym, że układ przetwarzający napięcie na dwójniku na sygnał napięciowy o napięciu proporcjonalnym do napięcia na dwójniku stanowi wzmacniacz różnicowy (W2).

5. Układ do pomiaru według zastrz. 1, znamienny tym, że jeżeli jednostka arytmetyczno logiczna w układzie obliczania parametru ć*(UO©) oblicza wartość parametru ^spełniają warunek |θ| > 1 — ε gdzie ε e (0; 10¹], przy czym korzystnie ε e [1(λ⁵; 1 Cl·²], to wartość ta zmieniana jest na wartość wyznaczaną według wzoru:

ί& = -1 + ε dlać/cO j# = l-£ dla£?>0

6. Układ do pomiary według zastrz. 1, znamienny tym, że parametr pomocniczy Θ jest obliczany według wzoru na średnią Chisinego.

7. Układ do pomiaru według zastrz. 1 lub 6, znamienny tym, że parametr pomocniczy Θ jest obliczany według wzoru na średnią arytmetyczną:

8. Układ do pomiaru według zastrz. 1, znamienny tym, że układ obliczania parametrów (UOP) oblicza parametry mocy po zmierzeniu pierwszych czterech par wartości chwilowych prądu i napięcia, oraz po zmierzeniu każdej kolejnej pary wartości chwilowych prądu i napięcia.