PL232462B1 - Układ do pomiaru mocy czynnej, biernej i pozornej pobieranej przez dwójnik zasilany prądem sinusoidalnie zmiennym - Google Patents

Abstract

W sposobie mierzy się czterokrotnie wartość chwilową napięcia na dwójniku w równych odstępach czasu Ts, które są mniejsze od 1/2 okresu T napięcia oraz mierzy się czterokrotnie wartość chwilową natężenia prądu płynącego przez dwójnik w tych samych równych odstępach czasu Ts. Kolejność wykonania czterech pomiarów wartości chwilowej napięcia na dwójniku względem czterech pomiarów wartości chwilowej natężenia prądu płynącego przez dwójnik jest dowolna przy zachowaniu warunku, że pierwszy pomiar wartości chwilowej napięcia na dwójniku i pierwszy pomiar wartości chwilowej natężenia prądu płynącego przez dwójnik realizuje się w odstępie czasu Tp równym 1/2 odstępu czasowego Ts pomiarów wartości chwilowych prądu i napięcia, czyli Tp=1/2Ts. Na podstawie otrzymanych z pomiarów wyników oblicza się parametr pomocniczy θ, a następnie oblicza się moc czynną, bierną i pozorną pobieraną przez dwójnik zasilany prądem sinusoidalnie zmiennym. Układ zawiera multiplekser analogowy przełączający naprzemiennie na wejście przetwornika analogowo cyfrowego sygnały napięciowe o wartościach proporcjonalnych do prądu dwójnika i napięcia na dwójniku, przy czym układ wykonuje naprzemiennie po jednym pomiarze wartości chwilowej prądu napięcia. Wynik pomiaru z przetwornika analogowo cyfrowego przesyłany jest do kolejki połączonych szeregowo ośmiu buforów jednostek pamięci, zachowujących wyniki ostatnich ośmiu pomiarów, które połączone są z układem obliczania parametrów, który oblicza wartość parametru pomocniczego θ, a następnie oblicza wartości mocy czynnej biernej i pozornej po zmierzeniu pierwszych czterech wartości chwilowych prądu i czterech wartości chwilowych napięcia, oraz po zmierzeniu każdej kolejnej wartości chwilowej prądu lub napięcia.

Description

Opis wynalazku

Przedmiotem wynalazku jest układ do pomiaru mocy czynnej, biernej i pozornej pobieranej przez dwójnik zasilany prądem sinusoidalnie zmiennym, znajdujący zastosowanie przy badaniu właściwości fizycznych elementów obwodów elektrycznych oraz właściwości elektrycznych obwodów prądu sinusoidalnie zmiennego; znajdujący również zastosowanie przy badaniu systemów energetycznych.

Znane są układy wyznaczania mocy pobieranej przez dwójnik oparte na pomiarze napięcia na dwójniku oraz prądu płynącego przez dwójnik i następnie wyznaczaniu mocy według wzorów bazujących na iloczynie prądu i napięcia. Najczęściej stosowane są rozwiązania oparte na próbkowaniu okresowym, w którym próbki są zbierane w równych odstępach czasowych, które dzielą się na dwie podstawowe grupy.

Do pierwszej grupy należą rozwiązania bazujące na próbkowaniu synchronicznym, do których należą między innymi rozwiązania zamieszczone w polskich zgłoszeniach patentowych PL334504, PL399821. Rozwiązania te charakteryzują się wyeliminowaniem zjawiska przecieku okna, które wpływa na wzrost błędu pomiaru. Dodatkową zaletą niektórych rozwiązań (np. PL399821) jest prostota wykonywanych obliczeń i brak konieczność zbierania próbek z całego okresu sygnału. Wadą tychże rozwiązań jest koniecznością stosowania układów synchronizacji najczęściej w oparciu o układy PLL, co powoduje rozbudowę i wzrost kosztów części sprzętowej urządzenia.

Drugą grupę stanowią rozwiązania bazujące na próbkowaniu okresowym (w równych odstępach czasowych), lecz nie koniecznie próbkowaniu synchronicznym z badanym sygnałem, jak np. w amerykańskim opisie patentowym US5151866A, w którym wykorzystywane jest całkowanie numeryczne i detekcja przejść przez 0.

Szeroki przegląd rozwiązań z próbkowaniem asynchronicznych przedstawiony jest w monografii Duda K. „Fourierowskie metody estymacji widm prążkowych”, Rozprawy Monografie 226, Wydawnictwa AGH, Kraków 2011 z podziałem na dwie podgrupy.

Pierwszą podgrupę stanowią rozwiązania oparte na interpolacji widma sygnału - IpDFT. Polegają one na wyznaczeniu widma sygnału obejmującego przynajmniej jeden okres z wykorzystaniem odpowiednich okien czasowych. Następnie na podstawie otrzymanego widma wykonuje się estymację najwyższego prążka, na podstawie, którego estymuje się wartość częstotliwości i amplitudy zespolonej sygnału. Rozwiązania te charakteryzują się koniecznością zbierania próbek z ponad jednego pełnego okresu, dużą złożonością obliczeniową, błędami związanymi z „przeciekiem okna wynikającymi z asynchronizmu okresu próbkowania i okresu mierzonego napięcia, oraz koniecznością wyznaczania niewymiernych funkcji trygonometrycznych.

Drugą podgrupę stanowią rozwiązania, które wykorzystują metody parametryczne w oparciu między innymi o filtr Kalmana, a zwłaszcza jego szczególny przypadek, jakim jest filtr adaptacyjny RLS (Recursive Least Squares), czy też w oparciu o programową pętlę fazową PLL (Phase Locked Loop). Według tekstu cytowanej monografii rozwiązania wykorzystujące modele parametryczne posiadają lepszą rozdzielczość częstotliwościową od metod DFT, lecz charakteryzują się jeszcze większą złożonością obliczeniową w stosunku do metod DFT oraz trudnością w doborze modelu.

Rozwiązania z próbkowaniem niesynchronizowanym charakteryzują się przede wszystkim koniecznością zbierania wielu próbek z ponad jednego pełnego okresu oraz dużą złożonością obliczeniową, co stanowi wadę tychże metod, zwłaszcza w przypadku przenośnych multimetrów bateryjnych. W takich multimetrach bardzo istotne jest wykorzystywanie jak najmniejszej mocy obliczeniowej pozwalającej na obniżenie częstotliwości pracy mikroprocesora, a tym samym i zużywanej energii elektrycznej, co ma znaczący wpływ na koszt pracy i żywotność baterii. Dodatkowo, zbieranie próbek z całego okresu ma także wpływ na czas otrzymywania wyników analiz.

Istotą układu do pomiaru mocy czynnej, biernej i pozornej pobieranej przez dwójnik zasilany prądem sinusoidalnie zmiennym według wynalazku, jest to, że układ ten zawiera parę zacisków wejściowych, do których przyłączone jest źródło napięcia sinusoidalnie zmiennego, w szczególności generator napięcia sinusoidalnie zmiennego, oraz parę zacisków wyjściowych, do których przyłączony jest dwójnik, którego pobór mocy jest mierzony. Pomiędzy parami zacisków przyłączony jest układ przetwarzający prąd dwójnika na sygnał napięciowy o napięciu proporcjonalnym do prądu dwójnika, w szczególności rezystor wzorcowy przyłączony pomiędzy jednym z zacisków wejściowych i jednym z zacisków wyjściowych wraz z wzmacniaczem różnicowym mierzącym napięcie na rezystorze wzorcowym. Natomiast do pary zacisków wyjściowych przyłączony jest układ przetwarzający napięcie na dwójniku na sygnał napięciowy o napięciu proporcjonalnym do napięcia na dwójniku, w szczególności wzmacniacz

PL 232 462 B1 różnicowy. Obydwa wyjściowe sygnały napięciowe pochodzące z układów przetwarzających doprowadzone są do wejść multipleksera przełączającego te sygnały na wejście analogowe przetwornika analogowo cyfrowego, natomiast wyjście przetwornika analogowo cyfrowego jest połączone z buforem jednostki pamięci zawierającym wartość ostatniego pomiaru i stanowiącym jeden z ośmiu buforów połączonych ze sobą szeregowo i zawierających wartości ostatnich ośmiu pomiarów. Wyjścia buforów przyłączone są do wejścia układu obliczania parametrów.

Przełączanie multipleksera, wzbudzanie pomiaru w przetworniku analogowo cyfrowym oraz wzbudzanie obliczeń w układzie obliczania parametrów wykonywane jest przez kontroler toru pomiarowego. Kontroler toru pomiarowego wywołuje czterokrotny pomiar wartości chwilowej prądu i napięcia na dwójniku w równych odstępach czasu Ts, które są mniejsze od % okresu T napięcia, otrzymując odpowiednio wyniki ui = u(ti), U2 = ufe), U3 = u(t-j), U4 = u(t4), gdzie ti, t2, t3, t4 są kolejnymi czasami pomiarów napięcia, oraz ii = i(ts), '2 = i(te), 13 = i(t7), 14 = i(te), gdzie ts, te, t7, te są kolejnymi czasami pomiarów prądu, przy czym kolejność wykonania czterech pomiarów wartości chwilowej napięcia ui, u2 u3, u4 na dwójniku względem czterech pomiarów wartości chwilowej natężenia prądu ii, '2,13,14 płynącego przez dwójnik jest dowolna przy zachowaniu warunku, że pierwszy pomiar wartości chwilowej napięcia na dwójniku ui = u(ti) i pierwszy pomiar wartości chwilowej natężenia prądu płynącego przez dwójnik ii = i(ts) jest realizowany w odstępie czasu Tp równym % Ts. Jeżeli pierwszy wykonywany jest pomiar napięcia to kolejne bufory zawierają wartości xi = ui, Χ2 = ii, Χ3 = u2, Χ4 = '2, xs = u3, xe = 13, Χ7 = u4, xe = 14, zaś jeżeli pierwszy wykonywany jest pomiar prądu, to kolejne bufory zawierają wartości xi = ii, Χ2 = ui, X3 = '2, X4 = u2, xs = i3, X6 = u3, X7 = i4, X8 = u4. Kontroler toru pomiarowego wzbudza układ obliczania parametrów po zmierzeniu pierwszych czterech wartości chwilowych prądu i czterech wartości chwilowych napięcia, oraz po zmierzeniu każdej kolejnej wartości chwilowej prądu lub napięcia.

Opisaną funkcjonalność kontrolera toru pomiarowego korzystnie realizuje się za pomocą układu, który zawiera generator cyfrowego sygnału zegarowego, którego wyjście jest podłączone do wejścia wzbudzania pomiaru przetwornika analogowo cyfrowego. Układ kontrolera zawiera takie resetowane w momencie rozpoczęcia pomiarów układy bufora resetu o długości 8 oraz dzielnika częstotliwości przez wartość równą 2, których wejścia przyłączone są do wyjścia sygnału cyfrowego z połączonych ze sobą szeregowo ośmiu buforów jednostek pamięci przyłączonych do przetwornika analogowo cyfrowego informującego, że w kolejce buforów została zapisana wartość pomiaru. Wyjście bufora resetu przyłączone jest do układu obliczania parametrów do wejścia sygnału cyfrowego wzbudzającego obliczanie parametrów. Bufor resetu gdy nadejdzie pierwszych siedem sygnałów inicjacyjnych nie przekazuje sygnału wzbudzenia na wyjście, natomiast w przypadku nadejścia ósmego i kolejnych sygnałów inicjacyjnych bufor przekazuje sygnał wzbudzenia do układu obliczania parametrów. Natomiast wyjście dzielnika częstotliwości przyłączone jest do wejścia sygnału cyfrowego układu obliczania parametrów informującego czy w buforach jednostek pamięci przechowujących wartości piątego i siódmego pomiaru zapisane są wartości chwilowe prądu czy napięcia. Jeżeli przetwornik analogowo cyfrowy wysyła cyfrowy sygnał zakończenia przetwarzania natomiast nie wysyła cyfrowego sygnału o zakończeniu próbkowania lub sygnał ten nie jest przesyłany do kontrolera toru pomiarowego to sygnał z dzielnika częstotliwości wysyłany jest także do wejścia sterującego multipleksera, które jest przyłączone do wyjścia dzielnika. Natomiast jeżeli przetwornik analogowo cyfrowy wysyła cyfrowe sygnały zakończenia próbkowania i przetwarzania i są one przesyłane do kontrolera toru pomiarowego to wejście sterujące multipleksera przyłączone jest bezpośrednio do wyjścia drugiego dzielnika częstotliwości przez wartość równą 2 zawartego w kontrolerze toru pomiarowego, który jest resetowany w momencie rozpoczęcia pomiarów i którego wejście przyłączone jest do wyjścia sygnału cyfrowego przetwornika analogowo cyfrowego informującego, że przetwornik zakończył próbkowanie.

Układ obliczania parametrów wzbudzany jest po zebraniu pomiarów, czyli po zmierzeniu pierwszych czterech wartości chwilowych prądu i czterech wartości chwilowych napięcia oraz po zmierzeniu każdej kolejnej wartości chwilowej prądu lub napięcia, i oblicza następujące parametry:

PL 232 462 Β1 parametr pomocniczy θι według wzoru: r ą=-X 2x,

4x, dlax₃ =0 θ,=

4x, x, + ^x² + 4x^(x^ + x,)

4xj dlax₃ αΟλχ² + 4x₃(x₃ + x₇)<0 dlax₃ #0λχ² + 4x₃(x₃ + x₇)>0ax, + 2x₃ <0 dlax₃ /0ΛΧ, + 4x₃(x₃ + x₇)>0ax, +2x₅ £0 parametr pomocniczy Θ? według wzoru:

2x,

4x, ^X2 +

4x, x₂ + 7xj+4x₄(x^x_ł)

4x, dla Xj = O dla x₄ * 0 λ x₂ ² + 4x₄ (x₄ + x_s) O dla x, 0 λ x₃ ² + 4x₄ (x₄ + x₈) > 0 λ x₃ + 2x₆ < O dla x₄ * 0 λ x² + 4x₄ (x₄ + x₈) > O a x₂ + 2x₆ £ 0 parametr pomocniczy Θ według wzoru:

= /(0,A) o własności:

dla 0, < Θ, θ^/(θ„θ₂)>θ₂ dia0,>0_; w szczególności według wzoru na średnią Chisinego, korzystnie według wzoru na średnią aryt m etyczną:

₍₎J^ przy czym jeżeli jednostka arytmetyczno logiczna w układzie obliczania parametrów oblicza war tość parametru Θspełniającą warunek | θ\ >1 - ε gdzie:

εε(0;10^_1], przy czym korzystnie εε[10 ⁵; 10 ²], to wartość ta zmieniana jest na wartość wyzna czaną według wzoru:

łŁ-l+i dIać?<0 dla0>O • moc pozorną | S |:

|S| = 2^1 ⁺ “ W + ))

PL 232 462 Β1 • parametr pomocniczy O według wzoru:

a = 2χ₆χ₇0-(χ₅λ₄ + χ,η,) • parametr pomocniczy b według wzoru:

• moc czynną P:

a+b ** (20-2)720 + 2 • moc bierną: ΰ o w przypadku gdy najpierw wykonywany jest pomiar napięcia, według wzoru:

a~~b

Q~-a--—== (20 + 2)72-20 o w przypadku gdy najpierw wykonywany jest pomiar prądu, według wzoru:

„ a-b

Q- a--_x ,...........................

(20 4-2)72-20

Występujący we wzorach na moc czynną bierną i pozorną współczynnik a jest stałą charakterystyczną dla danego układu pomiarowego wyznaczaną według wzoru:

a w którym ca jest współczynnikiem proporcji pomiędzy wartością prądu dwójnika a wartością na wyjściu przetwornika analogowo cyfrowego, zaś az jest współczynnikiem proporcji pomiędzy wartością napięcia na dwójniku a wartością na wyjściu przetwornika analogowo cyfrowego. Jednostką współczynnika ai jest amper [A], zaś jednostką współczynnika 012 jest wolt [V], Współczynniki te stosuje się w celu przekształcenia wyniku na wyjściu przetwornika analogowo cyfrowego będącego liczbą całkowitą na wynik będący wielkością fizyczną prądu dwójnika lub napięcia na dwójniku. Obliczone wartości mocy czynnej, biernej i pozornej układ obliczania parametrów przesyła w sposób pośredni lub bezpośredni do interfejsu układu pomiarowego.

Zaletą przedstawionego układu do pomiaru parametrów mocy odbieranej przez dwójnik zasilany prądem sinusoidalnie zmiennym jest minimalna liczba próbek pomiarowych, możliwość skrócenia czasu pomiaru poniżej jednego okresu napięcia zasilania dwójnika, zmniejszenie złożoności obliczeniowej, a tym samym kosztu energetycznego i czasu wyznaczania parametrów, oraz uproszczenie sposobu pomiaru poprzez wyeliminowanie konieczności synchronizacji próbkowania z okresem prądu lub napięcia. Dodatkowo przy obliczaniu wartości poszczególnych mocy nie są wykorzystywane funkcje trygonometryczne wiążące się z dużą złożonością obliczeniową, zaś operacje obliczeniowe ograniczają się jedynie do najprostszych operacji arytmetycznych: dodawania, odejmowania, mnożenia, dzielenia i pierwiastkowania. Kolejną zaletą rozwiązania jest zastosowanie określonych wzorów dla pierwszego pomiaru prądu i napięcia, co pozwala na wyznaczenie kolejnego wyniku po każdym pomiarze prądu i napięcia, a tym samym skrócić okres pomiędzy kolejnymi wynikami parametrów o połowę. Szczególną zaletą układu wyróżniającą go na tle innych rozwiązań jest to, że przy założeniu braku błędu pomiarowego i numerycznego wyznaczone parametry nie posiadają błędu wynikającego ze sposobu pomiaru, czyli uzyskany wynik jest dokładny.

Wynalazek zostanie przedstawiony w przykładzie wykonania uwidocznionym na rysunku, na którym Fig. 1 przedstawia ogólnie układ pomiarowy, Fig. 2 przedstawia schemat układu obliczania parametrów UOP, natomiast Fig. 3 przedstawia schemat kontrolera toru pomiarowego KTP. Na schemacie układu pomiarowego z Fig. 1 generator G, podłączony do zacisków wejściowych toru pomiarowego,

PL 232 462 B1 reprezentuje symbolicznie układ generujący napięcie sinusoidalnie zmienne, natomiast dwójnik D, podłączony do zacisków wyjściowych toru pomiarowego, reprezentuje symbolicznie dwójnik, którego parametry poboru mocy są badane.

Układ pomiarowy jest przystosowany do obsługi przez użytkownika za pomocą interfejsu INT. Poprzez interfejs INT użytkownik może nastawić parametry pracy układu pomiarowego, uruchomić pomiar czy też odczytać wyniki pomiaru. Interfejs INT połączony jest dwukierunkową magistralą cyfrową z kontrolerem interfejsu KI.

Kontroler interfejsu KI jest przystosowany do pracy w dwóch trybach: w trybie nastawiania parametrów pomiaru oraz w trybie pomiarowym. W trybie nastawiania parametrów pomiaru kontroler KI obsługuje interfejs INT - pobiera parametr nastawczy okresu próbkowania oraz pobiera komendę o rozpoczęciu pomiaru. Dodatkowo kontroler KI zapisuje parametr pracy układu - okresu taktowania zegara Tclk za pomocą magistrali cyfrowej w jednostce pamięci TC gdzie okres Tclk jest równy okresowi próbkowania przetwornika analogowo cyfrowego ADC T_p = ATs, gdzie Ts. jest okresem pomiędzy kolejnymi próbkami prądu lub napięcia. Okres Ts musi spełniać warunek Ts < AT, gdzie Tjest okresem badanego napięcia, stąd też musi być spełniony warunek Tclk = Tp < AT.

W momencie nadejścia z interfejsu INT komendy o inicjacji pomiaru, kontroler interfejsu KI wysyła do interfejsu INT informację o rozpoczęciu pomiaru oraz wysyła sygnał cyfrowy do kontrolera toru pomiarowego KTP w celu rozpoczęcia pomiarów. Następnie kontroler KI zawiesza swe działanie w trybie komunikacji, przechodząc do trybu oczekiwania do momentu pojawienia się sygnału cyfrowego informującego o wyznaczeniu wartości parametrów mocy pochodzącego z układu obliczania parametrów UOP.

W momencie pojawienia się sygnału wyznaczenia wartości parametrów z układu UOP, kontroler interfejsu KI odczytuje za pomocą magistral cyfrowych wyznaczone parametry mocy pobieranej przez dwójnik zasilany napięciem sinusoidalnie zmiennym: moc czynną P zapisaną w jednostce pamięci P, moc bierną Q zapisaną w jednostce pamięci Q oraz moc pozorną |S| zapisaną w jednostce pamięci MS i wysyła je do interfejsu INT. Następnie kontroler interfejsu sprawdza za pomocą magistrali cyfrowej czy na interfejsie nie ma komunikatu o zakończeniu pomiarów. Jeżeli nie ma komunikatu o zakończeniu pomiarów, to kontroler interfejsu KI pozostaje w trybie pomiarowym oczekując na kolejny sygnał z układu UOP informujący o kolejnym wyznaczeniu wartości parametrów mocy pobieranej przez dwójnik i powtarza całą procedurę trybu pomiarowego. W przypadku, gdy kontroler interfejsu odczyta z interfejsu INT komunikat o zakończeniu pomiarów, kontroler KI wysyła do kontrolera KTP sygnał cyfrowy o zakończeniu pomiarów i następnie powraca do trybu nastawiania parametrów pomiaru.

Kontroler toru pomiarowego KTP ma za zadanie sterowanie torem pomiarowym i układem obliczania parametrów UOP.

W skład toru pomiarowego wchodzą: rezystor wzorcowy RW, wzmacniacze różnicowe W1 i W2, multiplekser MUX, przetwornik analogowo cyfrowy ADC oraz osiem buforów jednostek pamięci: X1, X2, X3, X4, X5, X6, X7, X8. Generator G, podłączony do zacisków wejściowych toru pomiarowego, reprezentuje symbolicznie układ generujący zmienne napięcie, natomiast dwójnik D, podłączony do zacisków wyjściowych toru pomiarowego, reprezentuje symbolicznie dwójnik, którego parametry poboru mocy są badane.

Połączone szeregowo dwójnik D oraz rezystor wzorcowy RW przyłączone są do zacisków generatora G. Do zacisków wzorcowego rezystora RW dołączone są wejścia pierwszego wzmacniacza różnicowego W1, który wzmacnia wywołany przepływem prądu spadek napięcia na rezystorze wzorcowym RW. Wejścia drugiego wzmacniacza różnicowego W2 dołączone są do zacisków badanego dwójnika D. Wyjścia obu wzmacniaczy W1 i W2 dołączone są do odpowiadających im wejść multipleksera MUX. Sterowanie multiplekserem MUX odbywa się za pomocą kontrolera toru, pomiarowego KTP. Wyjście multipleksera MUX dołączone jest do wejścia przetwornika analogowo-cyfrowego ADC, którego wejście zewnętrznego wzbudzenia pomiarów jest sterowane sygnałem cyfrowym z kontrolera toru pomiarowego KTP. Zadaniem wzmacniaczy W1 i W2 jest kondycjonowanie odpowiednio napięcia na rezystorze wzorcowym RW i napięcia na dwójniku D do zakresu przetwornika ADC. Oznacza to, że napięcie na wyjściu wzmacniaczy w odniesieniu do masy jest wprost proporcjonalne do prądu dwójnika D i napięcia na dwójniku D oraz wzmocnienie wzmacniaczy jest tak dobrane, aby przy zadanym zakresie pomiarowym napięcie na ich wyjściu nie przekraczało zakresu pracy przetwornika ADC. Dodatkowo, zakres pracy multipleksera MUX nie może być mniejszy od zakresu pracy przetwornika ADC. Przetwornik ADC wysyła dwa sygnały cyfrowe: jeden o zakończeniu próbkowania do kontrolera KTP oraz drugi o zakończePL 232 462 B1 niu przetwarzania (całego pomiaru) do bufora jednostki pamięci X1. Dodatkowo, przetwornik ADC przesyła za pomocą magistrali cyfrowej wynik pomiaru do bufora jednostki pamięci X8. Bufory jednostek pamięci X1-X8 posiadają jedno wejście cyfrowe, które inicjuje zapis wartości na wejściu bufora połączonego z magistralą cyfrową. Po zapisaniu wartości do bufora jej wartość jest podawana na wyjście połączone z magistralą cyfrową oraz wysyłany jest cyfrowy sygnał inicjacyjny do innego układu cyfrowego. Bufory te są połączone w taki sposób, że wartość z przetwornika ADC podawana jest najpierw do bufora jednostki pamięci X8, następnie z bufora X8 do X7, X7 do X6, X6 do X5 X2 do X1, natomiast cyfrowy sygnał inicjacyjny po zakończeniu pomiaru przez przetwornik ADC podawany jest do bufora X1, następnie z bufora X1 do X2, X2 do X3, X3 do X4, ... , X7 do X8. Na końcu cyfrowy sygnał wzbudzenia z bufora jednostki pamięci X8 podawany jest do kontrolera toru pomiarowego KTP. Taki schemat połączeń sprawia, że na wyjściach buforów X1-X8 są kolejno wartości ostatnich ośmiu pomiarów, przy czym w buforze X8 jest wartość ostatniego pomiaru. Wartości na wyjściach wszystkich buforów X1-X8 podawane są za pomocą magistral cyfrowych do układu obliczania parametrów UOP

Dokładny schemat struktury kontrolera toru pomiarowego KTP wraz z cyfrowymi sygnałami i magistralą zewnętrzną, oraz jednostką pamięci TC przedstawiony jest na Fig. 3. Kontroler KTP składa się z czterech elementów: generatora cyfrowego sygnału zegarowego CLK, układu bufora resetu o długości 8 U8R8, i dwóch dzielników częstotliwości przez wartość równą 2 - DF2A i DF2B. Sygnał cyfrowy rozpoczęcia pomiarów pochodzący z kontrolera interfejsu KI jest sygnałem resetu dla wszystkich czterech elementów. W momencie rozpoczęcia pomiarów sygnał resetu jest wyłączany co powoduje jednoczesne rozpoczęcie pracy wszystkich czterech elementów. Zegar CLK odczytuje za pomocą magistrali cyfrowej wartość okresu zegara Tclk z jednostki pamięci TC i na jej podstawie ustawia swój okres pracy. Zadaniem zegara jest wzbudzanie pomiaru w przetworniku ADC, którego wejście zewnętrznego wzbudzania pomiaru połączone jest z wyjściem zegara. W momencie, gdy przetwornik ADC zakończy próbkowanie napięcia na swoim wejściu analogowym wysyła sygnał wzbudzenia do układu dzielnika częstotliwości przez 2 DF2B, którego wyjście jest podłączone do wejścia sterującego multipleksera MUX. Rozwiązanie to zapewnia, że po zebraniu jednej próbki multiplekser przełącza się na drugie wejście z którego zbierana jest kolejna jedna próbka, czyli naprzemiennie jest mierzona jedna próbka prądu dwójnika D i jedna próbka napięcia na dwójniku D. Przetwornik ADC po zakończeniu pomiaru przesyła inicjacyjny sygnał cyfrowy do kaskady buforów jednostek pamięci X1-X8. Po zapisaniu wyniku z przetwornika do bufora X8, bufor X8 wysyła cyfrowy sygnał inicjacyjny do dwóch układów: układu bufora resetu długości 8 UBR8 i do układu dzielnika częstotliwości przez 2 DF2A. Zadaniem układu bufora resetu długości 8 jest zliczanie cyfrowych sygnałów inicjacyjnych na swoim wejściu. W momencie gdy nadejdzie pierwszych siedem sygnałów inicjacyjnych bufor nie przekazuje sygnału wzbudzenia na wyjście, natomiast w przypadku nadejścia ósmego i kolejnych sygnałów inicjacyjnych bufor UBR8 przekazuje sygnał inicjacyjny na swoje wyjście, które połączone jest z wejściem cyfrowym zewnętrznego wzbudzenia układu obliczania parametrów UOP (sygnał INIT). Oznacza to, że sygnał inicjacyjny będzie podany do układu UOP po zebraniu pierwszych ośmiu próbek i po zebraniu każdej kolejnej próbki przez przetwornik ADC. Układ dzielnika częstotliwości przez 2 DF2A zmienia wartość sygnału cyfrowego na przeciwny na swoim wyjściu po każdym odebraniu sygnału inicjacyjnego na swoim wejściu. Wyjście układu DF2A połączone jest z wejściem cyfrowym układu obliczania parametrów UOP (sygnał U/l) i informuje czy w buforach X1, X3, X5, X7 zapisane są dane próbek prądu czy napięcia.

Do obliczania wartości danych pomiarowych na podstawie wartości próbek danych pomiarowych zebranych w buforach X1-X8 służy układ obliczania parametrów UOP. Dokładny schemat struktury układu obliczania parametrów UOP wraz z cyfrowymi sygnałami i magistralami zewnętrznymi, oraz buforami jednostek pamięci danych pomiarowych X1-X8 i jednostkami pamięci P, Q oraz MS przedstawiony jest na Fig. 2.

Układ obliczania parametru Θι UO©1 oczekuje na cyfrowy sygnał wzbudzenia z układu KTP (DF4). W momencie odebrania sygnału inicjacyjnego odczytuje za pomocą magistral cyfrowych wartości próbek xi z bufora X1, Χ3 z bufora X3, Χ5 z bufora X5 oraz Χ7 z bufora X7 i na ich podstawie oblicza wartość parametru pomocniczego Θι według wzoru:

PL 232 462 Β1 θ,=

2jt, ^x,

4x_s χ,-^χΙ+4χ,(χ₃+χ₇)

4x, ^ + ^+4^+¾)

4x, dla x₃ -O dla x, 0 λ x² + 4x₃ (.η + x₇) <, O dla x₃ * O λ x} + 4x₃ (x₃ + x,) > O λ x, + 2x₅ < O dla'x, Φ O a X² + 4xj(x₅ + x,)> Ολ x, + 2x_s >0

Następnie układ ΙΙΟΘ1 za pomocą magistrali cyfrowej zapisuje wartość parametru θι w jednostce pamięci Θ1, wysyła inicjacyjny sygnał cyfrowy do układu bramki AND A1 i przechodzi w tryb oczekiwania na sygnał wzbudzenia z kontrolera toru pomiarowego KTP.

Układ obliczania parametru Θ2 UO©2 oczekuje na cyfrowy sygnał wzbudzenia z układu KTP (DF4). W momencie odebrania sygnału inicjacyjnego odczytuje za pomocą magistral cyfrowych wartości próbek x₂ z bufora X2, Χ4 z bufora X4, xe z bufora X6 oraz xg z bufora X8 i na ich podstawie oblicza wartość parametru pomocniczego Θ2 według wzoru:

θ₂ = x₂ + ^x₂ + 4x

4¾ dla x, = 0 dla x₄ * 0aXj + 4x₄ ( x₄ + x_t) < 0 dla x₄ # 0λ xj + 4x₄ (x₄ + x_a) > 0 λx₃ + 2x₆ < 0 dla χ, * 0 a + 4x₄ (x₄ + x_?) >0 λ x₂ + 2x_ć > 0

Następnie układ UO©2 za pomocą magistrali cyfrowej zapisuje wartość parametru Θ2 w jednostce pamięci Θ2, wysyła inicjacyjny sygnał cyfrowy do układu bramki AND A1 i przechodzi w tryb oczekiwania na sygnał wzbudzenia z kontrolera toru pomiarowego KTP.

Układ bramki AND A1 oczekuje ha inicjacyjne sygnały cyfrowe z układów UO©1 i UO©2. Po odebraniu obydwu sygnałów inicjacyjnych układ bramki AND A1 wysyła inicjacyjny sygnał cyfrowy do układu obliczania parametrów końcowych UOK i przechodzi w tryb oczekiwania na sygnały wzbudzenia z układów UO©1 oraz UO©2.

Układ obliczania parametru Θ2 UO© oczekuje na inicjacyjny sygnał cyfrowy z układu bramki AND A1. Po odebraniu sygnału inicjacyjnego układ UO© za pomocą magistral cyfrowych odczytuje odpowiednio parametry pomocnicze Θ1 z jednostki pamięci Θ1 oraz Θ2 z jednostki pamięci Θ2 i oblicza parametr pomocniczy Θ według wzoru:

_g + ffł 2 przy czym jeżeli obliczona wartość parametru Θ spełnia warunek |6*|>0,9999, to wartość ta zmieniana jest na wartość wyznaczaną według wzoru:

f0 =-0,9999 dlaĆ?<0 [0 = 0,9999 dla0>O

PL 232 462 Β1

Następnie układ UO© za pomocą magistrali cyfrowej zapisuje wartość parametru Θ w jednostce pamięci Θ, wysyła inicjacyjne sygnały cyfrowe do układu obliczania parametrów końcowych UOK i przechodzi w tryb oczekiwania na sygnał wzbudzenia z układu bramki AND A1.

Układ obliczania parametrów końcowych UOK oczekuje na sygnał wzbudzenia z układu obliczania parametru 6*UOO. W momencie otrzymania sygnału wzbudzenia układ odczytuje za pomocą magistral cyfrowych wartość parametru Θ z jednostki pamięci Θ oraz wartości próbek Χ3 z bufora X3, Χ4 z bufora X4, X5 z bufora X5 i xe z bufora X6 i na ich podstawie oblicza:

• wartość mocy pozornej |S| według wzoru:

|5| ₌ ))(2x₆x„0 - (xf + xf) j którą zapisuje za pomocą magistrali cyfrowej w jednostce pamięci MS, • wartość parametru według wzoru:

a = 2x_bx₇0 - (x₅x_ć + x₇x_g) którą zapisuje za pomocą magistrali cyfrowej w jednostce pamięci A, • wartość parametru b według wzoru:

którą zapisuje za pomocą magistrali cyfrowej w jednostce pamięci B.

Występujący we wzorze na moc pozorną współczynnik a jest stałą charakterystyczną dla danego układu pomiarowego wyznaczaną według wzoru:

a = w którym ai jest współczynnikiem proporcji pomiędzy wartością prądu dwójnika D a wartością na wyjściu przetwornika ADC, zaś 02 jest współczynnikiem proporcji pomiędzy wartością napięcia na dwójniku D a wartością na wyjściu przetwornika ADC. Jednostką współczynnika ai jest amper [A], zaś jednostką współczynnika 05 jest wolt [V], Współczynniki te stosuje się w celu przekształcenia wyniku na wyjściu przetwornika ADC będącego liczbą całkowitą na wynik będący wielkością fizyczną prądu dwójnika lub napięcia na dwójniku. Dla układu z Fig. 1 współczynniki te wyznaczane są według wzorów:

a,

LSB

W',

LSB ”2 gdzie wi jest wzmocnieniem wzmacniacza W1, W2 jest wzmocnieniem wzmacniacza W2, R_w jest rezystancją rezystora wzorcowego RW wyrażoną w omach [Ω], natomiast LSB jest wartością napięcia odpowiadającą 1 bitowi przetwornika ADC wyrażoną w woltach [V],

Następnie dodatkowo wykorzystując zapisaną w jednostce pamięci A wartość parametru ^a oraz zapisaną w jednostce pamięci B wartość parametru b, które są odczytywane za pomocą magistral cyfrowych, układ UOK oblicza wartość mocy czynnej P według wzoru:

a+b (2d-2)y[20 + 2 gdzie współczynnik ^a ma taką samą wartość jak we wzorze na moc pozorną. Obliczoną wartość mocy czynnej P układ UOK zapisuje za pomocą magistrali cyfrowej w jednostce pamięci P. Dodatkowo układ UOK odczytuje wartość sygnału cyfrowego pochodzącego z kontrolera toru pomiarowego KTP (DF8 - sygnał U/l) informujący czy w próbkach Χ5 i Χ7 są wartości chwilowe prądu czy napięcia i na podstawie jego wartości jeżeli w buforach jednostek pamięci X5 i X7 są wartości próbek napięcia na dwójniku D to wartość mocy biernej Q oblicza według wzoru:

PL 232 462 Β1 a-b

natomiast jeżeli w jednostkach pamięci X5 i X7 są wartości próbek prądu dwójnika D to wartość mocy biernej ΰ oblicza według wzoru:

(20 + 2)^2^20 gdzie współczynnik ^a ma taką samą wartość jak we wzorach na moc czynną i pozorną. Następnie układ UOK za pomocą magistrali cyfrowej zapisuje wartość mocy biernej ΰ w jednostce pamięci Q.

Po zapisaniu wartości obliczonych mocy układ UOK wysyła sygnał cyfrowy do kontrolera interfejsu KI informujący o wyznaczeniu wartości parametrów mocy.

Jeżeli przetwornik ADC nie wysyła sygnałów zakończenia próbkowania i przetwarzania lecz wysyła tylko sygnał zakończenia całego pomiaru to układ kontrolera toru pomiarowego KTP z Fig. 3 zastępuje się układem z Fig. 4, w którym nie występuje układ dzielnika częstotliwości DF8, zaś sygnał cyfrowy sterujący multiplekserem MUX jest sygnałem wyjściowym dzielnika częstotliwości DF2A.

Układ kontrolera toru pomiarowego KTP z Fig. 4 można zastosować także w przypadku gdy przetwornik ADC wysyła oba sygnały zakończenia próbkowania i przetwarzania przy czym sygnał zakończenia próbkowania nie jest podłączony do kontrolera toru pomiarowego KTP.

Przedstawiony powyżej układ pomiarowy według wynalazku należy uważać za przykładowy układ. Poszczególne elementy układu mogą mieć postać układów cyfrowych lub analogowych. Dla specjalisty będzie oczywistym, w jaki sposób zrealizować poszczególne bloki w celu spełnienia ich funkcjonalności. W jednej z możliwych realizacji, układ pomiarowy może być zrealizowany w postaci procesora sterowanego odpowiednim oprogramowaniem. W innej realizacji, układ pomiarowy może być zrealizowany w postaci układu programowalnych, bramek logicznych FPGA.

Claims (1)

1. Zastrzeżenia patentowe

   1. Układ do pomiaru mocy czynnej, biernej i pozornej pobieranej przez dwójnik zasilany napięciem sinusoidalnie zmiennym, zawierający:

   • parę zacisków wejściowych, do których przyłączone jest źródło napięcia sinusoidalnie zmiennego (G), • parę zacisków wyjściowych, do których przyłączony jest dwójnik (D), którego pobór mocy jest mierzony, • przyłączony pomiędzy parami zacisków układ przetwarzający prąd dwójnika na sygnał napięciowy o napięciu proporcjonalnym do prądu dwójnika, • przyłączony do pary zacisków wyjściowych układ przetwarzający napięcie na dwójniku na sygnał napięciowy o napięciu proporcjonalnym do napięcia na dwójniku, • przy czym obydwa sygnał napięciowy o napięciu proporcjonalnym do prądu dwójnika i sygnał napięciowy o napięciu proporcjonalnym do napięcia na dwójniku są doprowadzone do wejść multipleksera (MUX) przełączającego te sygnały na wejście analogowe przetwornika analogowo cyfrowego (ADC), • przy czym multiplekser (MUX) przełączany jest przez kontroler toru pomiarowego (KTP), który ponadto wzbudza wykonanie pomiaru przez przetwornik analogowo cyfrowy (ADC) znamienny tym, że:

   • wyjście przetwornika analogowo cyfrowego (ADC) jest połączone z buforem jednostki pamięci (X8) zawierającym wartość ostatniego pomiaru i stanowiącym jeden z ośmiu buforów (Χ1-Χ8) połączonych ze sobą szeregowo i zawierających wartości ostatnich ośmiu pomiarów, • przy czym kontroler toru pomiarowego (KPT) wywołuje czterokrotny pomiar wartości chwilowej prądu i napięcia na dwójniku (D) w równych odstępach czasu 7_S, które są mniejsze od okresu T napięcia, otrzymując odpowiednio wyniki ui = u(ti), U2 = ufe), U3 = ufo), U4 = u(t4), gdzie ti, t2, t3, t4 są kolejnymi czasami pomiarów napięcia, oraz ii = i(t5), /2 = i(te), Ϊ3 = i(t7), Ϊ4 = i(ta), gdzie ts, te, tj, fgsą kolejnymi czasami pomiarów prądu, przy czym

   PL 232 462 Β1 kolejność wykonania czterech pomiarów wartości chwilowej napięcia ui, U2 U3, U4 na dwójniku (D) względem czterech pomiarów wartości chwilowej natężenia prądu ii, /₂,13,14 płynącego przez dwójnik (D) jest dowolna przy zachowaniu warunku, że pierwszy pomiar wartości chwilowej napięcia na dwójniku ui = u(ti) i pierwszy pomiar wartości chwilowej natężenia prądu płynącego przez dwójnik ii = 1((5) jest realizowany w odstępie czasu T_p równym % T_s, przy czym jeżeli pierwszy wykonywany jest pomiar napięcia to kolejne bufory (Χ1-Χ8) zawierają wartości xi = ui, Χ2 = ii, Χ3 = 112, Χ4 = /2, Χ5 = 113, xe = h, xi - 114, xs = 14, zaś jeżeli pierwszy wykonywany jest pomiar prądu, to kolejne bufory (Χ1-Χ8) zawierają wartości xi = h, Χ2 = ui, Χ3 = /2, Χ4 = U2, Χ5 = 13, X6 = U3, Χ7 = 14, X8 = U4, natomiast wyjścia buforów (Χ1-Χ8) są przyłączone do wejścia układu obliczania parametrów (UOP).

   przy czym układ obliczania parametrów (UOP) wzbudzany jest po zebraniu pomiarów i oblicza następujące parametry: o parametr pomocniczy Θ1 według wzoru: