PL248468B1 - Dzielnik częstotliwości nośnej RFID - Google Patents

Abstract

Przedmiotem zgłoszenia jest dzielnik częstotliwości nośnej RFID posiadający przynajmniej dwa przerzutniki (D1, D2, D3, D4) o różnicowych wejściach i różnicowych wyjściach połączone w szereg tak, że wyjścia poprzedniego przerzutnika w szeregu (D1, D2, D3) dołączone są kolejno do wejść następnego przerzutnika w szeregu (D2, D3, D4). W dzielniku tym zacisk wejściowy (RF) dołączony jest jednocześnie do niezanegowanego wejścia pierwszego przerzutnika (D1) oraz poprzez układ odwracający fazę (Ri, Ti) do zanegowanego wejścia pierwszego przerzutnika (D1), a przynajmniej jedno wyjście ostatniego przerzutnika w szeregu (D4) dołączone jest do wyjścia dzielnika. Zacisk wejściowy dzielnika (RF) dołączony jest do niezanegowanego wejścia pierwszego przerzutnika (D1) poprzez kondensator sprzęgający (C1). Niezanegowane wejście pierwszego przerzutnika (D1) dołączone jest do masy układu (gnd) poprzez rezystor (R1). Niezanegowane wejście pierwszego przerzutnika (D1) dołączone jest do źródła napięcia zasilającego (HRV) poprzez przynajmniej jedną diodę (Td1a, Td1b) oraz do masy układu (gnd) poprzez przynajmniej jedną diodę (Td1c).

Description

Opis wynalazku

Przedmiotem wynalazku jest dzielnik częstotliwości nośnej RFID stosowany zwłaszcza do układów NFC.

Znany jest w stanie techniki dzielnik częstotliwości nośnej RFID, na przykład z publikacji Meister, T., Ishida, K., Sou, A., Carta, C, & Ellinger, F. „3.93-MHz/328-pW dynamie frequency divider in flexible a-IGZO TFT technology”, IEEE Solid-State Circuits Letters, 3, pp. 134-137, 2020, DOI: 10.1109/LSSC.2020.3008027, w której przedstawiono implementację dynamicznego dzielnika częstotliwości w technologii w pełni elastycznego amorficznego indowo-galowego tlenkowo cynkowego (a-IGZO) tranzystora cienkowarstwowego (TFT) na podłożu poliamidowym poniżej 15 pm. Ten dzielnik częstotliwości jest regeneracyjny i jest również znany jako dzielni k Millera. W publikacji jest to realizowane przy użyciu tylko ogniwa Gilberta z tranzystorami LO o minimalnej wielkośc i. Publikacja pokazuje, że przedstawiony układ jest bardziej energooszczędny niż poprzednie prace w podobnych technologiach i że może być używany jako czwarty i późniejszy stopień dzielnika częstotliwości w znaczniku RFID lub NFC 13,56 MHz.

Znany jest z amerykańskiego wynalazku US2009289671A1 dzielnik częstotliwości, w którym układ dzielnika częstotliwości zawiera wiele przerzutników T, pierwszą bramkę transmisyjną, drugą bramkę transmisyjną i inwerter. Wiele przerzutników T jest połączonych szeregowo. Wyjście inwertera jest podłączone do wejścia zegarowego pierwszego przerzutnika T. Pierwsza bramka transmisyjna łączy sygnał zegarowy i drugie wejście zegarowe pierwszego przerzutnika T oraz wejście inwertera. Druga bramka transmisyjna łączy odwrócony sygnał sygnału zegarowego i wyjście pierwszej bramki transmisyjnej. W rozwiązaniu tym sygnały wejściowe podawane są różnicowo na wejścia przerzutników - wejście proste CLK i wejście zanegowane CLK.

Znane są w stanie techniki, w szczególności w inżynierii dotyczącej elektroniki, systemy (zdalnej) identyfikacji radiowej RFID (od ang. radio-frequency identification), a w szczególności komunikacja bliskiego zasięgu NFC (od ang. near-field communication). Znane są w stanie techniki tranzystory połowę (FET - od ang. field-effect transistor) z izolowaną bramką, tranzystory cienkowarstwowe (TFT od ang. thin-film transistor), jak również tranzystory oparte na indowo-galowym tlenku cynku (IGZO lub InGaZnO - od ang.: indium (In), gallium (Ga), zinc (Zn), oxygen (O)). Wiadome też jest, że oznaczenie drenu i źródła tych tranzystorów jest umowne, gdyż ze względu na symetryczną budowę tranzystora zamiana tych oznaczeń nie zmienia funkcjonalności tranzystora czy układu, w którym się on znajduje - nazewnictwo to ma jednak charakter porządkujący.

Celem wynalazku jest stworzenie szybkiego dzielnika, który rozwiąże problem zbyt powolnego działania technologii a-IGZO TFT dla celów RFID i NFC, przy stosunkowo małym zapotrzebowaniu na moc, małej powierzchni układu oraz małej wrażliwości na zakłócenia napięcia zasilania.

Istota rozwiązania polega na tym, że w dzielniku częstotliwości nośnej RFID posiadającym przynajmniej dwa przerzutniki o różnicowych wejściach i różnicowych wyjściach połączone w szereg tak, że wyjścia poprzedniego przerzutnika w szeregu dołączone są kolejno do wejść następnego przerzutnika w szeregu, w którym to dzielniku zacisk wejściowy dołączony jest jednocześnie do niezanegowanego wejścia pierwszego przerzutnika oraz poprzez układ odwracający fazę do zanegowanego wejścia pierwszego przerzutnika, a przynajmniej jedno wyjście ostatniego przerzutnika w szeregu dołączone jest do wyjścia dzielnika, zgodnie z wynalazkiem, zacisk wejściowy dzielnika dołączony jest do niezanegowanego wejścia pierwszego przerzutnika poprzez kondensator sprzęgający, a niezanegowane wejście pierwszego przerzutnika dołączone jest do masy układu poprzez rezystor. Ponadto, zgodnie z wynalazkiem, niezanegowane wejście pierwszego przerzutnika dołączone jest do źródła napięcia zasilającego poprzez przynajmniej jedną diodę i niezanegowane wejście pierwszego przerzutnika dołączone jest do masy układu poprzez przynajmniej jedną diodę.

Efektem technicznym takiego układu jest skondycjonowanie sygnału wejściowego RF na potrzeby dzielnika częstotliwości. Dzięki diodom poziom sygnału RF jest ograniczany do poziomu akceptowalnego przez pierwszy stopień dzielnika, a dzięki pojemności i rezystancji uzyskiwany jest dodatkowy offset napięcia RF wpływający korzystnie na szybkość przełączania pierwszego stopnia dzielnika.

Korzystnie, przynajmniej pierwszy przerzutnik posiada dodatkowe wejście wstrzykiwania ładunków, które jest dołączone do zacisku wejściowego dzielnika poprzez kondensator sprzęgający oraz do masy układu poprzez rezystor. Wejście wstrzykiwania ładunków dołączone jest do źródła napięcia zasilającego poprzez przynajmniej jedną diodę oraz dołączone jest do masy układu poprzez przynajmniej jedną diodę. Efektem technicznym tego układu jest skondycjonowanie sygnału wejściowego RF na potrzeby wstrzykiwania ładunku do pierwszego stopnia dzielnika. Dzięki diodom poziom sygnału RF jest ograniczany do akceptowalnego poziomu, a dzięki pojemności i rezystancji uzyskiwany jest dodatkowy offset napięcia RF.

Korzystnie, przynajmniej jeden przerzutnik jest przerzutnikiem typu D. Dzięki temu możliwa jest łatwa i oszczędna implementacja różnicowego przerzutnika.

Korzystnie, dzielnik pracuje zasadniczo na częstotliwości 13,56 MHz sygnału wejściowego. Dzięki temu możliwe jest zastosowanie układu do realizacji standardu NFC.

Korzystnie, napięcie zasilania układu jest napięciem pochodzącym z harwestowania sygnału radiowego. Napięcie pochodzące z harwestowania sygnału radiowego zwykle jest napięciem dalekim do idealnego napięcia zasilania, gdyż jest zniekształcone sygnałem o częstotliwości fali nośnej, a jego zasadnicza amplituda może się zmieniać w zależności od odległości anteny od źródła, odbieranej modulacji oraz przeprowadzanej modulacji. W związku z tym układ musi być odporny na tego typu zakłócenia i zaburzenia.

Korzystnie, wyjścia ostatniego przerzutnika w szeregu dołączone są do wyjścia dzielnika poprzez układ desymetryzujący. Dzięki temu zapewniana jest wysoka obciążalność wyjścia dzielnika oraz odpowiednia szybkość narastania sygnału zegarowego w całym znaczniku NFC.

Korzystnie, układ desymetryzujący posiada dwa tranzystory włączone szeregowo pomiędzy napięciem zasilania a masą w taki sposób, że pierwszy tranzystor ma dren dołączony do napięcia zasilania, bramkę dołączoną do wyjścia niezanegowanego przerzutnika, a źródło dołączone do drenu drugiego tranzystora, natomiast drugi tranzystor ma bramkę dołączoną do wyjścia zanegowanego przerzutnika, a źródło dołączone do masy. Zapewnia to jednakowe czasy narastania i opadania zboczy sygnału na wyjściu dzielnika przy zachowaniu minimalnych strat energetycznych.

Korzystnie, przynajmniej jeden przerzutnik posiada wyprowadzony sygnał ustawiania stanu do zacisku zewnętrznego. Dzięki temu możliwe jest dopasowanie fazy taktowania sygnałem wyjściowym dzielnika dalszych układów znacznika.

Korzystnie, przynajmniej jedna dioda została wykonana z tranzystora przez zwarcie jego bramki ze źródłem. Dzięki temu możliwe jest wykorzystanie wspólnego procesu technologicznego dla elementów aktywnych i pasywnych.

Korzystnie, dzielnik posiada szereg 4 przerzutników. Dzięki temu możliwe jest podzielenie częstotliwości fali nośnej przez 16, co jest podstawową częstotliwością pracy dla wielu podukładów znacznika NFC.

Korzystnie, wszystkie tranzystory w układzie są tranzystorami FET typu „n”. Zastosowanie jednego typu tranzystorów polowych FET z izolowaną bramką upraszcza proces technologiczny realizacji układu.

Korzystnie, wszystkie tranzystory w układzie są tranzystorami typu TFT. Zastosowanie tranzystorów cienkowarstwowych TFT pozwala na wykonanie taniego i/lub giętkiego układu scalonego.

Korzystnie, kanały tranzystorów wykonane są z amorficznego materiału półprzewodnikowego. Zastosowanie amorficznego materiału półprzewodnikowego zapewnia niski koszt wytwarzania tranzystorów (w relatywnie niskich temperaturach).

Korzystnie, tranzystory zawierają indowo-galowy tlenek cynku. Zastosowanie indowo-galowego tlenku cynku (IGZO) zapewnia relatywnie wysoki parametr mobilności nośników.

Przykład wykonania został uwidoczniony na rysunku, na którym fig. 1 przedstawia schemat ideowy dzielnika częstotliwości nośnej.

Dzielnik częstotliwości nośnej RFID w przykładzie wykonania przedstawionym na fig. 1 posiada cztery przerzutniki typu D: D1, D2, D3 i D4 o różnicowych wejściach i różnicowych wyjściach połączone w szereg tak, że wyjścia poprzedniego przerzutnika w szeregu D1, D2 i D3 dołączone są kolejno do wejść następnego przerzutnika w szeregu D2, D3 i D4. Pierwszy przerzutnik w szeregu D1 posiada dodatkowe wejście wstrzykiwania ładunku (CI - od ang. charge injection), a pozostałe trzy przerzutniki posiadają wyprowadzone sygnały ustawiania stanów (Set) do odpowiadających im zacisków zewnętrznych S2, S3, S4. Dzielnik posiada zacisk wejściowy RF dołączony jednocześnie do niezanegowanego wejścia pierwszego przerzutnika D1 oraz do zanegowanego wejścia pierwszego przerzutnika D1 poprzez układ odwracający fazę w postaci inwertera Ri i Ti. Zacisk wejściowy dzielnika RF dołączony jest do niezanegowanego wejścia pierwszego przerzutnika D1 poprzez kondensator sprzęgający C1. Niezanegowane wejście pierwszego przerzutnika D1 dołączone jest do masy układu gnd poprzez rezystor R1. Niezanegowane wejście pierwszego przerzutnika D1 dołączone jest do źródła napięcia zasilającego HRV przez dwie szeregowo połączone diody zrealizowane przy użyciu tranzystorów Td1a i Td1b, które mają zwarte swoje bramki ze źródłami. Niezanegowane wejście pierwszego przerzutnika D1 dołączone jest do masy układu gnd przez diodę w postaci tranzystora Td1c, który ma zwartą swoją bramkę ze źródłem. Dodatkowe wejście wstrzykiwania ładunków pierwszego przerzutnika D1 dołączone jest do zacisku wejściowego dzielnika RF przez kondensator sprzęgający C2 oraz do masy układu gnd przez rezystor R2. Wejście wstrzykiwania ładunków dołączone jest także do źródła napięcia zasilającego HRV przez dwie szeregowo połączone diody zrealizowane przy użyciu tranzystorów Td2a i Td2b, które mają zwarte swoje bramki ze źródłami oraz do masy układu gnd przez diodę w postaci tranzystora Td2c, który ma zwartą swoją bramkę ze źródłem. Wyjścia ostatniego przerzutnika D4 dołączone są do wyjścia dzielnika CLK przez układ desymetryzujący, który ma dwa tranzystory włączone szeregowo pomiędzy napięciem zasilania HRV a masą gnd. Pierwszy tranzystor Tb1 ma dren dołączony do napięcia zasilania HRV, bramkę dołączoną do wyjścia niezanegowanego przerzutnika D4, a źródło dołączone do drenu drugiego tranzystora Tb2. Drugi tranzystor Tb2 ma bramkę dołączoną do zanegowanego wyjścia przerzutnika D4, a źródło dołączone do masy gnd.

Dzielnik częstotliwości jest jednym z krytycznych układów znacznika RFID, zwłaszcza NFC Type-1, gdyż musi pracować na częstotliwości fali nośnej 13,56 MHz i zapewnia podstawę czasu dla wielu podsystemów znacznika - na przykład dla detektora symboli, gdzie potrzebny jest sygnał CLK o częstotliwości sygnału wejściowego RF podzielonego na 16. W celu zachowania zgodności z zaleceniami standardu NFC dotyczącymi czasu pomiędzy końcem ostat niej ramki polecenia czytnika a początkiem pierwszej ramki odpowiedzi znacznika, licznik jest wstępnie ładowany przy pierwszym impulsie stałą trzybitową wartością - trzema zerami. W ten sposób cały znacznik dostosowuje swoje taktowanie, aby spełnić ograniczenie czasu. Cyfrowe podukłady znacznika wykorzystują tylko dwie domeny zegarowe, których częstotliwości są odpowiednio dzielnikiem częstotliwości wejściowej na 16 i 64, z większością logiki w domenie tej drugiej, aby zaoszczędzić obszar i moc. Dzielnik częstotliwości jest zatem odpowiedzialny za taktowanie całego układu znacznika NFC. Główna trudność w jego konstrukcji wynika z podstawowych ograniczeń tranzystora IGZO, a mianowicie jego ruchliwości elektronów i częstotliwości granicznej. Aby uzyskać prądy drenów wystarczające do osiągnięcia częstotliwości nośnej, trzeba zastosować tranzystory o relatywnie dużym stosunku szerokości do długości W/L oraz rezystory drenowe o małej wartości. Jednak wzrost szerokości powoduje wzrost pojemności bramka-źródło tranzystorów, co z kolei jest proporcjonalne do wzrostu prądu drenu. Tranzystory o wyższym współczynniku W/L wraz z elementami pasożytniczymi zwiększają zatem dynamiczne rozpraszanie mocy układu, które z kolei powinno być jak najmniejsze. Z tego powodu dzielnik składa się z czterech jednobitowych stopni licznika, z różnymi rozmiarami tranzystorów i prądami roboczymi, wynikającymi z częstotliwości pracy każdego stopnia.

Każdy stopień dzielnika składa się z przerzutnika D z różnicową pętlą master-slave. Z tego także powodu pierwszy stopień, działający na częstotliwości wejściowej, wymaga dodatkowego inwertera zegarowego Ti i Ri sygnału nośnego, ponieważ sygnał z anteny jest asymetryczny. Aby zwiększyć maksymalne dodatnie napięcie sterujące sygnału RF przyłożonego do bramek tranzystorów pierwszego stopnia, przesunęliśmy poziom sygnału za pomocą diod NMOS Td1a, Td1b i Td1c i kondensatora sprzęgającego C1 z rezystorem R1 . Dzięki temu tranzystor inwertera zegarowego Ti wraz z tranzystorami przerzutnika pierwszego stopnia D1, na nieodwróconym wejściu zegarowym pierwszego stopnia, znacznie szybciej wchodzą w głęboką inwersję, umożliwiając pracę z częstotliwością nośną NFC przy relatywnie małej średniej mocy rozpraszanej. Ponadto każdy stopień dzielnika jest realizowany odpowiednio do jego potrzeb, to znaczy wykorzystuje różne rozmiary tranzystorów.

Główne różnice między pierwszym stopniem dzielnika D1 a pozostałymi stopniami D2, D2 i D4 to dodatkowy mechanizm wstrzykiwania ładunku CI oraz topografia układu scalonego minimalizująca pojemności pasożytnicze. Pierwszy stopień D1 wykorzystuje górne warstwy metalizacji, aby zminimalizować pojemności pasożytnicze na skrzyżowaniach ścieżek metalizacji niższych warstw. Mechanizm wstrzykiwania ładunku CI wykorzystuje dodatkowe elementy C2 i R2 w celu zwiększenia szybkości narastania odwróconego sygnału wejściowego RF.

Bramka tranzystora inwertera Ti i wejścia niezanegowanego pierwszego przerzutnika D1 (a zatem sterowanego w przerzutniku tranzystora) są sterowane bezpośrednio z anteny RF (z dodatkowym sprzężeniem przez C1), która dostarcza wyższe prądy odpowiedzialne za przepływ ładunku ich pojemności bramka-źródło, w przeciwieństwie do pojemności bramka-źródło tranzystora wejściowego przerzutnika na wejściu zanegowanym, który jest napędzany pośrednio przez inwerter Ri i Ti. Aby przyspieszyć przełączanie stopnia pierwszego D1, użyty został kondensator C2, który wprowadza dodatkowy ładunek do pojemności bramka-źródło odpowiednich tranzystorów w pierwszym stopniu podczas opadającego zbocza sygnału RF poprzez dodatkowe wejście CI.

Użycie diod w postaci tranzystorów Td1a, Td1b i Td1c oraz Td2a, Td2b i Td2c ogranicza maksymalną wartość szczytową sygnału RF i stwarza przesunięcie stałonapięciowe, które zmniejsza czasy włączenia tranzystorów znajdujących się na wejściach przerzutnika pierwszego stopnia D1. Natomiast zastosowanie dodatkowej pojemności C2, rekompensuje pojemnościowy charakter obciążenia drenu tranzystora znajdującego się na zanegowanym wejściu pierwszego przerzutnika, a tym samym przyspiesza proces jego przełączania.

Trzy końcowe stopnie dzielnika D2, D3 i D4 mają identyczną ogólną architekturę i pozwalają na wstępne ustawienie wartości logicznych dzielnika, przy użyciu zacisków S2, S3, S4, w celu dopasowania fazy taktowania sygnałem wyjściowym CLK dalszych układów. Jednak, aby zoptymalizować zużycie energii przez cały dzielnik, stosunek W/L tranzystorów i odpowiadających im rezystorów w drenach zmienia się wraz z numerem stopnia (i wynikającą z tego częstotliwością na jakiej dany stopień musi pracować). Wyjście dzielnika częstotliwości jest buforowane przez układ desymetryzujący Tb1 i Tb2 w celu zapewnienia wysokiej obciążalności wyjścia dzielnika oraz odpowiedniej szybkości narastania sygnału zegarowego w całym znaczniku NFC.

Wynalazek pozwala na pozyskiwanie z sygnału radiowego sygnału zegarowego dla całego układu RFID i podukładów znacznika przy wykorzystaniu powolnych tranzystorów jednego typu - w szczególności procesu technologicznego wykorzystującego a-IGZO TFT. Przemysłowe zastosowanie wynalazku znajduje się w przemyśle i rynku produktów wymagających indywidualnych oznakowań elektronicznych.

Claims (14)

1. Dzielnik częstotliwości nośnej RFID posiadający przynajmniej dwa przerzutniki (D1, D2, D3, D4) o różnicowych wejściach i różnicowych wyjściach połączone w szereg tak, że wyjścia poprzedniego przerzutnika w szeregu (D1, D2, D3) dołączone są kolejno do wejść następnego przerzutnika w szeregu (D2, D3, D4), w którym to dzielniku zacisk wejściowy (RF) dołączony jest jednocześnie do niezanegowanego wejścia pierwszego przerzutnika (D1) oraz poprzez układ odwracający fazę (Ri, Ti) do zanegowanego wejścia pierwszego przerzutnika (D1), a przynajmniej jedno wyjście ostatniego przerzutnika w szeregu (D4) dołączone jest do wyjścia dzielnika, znamienny tym, że zacisk wejściowy dzielnika (RF) dołączony jest do niezanegowanego wejścia pierwszego przerzutnika (D1) poprzez kondensator sprzęgający (C1), oraz tym, niezanegowane wejście pierwszego przerzutnika (D1) dołączone jest do masy układu (gnd) poprzez rezystor (R1), oraz że niezanegowane wejście pierwszego przerzutnika (D1) dołączone jest do źródła napięcia zasilającego (HRV) poprzez przynajmniej jedną diodę (Td1a, Td1b), oraz że niezanegowane wejście pierwszego przerzutnika (D1) dołączone jest do masy układu (gnd) poprzez przynajmniej jedną diodę (Td1c).

2. Dzielnik częstotliwości nośnej RFID wg zastrz. 1, znamienny tym, że przynajmniej pierwszy przerzutnik (D1) posiada dodatkowe wejście wstrzykiwania ładunków, które jest dołączone do zacisku wejściowego dzielnika (RF) poprzez kondensator sprzęgający (C2) oraz do masy układu (gnd) poprzez rezystor (R2), oraz tym, że wejście wstrzykiwania ładunków dołączone jest do źródła napięcia zasilającego (HRV) poprzez przynajmniej jedną diodę (Td2a, Td2b) oraz dołączone jest do masy układu (gnd) poprzez przynajmniej jedną diodę (Td2c).

3. Dzielnik częstotliwości nośnej RFID wg zastrz. 1 albo 2, znamienny tym, że przynajmniej jeden przerzutnik jest przerzutnikiem typu D.

4. Dzielnik częstotliwości nośnej RFID wg zastrz. 1 albo 2 albo 3, znamienny tym, że pracuje zasadniczo na częstotliwości 13,56 MHz sygnału wejściowego.

5. Dzielnik częstotliwości nośnej RFID wg dowolnego z zastrz. od 1 do 4, znamienny tym, że napięcie zasilania układu jest napięciem pochodzącym z harwestowania sygnału radiowego.

6. Dzielnik częstotliwości nośnej RFID wg dowolnego z zastrz. od 1 do 5, znamienny tym, że wyjścia ostatniego przerzutnika w szeregu (D4) dołączone są do wyjścia dzielnika (CLK) poprzez układ desymetryzujący (Tb1, Tb2).

7. Dzielnik częstotliwości nośnej RFID wg zastrz. 6, znamienny tym, że układ desymetryzujący posiada dwa tranzystory włączone szeregowo pomiędzy napięciem zasilania a masą w taki sposób, że pierwszy tranzystor (Tb1) ma dren dołączony do napięcia zasilania (HRV), bramkę dołączoną do wyjścia niezanegowanego przerzutnika (D4), a źródło dołączone do drenu drugiego tranzystora (Tb2), natomiast drugi tranzystor (Tb2) ma bramkę dołączoną do wyjścia zanegowanego przerzutnika (D4), a źródło dołączone do masy (gnd).

8. Dzielnik częstotliwości nośnej RFID wg dowolnego z zastrz. od 1 do 7, znamienny tym, że przynajmniej jeden przerzutnik (D2, D3, D4) posiada wyprowadzony sygnał ustawiania stanu do zacisku zewnętrznego (S2, S3, S4).

9. Dzielnik częstotliwości nośnej RFID wg dowolnego z zastrz. od 1 do 8, znamienny tym, że przynajmniej jedna dioda została wykonana z tranzystora przez zwarcie jego bramki ze źródłem (Td1a, Td1b, Td1c, Td2a, Td2b, Td2c).

10. Dzielnik częstotliwości nośnej RFID wg dowolnego z zastrz. od 1 do 9, znamienny tym, że posiada szereg 4 przerzutników.

11. Dzielnik częstotliwości nośnej RFID wg dowolnego z zastrz. od 1 do 10, znamienny tym, że wszystkie tranzystory w układzie są tranzystorami FET typu „n”.

12. Dzielnik częstotliwości nośnej RFID wg dowolnego z zastrz. od 1 do 11, znamienny tym, że wszystkie tranzystory w układzie są tranzystorami typu TFT.

13. Dzielnik częstotliwości nośnej RFID wg dowolnego z zastrz. od 1 do 12, znamienny tym, że kanały tranzystorów wykonane są z amorficznego materiału półprzewodnikowego.

14. Dzielnik częstotliwości nośnej RFID wg dowolnego z zastrz. od 1 do 13, znamienny tym, że tranzystory zawierają indowo-galowy tlenek cynku.