SU654948A2

SU654948A2 - Цифрова электронна вычислительна машина последовательного действи

Info

Publication number: SU654948A2
Application number: SU762327011A
Authority: SU
Inventors: Юрий Михайлович Польский; Валентин Петрович Захаров; Николай Трофимович Голец; Юрий Васильевич Таякин; Геннадий Петрович Липовецкий; Валерий Васильевич Проценко; Александр Дмитриевич Хоменко
Original assignee: Предприятие П/Я Х-5737
Priority date: 1976-03-15
Filing date: 1976-03-15
Publication date: 1979-03-30

Description

1

Изобретение относитс к области вычислительной техники.

По основному авт. св. № 532295 известна цифрова электронна вычислительна .машина иоследовательного действи , содержаща сумматор, ключи, четыре регистра , блок иам ти команд, блок пам ти адресов микроко-манд, блок пам ти микроком1анд , две группы коммутаторов, матрицу м.икрокоманд, управл емый синхронизатор, три делител частоты в управл емом синлронизаторе , блок формировани управл ющих сигналов, счетчик адреса команд, блок управлени счетчиком адреса, дешифраторы адресов микрокоманд, адресов команд, кода адреса.

Целью изо бретени вл етс расщиреаие функциональных возможностей вычислительной машины путем организации операций дес тичной арифметики.

Поставленна задача достигаетс тем, что в нее введены дополнительные элементы И и два элемента ИЛИ, причем первые входы первого, второго и третьего дополнительных элементов И соединены с соответствующими выходами блока пам ти микрокоманд, первые и вторые входы первого и второго элементов ИЛИ соединены с соответствующими выходами первого делител частоты, выходы первого и второго элементов ИЛИ соединены соответственно со вторым входом первого дополнительного элемента И и первым входом четвертого дополнительного элемента И, второй вход и выход которого соединены соответственно со вторым выходом триггера переноса и вторым входом второго дополнительного элемента И, выход которого соединен с первым входом сумматора, второй вход и выход третьего дополнительного элемента И соединены соответственно с выходом первого делител частоты и третьим входом сумматора.

На чертеже изобрал ена структурна

электрическа предлагаемой вычислительной машины. Она включает генератор 1 тактовых сигналов, делители частоты 2-4, устройство 5 управлени синхросигналами , блок 6 пам ти микрокоманд, дешифратор 7 адресов микрокоманд, коммутаторы 8, блок 9 пам ти адресов микрокоМанд , дещифратор 10 кода адреса синхропрограммы , коммутаторы И, блок 12 пам ти команд, дешифратор 13 адресов

команд, счетчик 14 адреса команд, устройство 15 управлени счетчиком адреса команд, регистры 16-19 сдвига, элементы И 19-26, сумматор 27, регистр 28 сдвига, элемент И 29, триггер 30 переноса, элемеит И 31, первый и второй входы 32 и 33

машины, выход 34 м ашины, выход 35 генератора тактовых сигналов, выходы 36- 38 делителей частоты, элементы ИЛИ 39, 40, %011ол инельные элементы И 41-44.

Т ботает- электронна вычислительна | ||1 |||р е леда1дацим образом. Необходимые коды формируютс подачей соответствующих комбинаций сигналов делител 2 на входы сумматора 27, поскольку коэффициент делени делител 2 р.авен длине чейки слова. В случае обра.ботки двоично-дес тичных слов коэффициент делени делител 2 и соответственно длина чейки слова равны четырем. На вход элемента ИЛИ 39 поступают сигналы с выходов 36 делител 2, соответствующие весовым характеристикам «2 и «4. Сигнал с выхода элемента ИЛИ 39 соответствует коду «6, и при наличии разрешающего сигнала на управл ющем входе элемента И 41 с блока 6 пам ти микрокоманд поступает на второй вход сумматора 27. На вход элемента ИЛИ 40 поступают сигналы с выходов 36 делител 2, соответствующие весовым характеристикам «2 и «8. Сигнал с выхода элемента ИЛИ 40 постутает на вход элемента И 44, на другой вход которого поступает сигнал с инверсного выхода триггера переноса 30. Сигнал с выхода элемента И 44 при наличии разрешающего сигнала с инверсного выхода триггера 30 соответствует коду «10, а при отсутствии разрешающего сигнал а соответствует коду «О. Код «10 поступает на первый вход сумматора 27 при наличии на управл ющем входе элемента И 42 разрешающего сигнала с блока 6 пам ти микрокоманд. Сигнал с выхода 36 с первого разр да делител 2 соответствует весовой характеристике «1 и при наличии разрешающего сигнала на управл ющем входе элемента И 43 соответствует коду «1 и поступает на третий вход сум.м-атора 27.

Коды «6 и «10 служат дл коррекции результата при двоично-дес тичном сложении , а коды «6 и «1 - дл проведени операции анализа.

Выполнение операций дес тичной арифметики и формирование констант, а именно набор кодов «6, «10, «1 при данной структуре вычислительной машины реализуетс при минимальных аппаратурных затратах и позвол ет выполн ть над дес тичными числами операции типа сложени , а также проведение различного рода анализов этих чисел и их отдельных разр дов.

Claims

Формула изобретени

Цифрова электронна вычислительна машина последовательного действи по

авт. св. № 532295, отличающа с тем, что, с целью расширени функциопальных воз.можностей за счет организации операций дес тичной арифметики, в нее введены дополнительные элементы И и два элемента ИЛИ, причем первые входы первого, второго п третьего дополнительных элементов И соединены с соответствующими выходами блока пам ти микрокоманд, первые и вторые входы первого и второго эле-,.

ментов ИЛИ соединены с соответствующими выходами первого делител частоты, выходы первого и второго элементов ИЛИ соединены соответственно с вторым входом первого дополнительного элемента И ппервым входом четвертого дополнительного элемента И, второй вход и выход которого соединены соответственно с вторым выходом триггера переноса и вторым входом второго дополнительного элемента И, выход которого соединен с первым входом сумматора, второй вход и выход третьего дополнительного элемента И соединены соответственно с выходом первого делнтел частоты и третьим входом сумматора.