SU830390A1 - Устройство дл обнаружени ошибокВ пАРАллЕльНОМ -РАзР дНОМ КОдЕС пОСТО ННыМ BECOM - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике и может использоватьс  дл  построени  различных устройств обработки дискретной информации.

Известно устройство дл  обнаружени  ошибок в параллельном п-разр дном коде с посто нным- весом hi , содержащее 2п входных и два выходных сердечника, диоды и схемы совпадени , при этом выходные парафазные обмотки входного сердечника через диода последовательно соединены с соответствующими данному разр ду входными обмотками эаписи или запрета двух выходных сердечников, параллельные ветви обмоток всех разр дов соединены последовательно и замкнуты в кольцо через резистор, выходные обмотки выходных сердечников соединены со схемой совпадени ,выход которой сооветствует результату контрол  l ,

- Однако в этом устройстве число возможных входов практически оказываетс  ограниченным несколькими единицами из-за неидентичности характеристик магнитных сердечникоэ и изменени  их параметров под

действием внешних факторов, .и времени . Принцип работы устройства, св занный с необходимостью перемагничивани  сердечников, не обеспечивает достаточной надежности функционировани  из-за неидентичности их параметров.

Кроме того, это устройство имеет импу 1ьсные входные и выходные

сигналы и требует дл  работы подачи целого р да синхронизирукнцих сигналов , из-за чего оно плохо согласуетс  с логическими узлгили современных цифровых устройств, имеющих

потенциальные входные и выходные сигналы.

Наиболее близким к предлагаемому  вл етс  устройство дл  обнаружени  оишбок в параллельном п-разр дном коде с посто нным весом К, содержащее два пороговых элемента с порогами (К+1) и К, причем выход первого соединен со входом инвертора , соединенного выходом со входом выходного элемента И, второй вход которого соединен с выходом порогового элемента с порогом К 2 ,

Однако.данное устройство имеет большой объем оборудовани , так как требует дл  своей реализации два пороговых элемента сложной логической структуры.

Цель изобретени  - -сокращение объемаоборудовани .

Указанна  цель достигаетс  тем, что в устройство дл  обнаружени  ошибок в параллельном п-разр дном кеде с посто нныги весом К -S- , содержащее блок формировани  порога, равного К, блок формировани  порога , равного (К+1), элемент НЕ и элемент И, причем выходы блоков формировани  порогов К и {К+1) соединены соответственно с первым входом элемента И и со входом элемента НЕ, выход которого соединен- со вторым входом Элемента и, выход . элемента И  вл етс  выходом устройства , устройство дополнительно содержит первый и второй преобразователи весов входов, выходы каждого из которых соответствуют пороговой функции от 1 до (К+1), причем выходы первого и второго преобразователей весов входов соединены с соответствующими входами блока, формировани  порога, равного (К+1), а выходы первого и второго преобразователей весов, соответствующие пороговой функции от 1 до К, соединены с соответствующими входами блока формировани  порога, равного К, входы первого преобразовател  в&соъ входов соединены с И/2 старшими разр дами контролируемого кода, а входы второго преобразовател  соединены с оставшимис  младшими разр дами контролируемого кода, а каждый преобразователь весов входов состоит из последовательно соединенных групп пороговых узлов, пороговые узлы первой группы соединены со.входами преобразовател  весов входов, а выходы пороговых узлов соединены с соответствующими входами пороговых узлов посдедующей группы, на выходах пороговых узлов 6-й группы; реализуютс  пороговые функции от 1 д-о 2 о

Построе-ние устройства таким образом обеспечивает сокращение объема оборудовани , требуемого дл  его реализации. Гто достигаетс  за

счет двух преобразователей весов h

( 1 ) входов,  вл ющихс  многоTпороговыми , элементами на - ( ) входов. При этом данные преобразователи совместно с блоком формировани  порога, равного (К+1), обеспечивают реализацию пороговой функции от п переменных -с порогом (К+1), а совместно с каскадом формировани  порога, равного К, обеспечивают реализацию пороговой функции от п переменных с порогом К. Указанна  структура устройства позвол ет исключить пороговый элемент с порогом К, заменив его блоком формировани  данного порога, соединенным входами с выходами преобразователей весов -() входов , образующих совместно с блоком формировани  порога, равного (К+1), пороговый элемент на п входов с порого ( К+1) .

На фиг.1 изображена структурна  схема предлагаемого устройства; на фиг.2 - схема реализации преобразовател  весов входов mi + разр дов , реализующего пороговые функции от 1 до m i + , на фиг.З схема предлагаемого устройства дл  8-разр дного кода с весом 3.

Предлагаемое устройство дл  обнаружени  ошиб/ок в параллельном п-разр дном коде с посто нным весом К -j состоит из преобразователей 1 и 2 весов ( ) входов, блока 3 формировани  порога, равного (К+1), блока 4 формировани  порога, равного К, инвертора 5 и элемента И б. Причем блок 3 формировани  порога соединен с выходами преобразователей 1 и 2 весов -2(у), а выходом - со входом инвертора 5, соединенного выходом со входом выходного элемента И б . Блок 4 формировани  порога соединен входами с выходами преобразователей 1 и 2 с весами от 1 до К, а выходом - со вторым входом выходного элемента И б. Преобразователи 1 и 2 весов Y (J xoдов  вл ютс  многопороговыми элементами с - ( ) входами, имеющими выходы с весами от 1 до (К+1)

Каждый из преобразователей весо -j- (-)входов и предыдущие, вплоть до преобразователей весов двух входов , состо щих из элемента И и элемента ИЛИ с параллельно соединенными входами состо т из двух преобразователей весов m i и Р. входов с равным или отличающимс  на единицу числом входов, при нечетном числе входов образуемого пробразовател  в-есов суммарного числа mi + входов, имеющими (К+1) выхдов с весами от 1 до (К+1), при mi и 5(К+1) и число выходов, равное числу входов, с весами от 1 до величины, равной числу входов, при mi и Р.,.K+l) , выходы которых соединены со входами очередного каскада формировани  набора весов, образующего совместно с преобразователем весов mi и входов преобразователь весов суммарного числа mi+R; входов (фиг.1 и 2)

Преобразователь 7 весов входов (фиг.2) при числе входов его, равно mi+Pi , имеет выходы с порогом от 1 до и состоит из 2-х групп 8 и 9 пороговых узлов первого уровн  и последовательно соединенных с ними группу пороговых узлов 10 второго уровн , в состав группы 10 пороговых узлов входит элемент И 11 на выходах которого реализуетс 

порогова  функци  , а его входы соединены с выходами порогов mi и Р,- пороговых узлов предыдущег уровн . Каждый пороговый узел 12 (реализующий пороговую функцию j m i , Р - ) состоит из двух входовых элементов И, соединенных входами с выходами групп 8 и 9 пороговых узлов, образу  на входах все неповтор ющиес  комбинации весов пар их входов, сумма которых одинакова и равна весу выхода узла, выходы элементов И соединены со входами элемента ИЛИ, выход которого  вл етс  выходом порогового узла соответствующего порога. Каждый -пороговый узел 13, реализующий пороговую функцию j{2 j m 2 j ), состоит из элементов И, входы которых соединены с выходами групп пороговых узлов 8 и 9 предыдущего уровн  аналогично пороговым узлам 12, выходы элементов И соединены со входами элемента ИЛИ, дonoлнитeJiЬныe входы которого соединены с выходами групп пороговых узлов 8 и 9, реализующих пороговую функцию. Узел 14 формировани  веса 1 состоит из элемента 14 ИЛИ, входы которого соединены с выходами групп 8 и 9 пороговых узлов предыдущих уровней, соответствующих единичным весам.

Функционирование предлагаемого устройства дл  обнаружени  ошибок в параллельном п-разр дном коде с посто нным весом происходит следующим образом.

Пусть на его входы подано d единичных потенциалов (фиг.1). Из .них d;) на входы преобразовател  1 и входы преобразовател  2 весов входов. Так как каждый преобразователь реализует на своих выходах пороговые функции с порогом , равным весу выхода, то на всех выходах преобразовател  1 весов входов с весами, не превышающими d , и на всех выходах преобразовател  2 весов входов с весами, не превышающими d по вл ютс  единичные потенциалы, которые поступают на входы блоков 3 и 4 формировани  порогов. На выходе блока 3 формировани  порога , равного (К+1), соединенного входами с выходс1ми преобразователей 1 и 2, реализуетс  порогова  функци  с порогом (К+1), а на выходе блока 4 формировани  порога порогова  функци  с порогом К. Если величина К равна d, то единичный потенциал по вл етс  на выходе блока 4 формировани  порога, а на выходе блока 3 формировани  порога при этом по вл етс  нулевой потенциал, что вызывает на выходе элемента И 6 единичный потенциал . Если d К, то единичный потенциал по вл етс  на выходах обоих блоков 3 и 4 формировани  порога. При этом на входе элемента И 6, соединенном с выходом инвертора 5, по вл етс  нулевой потенциал, что е вызывает нулевой потенциал на его вьлходе. Если d К, то нулевой потенциал по вл етс  на выходах обоих блоков 3 и 4 формировани  порога, что вызывает на выходе элемента И 6 нулевой потенциал, так как на его входе,соединенном с выходом блока 4 формировани  порога, нулевой потенциал . Таким образом, каждый раз, когда число единичных потенциалов d на входах устройства равно К, на

5 его выходе единичный потенциал, если или d К , то на выходе устройства нулевой потенциал.

Рассмотрим более подробно функционирование предлагаемого устройства дл  .обнаружени  ощибок в параллельном п-разр дном коде с посто нным весом К - на примере его реализации дл  случа  и .

Устройство состоит из преобра- зовател  1 весов 4-х входов . х.

и преобраз овател  2 весов 4-х входов х, которые соединены выходами с входами каскада -3 формировани  порога, равного 4, и каскада 4 формировани  порога, равного 3.

0 Выход каскада 3 формировани  порога соединен с входом инвертора 5, выход которого соединен с одним входом выходного элемента И б, другой вход которого соединен с выходом каскада 4 формировани  порога . Каскад 3 формировани  порога состоит из трех элементов И, соединенных выходами со входами элемента ИЛИ, четвертый и п тый входы

которого соединены с выходами пре0

образователей 1 и 2 с весами . Входы элементов И соединены с выходами преобразователей 1 и 2 с весами Зи1/2и2, 1иЗ соответственно . Каскад 4 формировани  порога состоит из двух элементов И, соединенных выходами со входами элемента ИЛИ, третий и четвертый входы которого соединены с рыходами преобразователей 1 и 2 с весаQ ми . Входы элементов И соединены с выходами преобразователей 1 и 2 с весами 2 и 1, 1 и 2 соответственно .

Преобразователь 1 весов 4-х входов состоит из групп 7-10 порого5 вых узлов. Пороговые узлы первого уровн  8.1, 8.2, 9.1 и 9.2 формируют на своих выходах пороговые функции от 1 до 2, каждый пороговый узел первого уровн  состоит из элементов И и ИЛИ, входы которых попарно объединены, а выходы образуют пороговую функцию 2 и 1 соответственно . Пороговый узел 11 формировани  порога, равного 4, выполнен на элементе И. Пороговый узел 12 формировани  порога, равного 3, состоит из двух элементов И и элемента ИЛИ На входы элементов И поступают вых ды групп 8 и 9 пороговых узлов пре дыдущих уровней, с порогом 2 и 1 на первый элемент И и 1 и 2 на вто ро.й. Пороговый узел формировани  порога 2 состоит из элемента И, со диненного входами с выходами групп пороговых узлов предыдущего уровн  8.1, 8.2 (9.1, 9.2) на выходах которых реализуетс  порогова  функ ци , равна  единице, и элемента ИЛИ, соединенного одним выходом с выходом элемента ИЛИ, а двум  дополнительными входами с выходами группы пороговых УЗЛОВ, реализующих пороговую функцию 2. Пороговый узел 14 формировани  порога, равно го 1, выполнен на элементе ИЛИ, входы которого соединены с выхода ми пороговых узлов предыдущей гру пы 8.1, 8.2 (9.1, 9.2), реализующих порог, равный 1. На выходах преобразователей весов двух входо реализуютс  функции И и ИЛИ,  вл ющиес  пороговыми функци ми от дву переменных с порогами,равными 2 и соответственно, т.е. с порогами, ра вными весам выходов. На выходах преобразовател  1.и 2, например выходе преобразовател  1, реализуютс  функции: f4 UHXi ).(х,Х4) , которые  вл ютс  пороговыми функц ми 4-х переменных с порогами 1т .е. с порог-ами, равными весам вы ходов . Пусть на входы преобразовател  1 .подано 2 единичных потенциала, при этом единичные потенциалы по  ютс  на его выходах с весами и , которые поступают на входы элементов И блоков 3 и 4. Однако вторых входах всех элементов И указанных блоков, а также на входах элементов ИЛИ, соединенных с выходами преобразователей 1 и 2 имеютс  нулевые потенциалы, .при этом нулевые потенциалы по вл ютс  на выходах блоков 3 и 4, а сле довательно, и на выходе элемента И 6 ,  вл ющемс  выходом устройства . При подаче единичного потенциала на один из входов преобразовател  2 единичный потенциал по вл етс  на его выходе с единичным весом и поступает на входы элемен тов И блоков 3 и 4. При этом на входах элемента И блока 4, соединенного входами с выходами преобразователер 1 и 2 с весами и w lcooTBeTCTBeHHO, по вл ютс  единичные потенциалы, что вызывает единичный потенциал на его выходе на выходе элемента ИЛИ,  вл ющемс  выходом блока 4. При этом на обоих входах элемента И 6 по вл ютс  единичные потенциалы, что вызывает единичный потенциал на его выходе,  вл ющемс  выходом устройства. Пусть на вход преобразовател  1 подан еще один единичный потенциал, при этом единичный потенциал по- ..  вл етс  на его выходе с весом . Единичный потенциал с данного выхода преобразовател  1 поступает на вход элемента ИЛИ блока 4, подтвержда  единичный потенциал на его выходе , а также на вход элемента И блока 3, второй вход которого соединен с выходом преобразовател  2 с единичным весом. При этом на выходе данного элемента И по вл етс  единичный потенциал, который вызывает единичный потенциал на выходе элемента ИЛИ,  вл ющемс  выходом блока 3. При этом на выходе инвертора 5 по вл етс  нулевой потенциал, который вызывает нулевой потенциал на выходе элемента И б ,  вл ющемс  выходом устройства. Таким образом , единичный потенциал на выходе устройства по вл етс  только в тех случа х, когда на его входах точно 3 единичных потенциала, независимо от того, на какие входы они поданы. Построение устройства дл  об- . наружени  ошибок в параллельном п-разр дном коде с посто нным весом К)1/2. предлагаемой структуры позвол ет сократить объем оборудовани  дл  его реализации. Так дл  реализации известного и предлагаемого устройства при требуетс  элементов И и ИЛИ (без учета ограничений по числу входов) дл  п 8 - 40 и 26 соответственно, дл  п 16 - 81 и 58, дл  п 32 164 и 122, дл  п 64 - 299 и 250, Однако более точным показателем сложности  вл етс  количество двухвходовых элементов И и ИЛИ, которое составл ет дл  известного и предлагаемого устройства соответственно: дл  п 8 - 53 и 31, п 16 - 151 и 71, п 32 - 489 и 151, п 64 - 1547 и 309. Следовательно, выигрыш в оборудовании при использовании предлагаемого устройства составл ет по количеству элементов, без учета реальных ограничений на число входов: дл  п 8 - в 1,54 раза, дл  п 16 - в 1,4 раза, дл  п 32 - в 1,35 раза, дл  п 64 - в 1,17 раза. А по объему оборудовани  (по числу двухвходовых элементов) дл  п 8 в 1,7 раза, дл  п 16-в2,13 раза, дл  п 32 - в 3,15 раза, дл  п 64 - в 5 раз. Таким образом, предлагаемое устройство требует дл  реализации существенно меньшего объема оборудовани  по сравнению с известным.

Выигрыш в оборудовании при его использовании растет по мере увеличени  п и К, и дл  п 32 объем .оборудовани  может быть сокращен в 2 - 3 .раза.

Claims (2)

1.Авторское свидетельство СССР 215614, кл. G 06 11/08, 1968. ,

2.Селлерс Ф. Методы обнаружени  ошибок в работе ЭЦВМ, М., 1972, с. 79, фиг. 4.13

0 ( прототип) .