Изобретение относитс к цифровой автоматике, вычислительной технике и микроэлектронике. Известен)-триггер, содержащий шесть инверторов, первые выходы, первого и второго инверторов соединены с входами соответственно второго и первого инверторов, вторые выходы которых соединены с выходамиD-триггера , Б -вход которого соединен с вхо дом третьего инвертора, который соед нен с первым выходом четвертого инве тора, вход которого соединен с первым выходом третьего инвертора, второй выход которого соединен с входом п того инвертора, выход которого соединен с входом, шестого инвертора, первый выход которого соединен с вхо дом п того инвертора, а вторые выход четвертого и шестого инверторов соед нены с входами соответственно первог и второго инверторов П3« ИзвестенD-триггер, содержащий первый, второй, третий, четвертый и п тый инверторы, первый выход первого инвертора соединен с входом второго инвертора и выходом третьего инвертора , первый выход второго инвертора соединен с входом первого инвертора и первым выходом четвертого инвертора, второй выход которого соединен с входом третьего инвертора и первым выходом п того инвертора 122Недостатком этого D-триггера вл етс относительно низкое быстродействие . Цель изобретени - повышение быстродействи . Поставленна цель достигаетс тем, что в1)-триггере, содержащем первый, второй, третий, четвертый и п тый инверторы, первый выход первого инвер тора соединен с входом второго инвертора и выходом третьего инвертора, первый выход второго инвертора соеди нен с входом первого инвертора и первым выходом четвертого инвертора, второй выход которого соединен с входом 38 третьего инвертора и первым выходом п того инвертора, вход и второй выход п того инвертора соединены соответственно с тактовым входом Hj)-BxoдомР-триггера , который соединен с входом четвертого инвертора. На чертеже показана структурна схема D-триггера. D-триггер содержит первый 1, Btoрой 2, третий 3, четвертый 4 и п тый 5 инверторы, первый выход первого инвертора 1 соединен с входом второго инвертора 2 и выходом третьего инвертора 3, первый выход второго инвертора 2 с едТанен с входом перво|ГО инвертора 1 и первым выходом чет вертого инвертора 4, второй выход ко торого соединен с входом третьего инвертора 3 и riepBHiM выходом п того инвертора 5, вход и второй выход которого соединены соответственно с такто вым входом 6 и)-входом 7D-триггера который соединен -с входом четвертого инвертора. Соединение выхода третьего инвертора 3 с входом второго инвертора 2 и выходом первого инвертора 1, соединение выхода четвертого инвертора с входом первого Инвертора 1 и выходом второго инвертора 2, соединение входа третьего инвертора 3 с вькодом п того инвертора 5 и выходом четвертого инвертора 4 и соединение входа четвертого инвертора 4 с выходом п того инвертора 5 и1)-входом 7 образуют элементы монтажное И. П тый инвертор 5 дл обеспечени нормального функционировани должен иметь задержку срабатывани , превышакнцую задержку срабатывани остальных инверторов D -триггер работает следующим образом . Если на входеD установлено значение D 1 то при поступлении положительного фронта синхросигнала С переключаетс инвертор 4 При этом ин вертор 1 переключаетс в состо ние логической 1. Инвертор 3 также пере ключаетс , и на входе инвертора 2 устанавливаетс единичное логическое состо ние. Инвертор 2 переключаетс в состо ние логического О. Таким образом производитс запись в триггер .информации, поступившей по входу D , если задержка переключени инвертора 5 достаточна- дл переключени инвертора it 2-fc2i. По истечении времени на выходе инвертора 5 устанавливаетс состо ние логического О 4 и любые изменени сигнала на входе) не вызывают изменени состо ний выходов триггера. Если на входе t) установлено значение логического О, то при поступлении положительного фронта синхросигнала С на входе инвертора 3 устанагвливаетс сигц,ал логической 1. На входе инвертора 2 устанавливает : нулевой логический сигнал, и инвертор 2 переключаетс в состо ние логической 1. При этом инвертор I переключаетс в состо ние логического О. Дл нормальной работы триггера необходимо выполнение услови Т 4:, где с длительность синхросигнала С. При этом рабоча частота триггера составл ет /2СГак как задержка переключени логических элементов зависит от потребл емой мощности, то необходимые значени С дл инвертора 5 2t Зi2Moжнo обеспечить путем уменьшени его потребл емой мощности по сравнению с элементами 1-4. I При работе в цифровом устройстве один инвертор 5 может вырабатывать сигналы С дл нескольких триггеров. Предлагаемьдй D-триггер ориентирован на использование элементов инжекционной логики. Формула изобретени D-триггер, содержащий первый, второй , третий, четвертый и п тый инверторы , первый выход первого инвертора соединен с входом второго инвертора и выходом третьего инвертора, первый выход второго инвертора соединен с входом первого инвертора и первым выходом четвертого инвертора, второй выход которого соединен с входом третьего инвертора и первым выходом п того инвертора, отличающийс тем, что, с целью повышени быстродействи , вход и второй выход п того инвертора соединены соответственно с тактовым входом иD-входомD-триггера , который соединен с входом четвертого инвертора. Источники информации, прин тые во внимание при экспертизе 1.Лебедев В.И. и др. Схемотехнические особенности элементов с инжекционным питанием. Сб. Микроэлектроника и полупроводниковые приборы, М., Советское Радио, 1977, вып.2.